JPH02217007A - バランス型逓倍回路及びバランス型ハーモニックミクサ - Google Patents
バランス型逓倍回路及びバランス型ハーモニックミクサInfo
- Publication number
- JPH02217007A JPH02217007A JP3778389A JP3778389A JPH02217007A JP H02217007 A JPH02217007 A JP H02217007A JP 3778389 A JP3778389 A JP 3778389A JP 3778389 A JP3778389 A JP 3778389A JP H02217007 A JPH02217007 A JP H02217007A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- signal
- output
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は単相両相変換回路の数を節約できるバランス
型逓倍回路及びバランス型ハーモニックミクサに関する
。
型逓倍回路及びバランス型ハーモニックミクサに関する
。
「従来の技術」
従来のバランス型逓倍回路は第６図に示すようにダイオ
ード１の陰極がダイオード２の陰極に接続されると共に
出力端子７に接続され、陽極が入力端子５に接続され、
ダイオード２の陽極が入力端子６に接続される。
ード１の陰極がダイオード２の陰極に接続されると共に
出力端子７に接続され、陽極が入力端子５に接続され、
ダイオード２の陽極が入力端子６に接続される。
入力端子５に周波数ｆ０の正相信号５１が入力され、入
力端子６にその逆相信号５２が入力されると正相信号５
１の正の半サイクルではダイオード１がオン、ダイオー
ド２がオフとなり、負の半サイクルではダイオード１が
オフ、ダイオード２がオンとなる。従って、出力端子７
には図に示すような周波数２ｆ、の成分を有する出力信
号５３が得られる。
力端子６にその逆相信号５２が入力されると正相信号５
１の正の半サイクルではダイオード１がオン、ダイオー
ド２がオフとなり、負の半サイクルではダイオード１が
オフ、ダイオード２がオンとなる。従って、出力端子７
には図に示すような周波数２ｆ、の成分を有する出力信
号５３が得られる。
バランス型逓倍回路の特徴は、入力された基本波（ｆｏ
）成分が正相・逆相でバランスして打ち消し、出力端子
７へはほとんど出力されないことである。これにより、
出力側に設けられる基本波抑圧フィルタが省略または大
幅に簡略化できる。
）成分が正相・逆相でバランスして打ち消し、出力端子
７へはほとんど出力されないことである。これにより、
出力側に設けられる基本波抑圧フィルタが省略または大
幅に簡略化できる。
［発明が解決しようとする課題」
ところが、第６図のバランス型逓倍回路は、入力として
正相・逆相の両相入力信号を必要とするにもかかわらず
、出力は単相出力信号しか得られない。従って、この逓
倍回路を複数段縦続接続する場合や、逓倍回路の出力段
にバランス型ミクサなどの両相入力信号を必要とする回
路を接続する場合には、各段間に単相両相変換手段を設
ける必要があるという欠点がある。単相両相変換手段は
中点タップ付きトランスやラットレース回路によって構
成できるが、これらは回路形状が大きいためバランス型
逓倍回路を集積回路化とくにモノリシックＩＣ化する際
の大きな障壁となっていた。
正相・逆相の両相入力信号を必要とするにもかかわらず
、出力は単相出力信号しか得られない。従って、この逓
倍回路を複数段縦続接続する場合や、逓倍回路の出力段
にバランス型ミクサなどの両相入力信号を必要とする回
路を接続する場合には、各段間に単相両相変換手段を設
ける必要があるという欠点がある。単相両相変換手段は
中点タップ付きトランスやラットレース回路によって構
成できるが、これらは回路形状が大きいためバランス型
逓倍回路を集積回路化とくにモノリシックＩＣ化する際
の大きな障壁となっていた。
この発明の目的は上記欠点を除去し、簡単な回路構成で
両相出力が得られるバランス型逓倍回路を提供すること
にある。
両相出力が得られるバランス型逓倍回路を提供すること
にある。
「課題を解決するための手段」
この発明によれば第１ダイオードの陰極と第２ダイオー
ドの陰極とが第１出力端子に接続され、第３ダイオード
の陽極と第４ダイオードの陽極とが第２出力端子に接続
され、第１ダイオードの陽極と第３ダイオードの陰極と
が第１入力端子に接続され、第２ダイオードの陽極と第
４ダイオードの陰極とが第２入力端子に接続される。
ドの陰極とが第１出力端子に接続され、第３ダイオード
の陽極と第４ダイオードの陽極とが第２出力端子に接続
され、第１ダイオードの陽極と第３ダイオードの陰極と
が第１入力端子に接続され、第２ダイオードの陽極と第
４ダイオードの陰極とが第２入力端子に接続される。
この構成によれば第１入力端子、第２入力端子に互いに
逆相の信号を供給すると、第１出力端子、第２出力端子
に互いに逆相の逓倍出力が得られる。
逆相の信号を供給すると、第１出力端子、第２出力端子
に互いに逆相の逓倍出力が得られる。
「実施例Ｊ
第１図にこの発明の実施例１を示す。ダイオード１の陰
極はダイオード２の陰極及び出力端子７に接続され、ダ
イオード３の陽極はダイオード４の陽極及び出力端子８
に接続され、ダイオード１の陽極及びダイオード３の陰
極は入力端子５に接続され、ダイオード２の陽極及びダ
イオード４の陰極は入力端子６に接続される。
極はダイオード２の陰極及び出力端子７に接続され、ダ
イオード３の陽極はダイオード４の陽極及び出力端子８
に接続され、ダイオード１の陽極及びダイオード３の陰
極は入力端子５に接続され、ダイオード２の陽極及びダ
イオード４の陰極は入力端子６に接続される。
入力端子５に周波数１０の正相信号５１が入力され、入
力端子６にその逆相信号５２が入力される。正相信号５
１が正の半サイクルではダイオード１と４がオン、ダイ
オード２と３がオフとなるので、入力端子５からの信号
は出力端子７へ出力され、入力端子６からの信号は出力
端子８へ出力される。一方、正相信号５１の負の半サイ
クルではダイオード２と３がオン、ダイオード１と４が
オフとなるので、入力端子５からの信号は出力端子８へ
出力され、入力端子６からの信号は出力端子７へ出力さ
れる。従って、出力端子７に図に示すような周波数２ｆ
、の成分を有する出力信号５３が得られると同時に、出
力端子８には出力端子７と逆相の成分を有する出力信号
５４が得られる。
力端子６にその逆相信号５２が入力される。正相信号５
１が正の半サイクルではダイオード１と４がオン、ダイ
オード２と３がオフとなるので、入力端子５からの信号
は出力端子７へ出力され、入力端子６からの信号は出力
端子８へ出力される。一方、正相信号５１の負の半サイ
クルではダイオード２と３がオン、ダイオード１と４が
オフとなるので、入力端子５からの信号は出力端子８へ
出力され、入力端子６からの信号は出力端子７へ出力さ
れる。従って、出力端子７に図に示すような周波数２ｆ
、の成分を有する出力信号５３が得られると同時に、出
力端子８には出力端子７と逆相の成分を有する出力信号
５４が得られる。
すなわちこの回路は、入力端子に関して対称構成となっ
ているのみならず、出力端子に関しても対称構成となっ
ているため、両相の出力信号が得られる。
ているのみならず、出力端子に関しても対称構成となっ
ているため、両相の出力信号が得られる。
この回路の第１の特徴は、入力された基本波（ｆｏ）成
分が正相・逆相でバランスして打ち消して出力端子へほ
とんど出力されないことである。
分が正相・逆相でバランスして打ち消して出力端子へほ
とんど出力されないことである。
これにより、出力側に設けられる基本波抑圧フィルタが
省略または大幅に簡略化できる。
省略または大幅に簡略化できる。
この回路の第２の特徴は、両相の入力信号に対して、出
力も両相信号が得られることである。従って、この逓倍
回路を複数段縦続接続する場合や、逓倍回路の出力たん
にバランス型ミクサなどの両相入力信号を必要とする回
路を接続する場合にも、各段間に単相両相変換手段を設
ける必要がないという効果がある。従来必要であったト
ランスやラットレース回路が不要で、ダイオードのみで
多段逓倍が可能であるので、高次の逓倍回路などを集積
回路化とくにモノリシックＩＣ化する際に有利である。
力も両相信号が得られることである。従って、この逓倍
回路を複数段縦続接続する場合や、逓倍回路の出力たん
にバランス型ミクサなどの両相入力信号を必要とする回
路を接続する場合にも、各段間に単相両相変換手段を設
ける必要がないという効果がある。従来必要であったト
ランスやラットレース回路が不要で、ダイオードのみで
多段逓倍が可能であるので、高次の逓倍回路などを集積
回路化とくにモノリシックＩＣ化する際に有利である。
第２図はこの発明の実施例１の回路を３段縦続接続した
８逓倍回路である。一般に、ダイオードを用いた逓倍回
路は１０ｄＢ程度の変換損がある。
８逓倍回路である。一般に、ダイオードを用いた逓倍回
路は１０ｄＢ程度の変換損がある。
これを補うために股間に増幅回路を挿入しである。
入力端子５と６における入力周波数をｆｏとすると、増
幅回路１１と１２は中心周波数２ｆ０、増幅回路１３と
１４は中心周波数４ｆｏの増幅回路である。出力端子９
と１０には周波数８ｆ、の両相出力信号が得られる。こ
の実施例は逓倍比が８の場合であるが、逓倍比が１６．
３２，６４．・・・などの場合も段数を増やすことで同
様に実施できる。
幅回路１１と１２は中心周波数２ｆ０、増幅回路１３と
１４は中心周波数４ｆｏの増幅回路である。出力端子９
と１０には周波数８ｆ、の両相出力信号が得られる。こ
の実施例は逓倍比が８の場合であるが、逓倍比が１６．
３２，６４．・・・などの場合も段数を増やすことで同
様に実施できる。
第３図はこの発明の実施例１の回路にバランスミクサを
接続したハーモニックミクサの実施例である。この回路
を２０ＧＨｚ帯のアップコンバータとして動作させる場
合を例として、動作を説明する。入力端子５および６か
ら１０ＧＨｚの両相局発信号を入力すると、ダイオード
１〜４により２０ＧＨｚの両相局発信号が得られる。こ
れを破線で囲まれたバランスミクサ２０に入力する。一
方、入力端子２３および２４から両相ＩＦ倍信号入力す
ると、ミクサ２１と２２の非線型性により出力端子２５
に２０Ｇｌｌｚ帯のＲＦ信号が得られる。一般にアップ
コンバータでは出力スプリアスを抑えることが重要であ
るが、この回路においてはダイオード１〜４ならびにミ
クサ２１〜２２のバランスでスプリアスを抑圧している
。すなわち、１０Ｇｌｌｚの両相局発信号はダイオード
１〜４のバランスでキャンセルされて、ミクサ２０には
入力されない。
接続したハーモニックミクサの実施例である。この回路
を２０ＧＨｚ帯のアップコンバータとして動作させる場
合を例として、動作を説明する。入力端子５および６か
ら１０ＧＨｚの両相局発信号を入力すると、ダイオード
１〜４により２０ＧＨｚの両相局発信号が得られる。こ
れを破線で囲まれたバランスミクサ２０に入力する。一
方、入力端子２３および２４から両相ＩＦ倍信号入力す
ると、ミクサ２１と２２の非線型性により出力端子２５
に２０Ｇｌｌｚ帯のＲＦ信号が得られる。一般にアップ
コンバータでは出力スプリアスを抑えることが重要であ
るが、この回路においてはダイオード１〜４ならびにミ
クサ２１〜２２のバランスでスプリアスを抑圧している
。すなわち、１０Ｇｌｌｚの両相局発信号はダイオード
１〜４のバランスでキャンセルされて、ミクサ２０には
入力されない。
また、ダイオード１〜４から発生した２０ＧＨ２の信号
はミクサ２１〜２２のバランスでキャンセルされて、出
力端子２５には出力されない。
はミクサ２１〜２２のバランスでキャンセルされて、出
力端子２５には出力されない。
この実施例の場合にも、ダイオード１〜４からなる逓倍
回路が２０ＧＨ２の両相信号を発生することができるた
め、逓倍回路とミクサの段間に挿入されるべき単相両相
変換手段を省くことができる。
回路が２０ＧＨ２の両相信号を発生することができるた
め、逓倍回路とミクサの段間に挿入されるべき単相両相
変換手段を省くことができる。
第４図はこの発明の実施例１の回路を２段縦続接続した
４逓倍回路である。実施例２の場合と同様に、ダイオー
ドの変換損を補うために段間に増幅回路を挿入しである
が、この実施例ではこの段間増幅器に差動型増幅器３０
を用いている。このようにすることにより、実施例２の
ように個別の段間増幅器を２個用いるより全体の回路が
簡単化できる。この実施例は逓倍比が４の場合であるが
、逓倍比が８．１６，３２，６４．・・・などの場合も
段数を増やすことで同様に実施できる。
４逓倍回路である。実施例２の場合と同様に、ダイオー
ドの変換損を補うために段間に増幅回路を挿入しである
が、この実施例ではこの段間増幅器に差動型増幅器３０
を用いている。このようにすることにより、実施例２の
ように個別の段間増幅器を２個用いるより全体の回路が
簡単化できる。この実施例は逓倍比が４の場合であるが
、逓倍比が８．１６，３２，６４．・・・などの場合も
段数を増やすことで同様に実施できる。
この発明逓倍回路は従来の逓倍回路と組み合わせて実施
することも可能である。第５図はこの発明の実施例１の
回路に従来の逓倍回路（第６図）を縦続接続した４逓倍
回路の実施例である。入力端子５および６から１ＱＧＨ
ｚの両相信号を入力すると、ダイオード１〜４により２
０ＧＲＺの両相信号が得られる。これを破線で囲まれた
逓倍回路４０に入力すると出力端子４３に４０ＧＨｚの
出力信号が得られる。この回路において、ｌ０ＧＨ２の
信号はダイオード１〜４のバランスで抑圧され、出力端
子４３には出力されない。また、ダイオード１〜４から
発生した２０ＧＨ２の信号はダイオード４１〜４２のバ
ランスでキャンセルされて、出力端子４３には出力され
ない。
することも可能である。第５図はこの発明の実施例１の
回路に従来の逓倍回路（第６図）を縦続接続した４逓倍
回路の実施例である。入力端子５および６から１ＱＧＨ
ｚの両相信号を入力すると、ダイオード１〜４により２
０ＧＲＺの両相信号が得られる。これを破線で囲まれた
逓倍回路４０に入力すると出力端子４３に４０ＧＨｚの
出力信号が得られる。この回路において、ｌ０ＧＨ２の
信号はダイオード１〜４のバランスで抑圧され、出力端
子４３には出力されない。また、ダイオード１〜４から
発生した２０ＧＨ２の信号はダイオード４１〜４２のバ
ランスでキャンセルされて、出力端子４３には出力され
ない。
この実施例の場合にも上述の例と同様に、ダイオード１
〜４からなる逓倍回路が２００Ｈ２の両相信号を発生す
ることができるため、段間に挿入されるべき単相両相変
換手段を省くことができる。
〜４からなる逓倍回路が２００Ｈ２の両相信号を発生す
ることができるため、段間に挿入されるべき単相両相変
換手段を省くことができる。
尚、逓倍回路４０の入力に挿入されているＣＲ回路はダ
イオード１〜４から発生する直流成分をカットするため
のものである。
イオード１〜４から発生する直流成分をカットするため
のものである。
「発明の効果」
以上説明したように、この発明逓倍回路は、ダイオード
を４個用いて逓倍出力信号を両相で取り出すことにより
、多段縦続接続する場合に従来必要であった単相両相変
換手段を省くことができる。
を４個用いて逓倍出力信号を両相で取り出すことにより
、多段縦続接続する場合に従来必要であった単相両相変
換手段を省くことができる。
したがって、高次の逓倍回路などを集積回路化とくにモ
ノリシックＩＣ化する際に回路面積を非常に小さくする
ことができるという効果がある。
ノリシックＩＣ化する際に回路面積を非常に小さくする
ことができるという効果がある。
第１図乃至第５図はそれぞれこの発明の実施例を示す接
続図、第６図は従来のバランス型逓倍回路を示す接続図
である。
続図、第６図は従来のバランス型逓倍回路を示す接続図
である。
Claims (6)
- （１）第１ダイオードの陰極と第２ダイオードの陰極と
が第１出力端子に接続され、 第３ダイオードの陽極と第４ダイオードの陽極とが第２
出力端子に接続され、 上記第１ダイオードの陽極と上記第３ダイオードの陰極
とが第１入力端子に接続され、 上記第２ダイオードの陽極と上記第４ダイオードの陰極
とが第２入力端子に接続されてなるバランス型逓倍回路
。 - （２）請求項（１）記載のバランス型逓倍回路が複数段
縦続接続されてなる請求項（１）記載のバランス型逓倍
回路。 - （３）少なくとも１つの段間に増幅手段が挿入されてな
る請求項（２）記載のバランス型逓倍回路。 - （４）上記増幅手段は差動型増幅手段である請求項（３
）記載のバランス型逓倍回路。 - （５）請求項（１）、（２）、（３）又は（４）記載の
バランス型逓倍回路の出力が両相局発波として２個の混
合手段に入力されるバランス型ハーモニックミクサ。 - （６）上記バランス型逓倍回路の出力がこれと別構成の
バランス型逓倍手段に入力される請求項（１）、（２）
、（３）又は（４）記載のバランス型逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3778389A JPH02217007A (ja) | 1989-02-17 | 1989-02-17 | バランス型逓倍回路及びバランス型ハーモニックミクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3778389A JPH02217007A (ja) | 1989-02-17 | 1989-02-17 | バランス型逓倍回路及びバランス型ハーモニックミクサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02217007A true JPH02217007A (ja) | 1990-08-29 |
Family
ID=12507092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3778389A Pending JPH02217007A (ja) | 1989-02-17 | 1989-02-17 | バランス型逓倍回路及びバランス型ハーモニックミクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02217007A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131805A (ja) * | 1982-01-29 | 1983-08-05 | Nec Corp | 四逓倍回路 |
| JPS61261926A (ja) * | 1985-05-15 | 1986-11-20 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPS6243609A (ja) * | 1985-08-22 | 1987-02-25 | Matsushita Electric Ind Co Ltd | 光回路素子 |
| JPS62235808A (ja) * | 1986-04-07 | 1987-10-16 | Fujitsu Ltd | 周波数変換回路 |
| JPS6330012A (ja) * | 1986-07-23 | 1988-02-08 | Toshiba Corp | 差動増幅回路 |
-
1989
- 1989-02-17 JP JP3778389A patent/JPH02217007A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131805A (ja) * | 1982-01-29 | 1983-08-05 | Nec Corp | 四逓倍回路 |
| JPS61261926A (ja) * | 1985-05-15 | 1986-11-20 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPS6243609A (ja) * | 1985-08-22 | 1987-02-25 | Matsushita Electric Ind Co Ltd | 光回路素子 |
| JPS62235808A (ja) * | 1986-04-07 | 1987-10-16 | Fujitsu Ltd | 周波数変換回路 |
| JPS6330012A (ja) * | 1986-07-23 | 1988-02-08 | Toshiba Corp | 差動増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8729932B2 (en) | Frequency multiplier | |
| US6324388B1 (en) | Image reject mixer circuit arrangements | |
| KR100243489B1 (ko) | 주파수 변환기 및 이를 이용한 무선 수신기 | |
| US7242918B2 (en) | Current driven polyphase filters and method of operation | |
| US7421259B2 (en) | RF mixer with high local oscillator linearity using multiple local oscillator phases | |
| JP4056739B2 (ja) | 高調波ミクサ | |
| US7039383B2 (en) | Quadrature mixer circuit including three-input local mixers | |
| US4531098A (en) | Wide dynamic range amplifier with second harmonic signal cancellation | |
| KR100260493B1 (ko) | 주파수 더블러 및 믹서로서의 기능을 갖는 회로 | |
| CN114465632B (zh) | 多信道接收机及多信道接收方法 | |
| Ellis | A modified feed-forward technique for mixer linearization | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| JPH02217007A (ja) | バランス型逓倍回路及びバランス型ハーモニックミクサ | |
| EP2885871A1 (en) | Device for frequency tripling | |
| JPS59168706A (ja) | アナログ型非同調１／２分周回路 | |
| Bohn et al. | Ultra-Wideband Frequency Doubler with Differential Outputs in SiGe BiCMOS | |
| TWI517551B (zh) | 具低轉換損耗之奇數多倍頻裝置 | |
| US10211803B2 (en) | High-performance conversion between single-ended and differential/common-mode signals | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| Glaros et al. | Harmonic vs. geometric mean Sinh integrators in weak inversion CMOS | |
| WO2022105520A1 (zh) | 输出高谐波抑制的倍频信号的方法、装置及存储介质 | |
| Baer et al. | A passive 8 to 24 GHz frequency tripler based on microstrip line circuits and schottky diodes | |
| SU568164A1 (ru) | Смеситель сверхвысоких частот | |
| CN112928994A (zh) | 一种GaAs工艺K波段变频器结构芯片 |