JPH02211572A - パイプライン処理用パケツトバスのアクセス要求と応答との待ち行列を捌く為の方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ・システムに関し、さらに
詳細には、複数のモジュールを相互に接続しているパイ
プライン処理用パケットバスについてのアクセス要求と
受取る応答との待ち行列（キュー）を捌くための方法及
び装置に関する。

〔従来の技術〕

Ｉｎｔｅｌ　Ｃｏｒｐｏｒａｔｉｏｎへ譲渡された米国
特許第４．３１５，３０８号および第４，４８０，３０
７号および第４．４７３，８８０号の中に、マイクロプ
ロセッサ・システムに関する記述がある。このシステム
に於いては、各モジュール間の信号を伝送するための共
通のバスを、それら幾つかのモジュールが分は合ってい
る。これらのモジュールは、データ・プロセッサと、メ
モリもしくは入出力装置と、それらを制御する装置とか
ら成っていてよい。バスの使用についての幾つかの要求
があった場合には、それらの要求は、バスがそれらの要
求を受は容れることが可能になるまで保留されなければ
ならない。

同様に、バスを介して受取る応答もバッファ記憶され、
必要ならば整理された後、要求のあった所定のモジュー
ルへと送信され、場合によってはエラー状況を正すため
に再度の送信を試みられる。

情報は、割付けられたバス転送タイムスロット期間内に
、情報パケットの形式にてバスを通して転送される。バ
スの制御は、これらのパケットを保持する多数の先入れ
先出しくＦＩＦＱ）キュー（待ち行列）の形式で行われ
る。例えば、許諾キューは、バスの使用許可を待ってい
る要求パケットを保持するＦＩＦＯバッファである。

エラー検出及び回復のための手段が設けられたシ、或い
は、バスを使用するモジュールの内部ロジックへデータ
を出し入れする為の互いに交錯する数多くのＦＩＦＯが
設けられたジする場合には、バスの制御は極めて複雑な
ものとなる。バスに対する３つの異なるバス要求を同時
に満たし得る完壁に機能するパケットバスを実現する為
には、待ち行列（キュー）データを保持する為の１４個
のＦＩＦＯメそりが必要となる。バスのプロトコル（デ
ータ通信規約）が、要求及び応答のためのパイプライン
処理を設定・保全し、且つ、パイプラインに生ずるエラ
ーを監視し、且つ、許諾された要求に対する応答を適切
なタイム・スロット期間内にパイプラインへ挿入する。

そうした複雑なバス制御をＶＬＳＩ　（超ＬＳＩ）回路
技術を用いて実施する場合には、非活動領域の存在によ
って極めて高価なものとなるので、限られた寸法を有し
ており、尚且つ可能な限りの最高速度にて動作し得る回
路を提供することが必要である。

従って、本発明の目的は、限られた寸法を有しており尚
且つ可能な限りの最高速度にて動作し得るようにした、
パイプライン処理用パケットバスのアクセス要求と応答
との待ち行列（キュー）を捌く為の装置を提供すること
である。

〔発明の概要〕

簡潔に述べるならば、上述の目的は、要求のそれぞれに
対して割当てられるバス・タイム・スロット期間内にバ
ス上へ送出される仁とを求める前記各要求に対応するパ
ケット情報をストアしてバス要求を一時的にバッファ記
憶するためのＲＡＭ（２１２）を設けるようにした本発
明により達成され得る。−群の送信キュー（送信待ち行
列）カウンタ（２３Ｇ）は、出て行く要求の軌跡を辿シ
且つそれに対応して流入する応答の軌跡を辿るため、一
連の状態へとステップさせられる。受信キュー（受信待
ち行列）カウンタ（２３２）は、入って来る受信要求の
軌跡を辿シ且っそれに対応する応答の軌跡を辿るため、
一連の状態へとステップさせられる。

送信スロット（２ｆ１８）は、ＲＡＭ（２１２）　Ｉｃ
格納される送信要求の状態の軌跡を保持し、また一方、
受信スロット（２１０）は、ＲＡＭ（２１２）に格納さ
れる受信要求の状態の軌跡を保持する。送信スロットと
受信スロットとに接続されている出力マルチプレクサ（
出力ＭＵＸ）　（２１４）は、その出力マルチプレクサ
が属するモジュール内にて生ずる要求の状態に従って状
態情報を発生させる。送信スロット及び受信スロットの
状態を示している状態情報は、予め定められたシステム
バス・プロトコルに従い、送信キュー・カウンタ（２３
０）と受信キュー・カウンタ（２３２）との増減を制御
するために使用される。

本発明は、エラーに対する耐性を有するパケットバス複
合シーケンス・プロトコルヲ、ＶＬＳＩ中の非活動領域
が最少限となるようにして実施し得るという利点を有す
る。

〔実施例〕

添付図面を参照しつつ本発明の実施例について詳しく説
明する。

第１図に、２本のシステムバスを有するマルチプロセッ
サ・システムのブロック図を示す。バス・エキスパンダ
・ユニット（１０，１２）が、２本のシステムバス（２
０，２２）とローカルバス（１８）とに接続される。ロ
ーカルバスけ、データ・プロセッサ（３４，３８）に対
するインタフェースを提供する。撞た、入出力装置へ接
続されてよいチャネル・プロセッサ（図示せず）に対す
るインタフェースを提供する友め、第２のローカルバス
（図示せず）が付加されてもよい。

ローカルパス（１８）ａ、バス・エキスパンダ・ユニッ
ト（ＢＸＵ）　側のローカルバス制御ユニット（８）に
よって制御される。

バス・エキスパンダ・ユニット（１０）Ｕ、シス？Ａハ
ス制御Ｉロジック（６）からシステムバスのうちの１つ
（２２）へと接続しており、また更に、ロー　カルハス
制御ａ　シック（８）からローカルパス（１８）へと接
続している。組み合わせられているもう１つのバス・エ
キスパンダ・ユニツ）　（１２）は、自身のシステムバ
ス制御ロジックからシステムパスの他方（２０）へと接
続されており、また更に、自身のローカルバス制御ロジ
ック力島らローカルバス（１８）へと接続されている。

システムパス（２０）については、上文に引用した、Ｉ
ｎｔｅｌ　Ｃｏｒｐｏｒａｔｉｏｎに対して譲渡された
米国特許第４，３１５，３０８号および第４，４８０，
３０７号および第４，４７３，８８０号の中に詳しく述
べられている。システムパス制御ロジック（６）は、キ
ュー（待ち行列）の調停（アービトレインョン）と、パ
（７’ラインの監視と、アドレスの承認と、バスへの信
号送出とを待うためのロジックを含んでいる。システム
バス制御ロジック（６）は、通信要求と応答とがＢＸＵ
の内部ロジック（４）七バスとの間を移動するとき、要
求と応答とを保留すべく一時的にバッファ記憶する。シ
ステムバス制御ロジック（６）は、それぞれがバス・パ
ケット全体を保持し得る６つのバッファ・メモリを備え
ている。そのうちの３つのバッファはアウトバウンド（
ホストから端末°への伝送）要求に対して割付けられ、
他の３つはインバウンド（端末からホストへの伝送）要
求に対して割付けられる。

メモリ制御ユニン）　（５０，５１）は、メモリバス（
５４，５６）を経由してメモリアレイ（４２，４４，４
６，４８）へ出し入れされるデータの転送を制御する。

ＢｘＵ（１０，１１）　ｕ、共通のキャッシュ・メモリ
（２４）をも制御する。

第２図には、システムバス制御ロジック（６）の論理的
状態の軌跡を保持するために必要なロジックが示されて
いる。このロジックは、ＡＰババス２２）の上の６つ迄
のトランザクション（通信要求）を同時に増り扱うこと
が可能であや、３つの送信要求と３つの受信要求とにつ
いての状態情報を保持し得る。この状態情報（２２２）
は、バス・インタフェース制御（ＢＩＣＴＬ）ブロック
（２０２）と外部制御（ＥＸＴＣＴＬ　）ブロック（２
０４）と調停制御（ＡＲＢＣＴＩ、）　　ブロック（２
０６）とによって、どのような動作をすべきかを決定す
るために使用される。

例えば、出力ＭＵＸ（２１４）から与えられる「このＢ
ＸＵがＰｉＱ　Ｏ中の第１スロツトにある」というキュ
ー（待ち行列）状態情報は、バス上の次の応答が、シス
テムの一員であるこのモジュールに属することを■ＴＣ
ＴＬに知らせる。出力ＭＵＸ（２１４）から来る「Ｇｎ
Ｑの第１」という状態情報は、バス上の次の要求スロッ
トへ要求を送出すべきであることをＤσＣＴＬに知らせ
る。第２図に示されているロジックは、通信要求と応答
延期と再応答とＢＸＵ間の通信要求協調との順序につい
ての軌跡を保持し、且つ、エラーが生じた後の再実行を
制御する。そのうえ第２図のロジックは、識別（ＩＤ）
ビットを、ＩＤ、ＦＩＦＯ（２２４）の中へ格納する。

通信要求がＡＰババス２２）へ送出されるとき、ＩＤ・
ＦＩＦＯＯ中へＩＤ　ビットが格納される。ＩＤ−ＦＩ
ＦＯの中のＩＤビットは、応答と共に内部ロジック（４
）へ戻される。ＩＤビットはＡＰババス２２）へハ送出
されず、応答は、指令によって、適合する要求とＡＰ　
／（ス上にて組合わせられる。バス上に於ける順序は、
応答が延期され次場合以外は先入れ先出しであり、バス
上の全てのモジュールは順序に関する記録を保持する。

第２図のロジックは状態遷移マシンでちゃ、その動作に
ついては第７図及び第８図に関連して後に説明する。第
２図のロジックはカウンタとランチとマルチプレクサと
で構成されており、キュ−（待ち行列）　（２３０，２
３２）は、ＥＸＴＣＴＬブロック（２０４）及びＢ　Ｉ
　ＣＴＬ　ブロック（２０２）から来る制御信号によっ
てブツシュ・ポツプの様式にて制御される。このロジッ
クは、全てのキュー（待ち行列）の深さ（デプス）の軌
跡を保持すると共に、ＢＣＬ・ＲＡＭ（２１２）の中に
バッファ記憶される各トランザクションの、キュー（待
ち行列）内に於ける位置をも同様に保持する。

第３図には、送信キュー（送信待ち行列）の床さ（デプ
ス）の軌跡を保持するためのカウンタにて構成されてい
る９つの送信キューが示されている。この送信キューは
、同一のトランザクションの２つの側面をそれぞれ格納
するためのＡ側部分とＢ側部分とを有している。一般に
、Ａ側部分は主要キューであシ、Ｂ側部分は、エラー回
復の為に使用される遅延情報を格納するための副次的キ
ューである。キュー（待ち行列）への入力（２５２）は
、そこへ押込まれたり（ブツシュ）そこから跳び出たり
（ポツプ）してカウンタを増減させる。

送信側デプス出力（２５６）は、キューの深さ（どれ程
多くの通信要求がキューの中に存在するか）を示す情報
である。

第４図には、受信キュー（受信待ち行列）の深さの軌跡
を保持するためのカウンタにて構成されている６つの受
信キューが示されている。この受信キューバ、同一のト
ランザクションの２つの側面をそれぞれ格納するための
Ａ側部分とＢ側部分とを有している。一般に、Ａ側部分
は主要キューであり、Ｂ側部分は、エラー回復の為に使
用される遅延情報を格納するための副次的キューである
。

キュー（待ち行列）への入力（２６４）は、そこへ押込
まれたり（ブツシュ）そこから跳び出たり（ボツブ）し
てカウンタを増減させる。受信側デプス出力（２６６）
は、キューの深さ（どれ程多くの要求がキュの中に存在
するか）を示す情報である。

第２図に示されている工うに、ＢＣＬ−ＲＡＭ（２１２
）の中にバッファ記憶される全てのトランザクションの
「状態」を、３つの送信スロット　（２０Ｂ）　（送信
スロット０〜送信スロツト２）と、３つの受信スロツ）
　（２１０）（受信スロット３〜受信スロツト５）とが
保持する。これらのトランザクションは、送信要求もし
くけ受信要求である。［トランザクションの状態Ｊとは
、「トランザクションがどのキューの中に有るか」とい
うことと、「トランザクションがキューの中にどれだけ
深く入っているか」ということとから成る。たとえば、
送出要求スロットが［パイプ・キュー（ＰｉＱ）内ノ第
１　Ｊ状態を持っていてよい。

送信スロソ）　（２０８）は送出要求と流入する応答と
の状態を保持し、受信スＯン）　（２１０）は流入する
要求と送出応答との状態を保持する。送信スロットは送
信キュー（２３Ｇ）に対するインタフェースとして作用
するものであるが、その詳細は第５図に示す。受信スロ
ットは受信キュー（２３２）に対するインタフェースと
して作用するものであるが、その詳細は第６図に示す。

第２図の出力ＭＵＸ（２１４）は、他のロジック・ブロ
ックにより必要とされるスロット全体の状態情報（２２
２）を発生させる。この出力ＭＵＸ（２１４）は、次の
パケット期間内にＲＡＭ（２１２）から書き込む為には
どの送信スロットが使用可能であるかを決定して、送信
要求のための送信スロット番号選択ワード（２２０）を
発生させる。出力■ＴＸ（２１４）は、ＲＡＭ　の読出
しアドレスと書込みアドレスとを比較してバイパス探知
（３１８）を行う。さらに、出力ＭＵＸ（２１４）は、
ＥＸＴＣＴＬとＢＩＣＴＬとのための送信スロット状態
情報（３２０）を発生させる。この状態情報は、送信キ
ューのどの位置がこの要素によって占められるかを指示
する。

出力ＭＵＸ　（２１４）は、次のパケット期間内にＡＰ
パス（２２）から受入れる為にはどの受信スロットが使
用可能であるかを決定して、受信要求のなめの受信スロ
ット番号選択ワード（３１３）を発生させる。出力ＭＵ
Ｘ（２１４）は、受信スロットの状況を検分し、　ＥＸ
ＴＣＴＬ制御ブロックとＢＩＣＴＬ制御ブロックとによ
り使用される之めの受信スロット状態情報（３２１）を
発生させる。この状態情報は、受信キューのどの位置が
この要素によって占められるかを指示する。

ｒＤ−ＦＩＦＯ（２２４）は、識別（１０）ビット（Ｉ
ＤＱ〜ＩＤ６　）を保持するロジック・ブロックである
。

同一のＩＤビットは、応答と共に内部ロジック（４）へ
と戻される。内部ロジックは、その応答がどの要求の為
のものであるかを識別する目的でこれらのビットを使用
する。応答は、それらが発生させられたときと同じ順序
で内部ロジックへ戻されるので、ＩＤ−ＦＩＦＯロジッ
ク（２２４）は簡単なＦＩＦＯで済む。要求が届いたと
きにビットがＦＩＦＯへと押込まれ（ブツシュ）、内部
ロジックが応答を受増ったときにビットがＦ’ＩＦＯか
ら跳び出る（ポツプ）。ＩＤ出力ビット（ＩＤ０ＵＴＯ
−ＩＤ０ＵＴＯ）は。

底からＦｒＦＯへと実際に入ったビットである。これは
、内部ロジックに対し、それらを見た後に次の応答はど
の形式の要求に組合わせられるかを検分することを許す
。その上、ＩＤ−ＦＩＦＯブロックはＰｏｐＱｕｅ信号
（２２６）を発生させ、そのＰｏｐＱｕａ信号（２２６
）は、仲間であるＢＸＵ（１２）へ信号を送るためのＰ
ｏｐＱｕｅ出力ピンへと伝送される。この信号は、その
要求が書込み°であり、応答が内部ロジックへと成功裡
に転送され７’（場合に出される。

読出しの場合には仲間を組まないので、書込みの場合に
のみ信号が出される。その要求が書込みであったか否か
を確かめる次め、ロジックはＩＤ１ビツトを検査する。

送信キュー 第２図の送信キュー・ブロック（２３０）は、第３図に
示されている９つのキュー・カウンタとキュー制御ブロ
ック（２５０）とで構成されている。これらのキュー・
カウンタは、それぞれのキューの必要性に応じて異なる
サイズを有しているけれども全てシフトレジスタでアシ
、ブツシュされるときには左ヘシフトし、ポツプする際
には右ヘシフトする。

キュー制御ブロック（２５０）は、送信カウンタのため
の制御信号（２５２）と受信カウンタのためのリセット
信号（２３４）とを作り出すに必要なロジックを含んで
いる。

キュー制御ブロック（２５０）は、応答延期とＰｏｐＱ
ｕｅ信号の発生と再実行準備とを勘定に入れるため幾つ
かのブツシュ信号及びポンプ信号についての情報を取り
纒める。そのうえキュー制御ブロック（２５０）は、起
動時またはエラー発生時に必要とされる、ＢＣＬ　　（
バス制御ロジック）（６）をリセットするための信号（
２５４）を発生させる。ＢＣＬ（バス制御ロジック）（
６）のリセットに関する情報を与えるため、少数の状態
情報ラインがキュ・デプス・ライン（２５６）から出て
いる。

受信キュー 第２図の受信キュー・ブロック（２３２）は、第４図に
示されているように、６個の４ビツトシフト・カウンタ
と、カウンタ制御のための受信キュー制御ロジック・ブ
ロック（２６０）とを含んでいる。

カウンタのうちの５つは受信キューであり、残り０１つ
のカウンタは応答保持キュー（１２３）である。

このモジュールからＡＰパス上へと出されて、しかも、
エラー発生によってクリアされるようなことの無かった
応答が幾つ有るかという記録を、応答保持キュー（１２
３）が保持する。このカウンタ（１２３）の機能は、バ
ス・エラー報告ライン（ＢＥＲＬ）信号を待ち受けてい
る応答が無いことを示すＰＩＲｐ）Ｆインタフェース・
ライン（１２５）信号を発生させることである。このカ
ウンタは、スロットに対ｔ−ルインタフェースとして働
くものではなく、ま之、１ｇ７図及び第８図に示されて
いる状態遷移図の一部をなすものでもない。

どの受信キューに於いても、必要とするビット数は最大
限４ビツトであるから、受信キュー・カウンタは全て４
ビツトのカウンタである。カウンタへの入力（２６１）
は、ＩＩＺＴＣＴＬブｏ　ｙ　り（２０４＞　オよびＢ
ＩＣＴＬ　ブロック（２０２）から押込まれ、また更に
、送信キュー（２３０）にて作られるリセット信号（２
３４）も印加される。リセット信号（２３４）は、起動
信号又はバス・エラー信号によって発生させられ、３（
受信スロットの数）ヘリセットされる自由要求キューを
除いて、全ての受信キューをゼロへとリセットする。

受信キュー制御ブロック（２６０）は、要求キューがバ
イパスされるべき場合（第８図に関連して後述する）を
認＃＆するため、ＢＩＣＴＬブロック及びＥＸＴＣＴＬ
からの信号に基づいて、組合わせられるプンシュとポン
プとを作り出す。そのような、バイパスされるべき場合
には、ＢＩＣＴＬ　ブロックは、入って来る要求を全て
内部ロジック（４）へ直接的に転送すべきであることを
ＢＣＬ（６）に知らせるための信号を発生させる。受信
キュー制御ブロック（２６０＞は、要求キュー（１２４
）がバイパスされるようにする為の適切な信号を作ｐ出
す。

送信スロット（ｓｓｒｔ）及び受信スロット（Ｒ８Ｉり
第２図に示されているようにシステム・バス制御ロジッ
クすなわちＢＣＬ（６）には６つのスロット（２０８，
２１０）が有シ、そのうちの３つは送信スロット（スロ
ットΩ−スロット２）であジ、残りの３つハ受信スロッ
ト（スロット３〜スロツト５）である。送信スロット（
２０８）は送信要求トランザクションの状態を保持し、
また、受信スロツ）（２１０）は受信要求トランザクシ
ョンの状態を保持する。

送信スロット及び受信スロットの構成はほぼ同様である
が、２つの主要な点で異なっている。す力わち、状態ピ
ントの数と、バス・エラーの増扱いとが異なる。送信キ
ューは受信キューよりも多いので、送信スロットは、キ
ュー状態を符号化するために一層多くの状態ピントを必
要とする。送信スロットは、バス・エラーに際しての再
実行をも取扱っており、未解決の全ての要求を再度送出
する。受信スロットは、バス・エラーに際しては、これ
らの受信要求が再び送られて来るものと予期されるので
リセットして待機する。

スロットは、特定のＢＣＬ　　）ランザクジョンの状態
を持続する。ＢＣＬ（６）がＡＰババス２２）を介して
要求を送出するときには、その要求は、スロットに割当
てられ、次いでＢＣＬ−ＲＡＭ（２１２）内にバンファ
記憶される。スロット番号とＲＡＭ　　ワードアドレス
とは同じものであシ、それは、ＲＡＭアドレスをスロッ
トが発生することを許容する。

スロットは、そのトランザクションが完了する迄、その
トランザクションの状態を持続する。入って来る要求は
、同様に、パン７ア記憶されたのちにスロットへと割当
てられる。トランザクションの「状態」とは、どのキュ
ーの中にトランザクションが有るかということと、それ
がどれだけ深くキューの中へ入っているかということと
から成る。

送信スロット及び受信スロットは、バス・インタフェー
ス制御（ＢＩＣＴＬ）ブロック（２０２）と、外部制御
（ＥＸＴＣＴＬ　）ブロック（２０４）と、調停制御（
ＡＲＢＣＴＬ）ブロック（２０６）とにエリ制御される
。

これらの制御ブロックは、送信キューと受信キューとの
ブツシュ及びポツプを発生させ、スロットに、ロードさ
れるべき新しい状態情報すなわち増減分をカウントさせ
る。新しい状態情報は、キュー　（２３０，２３２）か
らロードされる。例えば、もし仮りにこのＢＸＵが初め
に許諾キューの中にあり、要求を送るならば、ＥＸＴＣ
ＴＬは「ＰｏｐＧｎＱＪ信号を発生させ、それがＧｎＱ
　を減少させＰＩＱ　を増加させ、スロット状態をＧｎ
ＱからＰｉＱへと変化させる。スロットの中にロードさ
れているカウント値は、送信キュー・ブロック（２３０
）内のＰＩＱの出力（２５４）から差し引かれる。もし
、ＩＱ　に「３」が立っているならば、スロットの中へ
「３」がロードされる。

出力ＭＵＸ（２１４）　　は、スロット・カウンタから
受取った信号に基づいてスロット状態情報（３２０゜３
２１）を発生させる。状態情報の一例は、「私はＰＩＱ
　の第１スロツトにある」というものである。

次に、第５図及び第６図を参照する。送信と受信とのス
ロット状態カウンタ（３０４，４０４）は、このスロッ
トがどのキューの中にあるかを示す状態ビットを有して
いる。状態の符号と、リセット値（ＡＳｔＤｅｆ／ＢＳ
ｔＤｅｆ　）と、エラー値（ＡＳ　ｔＥｒ　ｒ／ＢＳ　
ｔＥｒｒ）とを、下記の表１に示す。

表１の１ 表１の２ 送信スロット Ａ状態 Ｂ状態 ＦｏＱ−００００００１ ＴＰＱ−０００００１０ ＧｎＱ”−０Ｏ００１００ Ｐ童Ｑ鞠０００１０００ ＲｓＱ畿００１００００ ＰｒＱ＝０１０００００ ＨｐＱ−１００００００ ＡＳｔＤｅｆ−０００■０１ ＡＳｔＥｒｒ−０００００１０ ａＱ−０１ ｃＱ−１０ ＢＳｔＤｅｆ＝ＯＯ ＢＳｔＥｒｒ＝００ 受信スロット Ａ状態　　　　　　　　Ｂ状態 ｒＱ−１０ ＲｑＱ＝ＯＯＩ　　　　　　　　　　　ＩｒＱ−０１Ｐ
ｎＱ＝０１０ ＲｐＱ−１００ ＡｓｔＤｅｆ”０００　　　　　　　　　　　ＢＳｔＤ
＠ｆ＝１０Ａ８ｔＥｒｒ−０００Ｂ８ｔＥｒｒ−１０各
状態カウンタ（３０４，４０４）は、それらの状態カウ
ンタを構成し得るように配列された状態セルからなって
いる。それらの状態中ルのうちの１つ（セルＱａｔ　）
は、新しい状態と２つのリセット値とをロードし得る機
能を有している。第１のリセット値は初期値（ＳｔＤｅ
ｆ）であシ、第２のものはエラー１ｉＱリセツト（Ｓｔ
Ｅｒｒ）である。送信スロットに於いてはエラー状態は
一時的キュー（ＴｐＱ　）でアシ、エラー・リセットは
エラー発生時のスロット状態に従って実行される。受信
スロットは、起動時及びエラー発生時に同一の値にリセ
ットする。

送信スロット・デプス・カウンタ（３０６，３０８）及
び受信スロット・デプス・カウンタ（４０６，４０８）
は、キューの中に於けるスロットの深さ（デプス）の軌
跡を辿る。Ａ側のスロット・カウンタはＡ側キュー内に
於ける深さ（デプス）の軌跡を保持し、Ｂ側のスロット
・カウンタはＢ側キュー内に於けるデプスの軌跡を保持
する。スロット・カウンタは、各ポツプを引いて行き、
カウンタがゼロになったならば新しいデプスをロードす
る。新しいデプスは、ロードされるべき適切なキュー・
デプスを選択するスロット人力ＭＵＸ（３００または４
００）から与えられる。

各スロット・デプス・カウンタは、４ビツト・シフト・
レジスタ・カウンタである。スロットは皆、どのキュー
の中へでも入り得るから、キューの最大深さ（デプス）
によって最大カウントが決まる。送信または受信の各ス
ロットは、独自の値へとリセットされる。表２は、各ス
ロットに於ける状態カウンタ・リセット値を示す。

表２ 送信ス ロット リセット値 受信ス ロット　　リセット値 デプス・カウンタは状態カウンタのリセット値に従って
リセットし、送信スロンＨ−自由送信キー’−−（ＦＯ
Ｑ）の第１、第２、第３へ、また、受信スロットを自由
受信キュー（ＦｒＱ）の第１、第２、第３へと初期設定
する。再実行に備えるため、各送信スロットは、状況に
よって一時的キュー（ＴｐＱ）内の第１または第２また
け第３へとリセットする。

もしもそのスロットが再実行しない状態にあるならば、
それは、エラー発生に際して状態を変化しない。受信ス
ロットは、エラーに際し、自由受信キュー（ＦｒＱ）内
の第１または第２または第３へとリセットする。

スロット制御ブロック（３０２ｉ４０２）　ハ、スロッ
ト状態カウンタとデプス・カウンタとを制御するための
信号の全てを作ジ出す。これらの制御ブロツクは、ポツ
プ信号とロード信号と再流通信号とエラー・リセット信
号とを作り出す。

第２図に示されている各スロット入力ＭＵＸ（３００ｉ
４００）は、スロット状態カウンタ及びデプス・カウン
タへ入力を供給する。各スロット入力ＭＵＸは、３つの
部分から構成されている。すなわち、状態カウンタのた
めに次の状態ビットを選択する状態ＭＵＸ　と、スロッ
ト・デプス・カウンタのために次の状態デプスを選択す
るデプスＭＵＸ　と、スロット・デプス・カウンタのた
めに適切なポンプ信号を選択するポツプＭＵＸ　　とか
ら成る。

第７図及び第８図を参照しつつ、キュー状態の遷移を通
じて、状態ＭＵＸのシーケンスについて述べる。

状態ＭＵＸは、現在のキューの状態を表わすビン）　（
２２２）に基づいて、次のキュー状態（３０３）を決定
する。−例として、仮に送信スロットが許諾キューＧｎ
Ｑ（１０４）　　の中に有るとするならば、それが入っ
て行くべき次のキューはパイプ・キューｐｔｑ（１０６
）　　である。幾つかの状態は、次に行く可能性のある
キューを２つ以上有しており、次のキューを決定するた
めには他の信号をも必要とする。例えば送信待機キュー
ＷｓＱ　力・らは、スロットは、もしロックされている
旨の応答が来たならばロックド・キューＬｅＱ　へ行き
、ロックされていない旨の応答が来れば自由送出キュー
ＦｏＱ　へ行くことが出来る。状態ＭＵＸへの入力は、
スロット状態カウンタからの現在状態ビットとブツシュ
／ポツプとであり、更に、とり得る次の２つの状態の間
で決定を下すには内部インタフェース・ラインからの信
号も必要となる。出力は、次の状態を表わすビットであ
る。

デプスＭＵＸは、次のキュー状態のためにキュー・デプ
スを選択する。スロットが１つのキューから他のキュー
へと変わるとき、新しい状態ビットが状態カウンタ（３
０４）の中へとロードされ、また、このキューからの４
本のデプス・ラインがスロット・カウンタ（３０６，３
（１８）へとロードされる。

このＭＵＸのための選択ラインには、現在状態ビットが
乗る。

ポツプＭＵＸ　は、スロット・カウンタ（３０６。

３０８）のために、全てのキュー・ポンプ信号からポツ
プ信号を選択する。現在のスロット状態ビットを選択ラ
インとして使用して、このＭＵＸ　は、このスロットが
入っているキューのためのポンプを選択する。−例とし
て、もしこのスロットがパイプ・キューｐｉＱ（１０６
）　の中に有るとするならば、ポツプＭＵＸ　は、適切
なスロット・カウンタ・ポツプ信号としてＰｏｐＰｉＱ
を選択する。

出力ＭｕＸ（２１４）　は、他のＢＣＬ、ブロックの必
要性に合わせるためスロット状態（３０９，３１０）を
圧縮し、さらに、スロット・カウンタ（３０６，３０８
）と状態カウンタ（３０４）とを紛糾させがちな特殊な
ケースを取り扱う。出力ＭＵＸ（２１４）　　は、バイ
パス検出（３１１）に従ってＲＡＭ　ワード・アドレス
（２２０）を出し、且つ、このモジュールのトランザク
ションによってどのキュー位置が占められるかを知らせ
るプレース・ライン（３１Ｂ）を出し、更に、スロット
・デプス・カウンタの値を順序付けることによって応答
の順序を処理する。出力ＭＵＸは、各スロットに１つ宛
の、４つの小さな出力ＭＵＸによって構成されている。

各スロットの出力ＭＵＸは、スロット間にワイヤードＯ
Ｒ接続されている共通線を除いては独立に動作する。出
力ＭＵＸ　ブロック（２１４）は３つのロジックから成
る。スロット番号ジェネレータは、次のＲＡＭアクセス
の為のワード・アドレス（２２０，３１３）を作り出す
。スロット番号マルチプレクサは、読出し／書込みワー
ド・アドレスをマルチ化し、さらにバイパス検出ライン
（３１Ｂ）を出す。スロット・プレートは、特定のキュ
ー位置の次めの「このモジュールによって占められてい
る」を意味する信号を発生させる。

「トランザクションのスロット番号」と「それが格納さ
れるＢＣＬ−ＲＡＭ内のワード位置」とは同じである。

この対応は、出力ＭＵＸ　がスロットの状態からＲＡＭ
　　ワード・アドレスを作り出すことを可能にする。６
つのＲＡＭ　　ワード・アドレスが作り出される。すな
わち、送信書込み、送信読出し、送信アドレス、受信読
出し、受信書込み、受信アドレスの６つである。ＡＰパ
スと１ｌｉＤａｔａバス（７）との状況を反映する状態
情報は、このスロットに対応するＲＡＭ　ワードが次の
サイクルに書込み″または読出しをされるか否かを決定
する。

例えば、もしスロットがＴｐＱ（１０２）状態にあって
調停待機または調停中であるならば、このスロットのた
めの送出要求の送信書込みアドレスを有しているＢｉＤ
ａｔａパスは、そのＢＩＤａｔａバス・データをＲＡＭ
（２１２）の中へ書込むことを認められる。スロット状
態を使用して同様に数値化されている他のスロットは、
送信書込みアドレスを発生することはなく、６ビツトの
デコードされたワード・アドレスを作り出す。各スロッ
ト（送信スロットは受信読出しアドレスを出す仁とは々
く、受信スロットは送信読出しアドレスを出すことは表
い）からの５本のアドレス・ラインはそれぞれ３本のラ
インへとマルチ化され、また、バイパス検出信号（３１
８）は出力ＭＵＸ（３１０）の中で発生させられる。

バイパス検出は、送信側ＲＡＭ　と受信側ＲＡＭとの双
方の読出しアドレスと書込みアドレスとを比較すること
により、出力ＭＵＸ（３１０）にてなされる。これは、
ビット毎の比較としてスロットにて行われ、共通線はス
ロット間でワイアードＯＲ接続される。マルチ化は、読
出しアドレスと書込みアドレスとのいずれかに対してな
される。この”Ｚｋチ化は、６つのスロットの各々から
３本のアドレス・ラインを創出し、合計で１８のワード
・アドレス・ビットとなる。

出力ＭＵＸ（３１０）は全てのスロット状態を作成し、
それらのスロット状態のためのキュー位置が、スロット
の１つによって占められる。この状態情報は、ライン（
２２２）の中へ複合されて、ＥＸＴＣＴＬブロック（２
０４）とＢ　Ｉ　ＣＴＬ　ブロック（２０２）とへ供給
される。

プレース・ライン（３１６）の−船釣フオーマントは、
ｒＰＩＮｘｘＱＪであり、−例をあげればＪＰＩＩＧｎ
ＱＪは「スロットの１つが許諾キュー（ＧｎＱ）　ノミ
１番目に有る」を意味する。４つのプレース・ライン、
すなわちＢＩＲｐＯｋ及びＢｉＲｐＰ及びＲｄＲｐＯｋ
及びＲｄＲｐＰ　　は、この−船釣規定には従わない。

それらは、応答据置きを考慮に入れ次プレース形式情報
を与える。プレース・ラインは、同じ送信／受信形式の
全てのスロットに共通なプレチャージ・ディスチャージ
・ラインである。

第７図に、　ＡＰババス２２）へ要求を送出するための
状態遷移図を示す。各状態は、第１表に定義されている
ように、対応するキューと関連している。キューは、初
期設定信号（ｉｎｉｔ）に応じて表１の最後から２番目
の行に示されている値へとリセットされ、或いは、エラ
ー信号に応じて最後の行に示されている値へと設定され
る。

表３ キュー の名前 セルの 名前 キュー デプス リセッ ト条件 リセッ ト値 Ａ側の送信Ｑ。

自由送出Ｑ、　　Ｆ’ｏＱ −時的Ｑ、　　　ＴｐＱ 許諾Ｑ、　　　　ＧｎＱ バイブＱ、　　　ＰｉＱ 応答Ｑ、　　　　ＲｓＱ パートナ−Ｑ、　　ＰｒＱ パートナ 一保留Ｑ、　　　ＨｐＱ ■ Ｉ、Ｅ Ｉ、Ｅ １、Ｅ Ｉ、Ｅ Ｉ、Ｅ＊ ■ Ｂ側の送信Ｑ。

送信待機Ｑ、　　ＷｔｉＱ ロックドＱ、　　ＬｅＱ ！　Ｅ Ｉ、Ｅ （上表中、Ｑ６、Ｉ、Ｅはそれぞれ、キュー、初期設定
、エラーの略号である。また、Ｅ＊は、切離し期間内の
エラーに於いてのみリセットされることを意味する。） 第７図に描かれているキューの状態のシーケンスは、以
下の通シである。

ＦｏＱ　状態ブロック（１００）　、自由送出キュー（
ＦＯＱ）は、出て行こうとする送信要求パケットを待ち
受ける自由スロットを保持する。このキューは、出て行
く要求を受入れる前に、自由スロットを有していなけれ
ばならない。このキューのデプスから、５ｄＲｄｙと０
ｔＲｑＰｎｄ　（パス２５４）とが算出される。このキ
ューは、入ってくる応答の全サイクルが内部ロジック（
４）へと転送されたときに、　ＥＸＴＣＴＬブロック（
２０４）によってブツシュされる。ＢＩＣＴＬ　ブロッ
ク（２０２）は、内部ロジックによって送出を開始され
ている送出要求が存在するときに、このキューをポンプ
させる。送信パケットの到着時に、この状態は次の状態
へと変化する。

ＴｐＱ状態ブロック（１０２）、　　その要求がこのＢ
ＸＵ　の為のものであるか或いはとのＢＸＵ　のパート
ナ−の為のものであるかに工って、要求は、ＦｏＱ状態
ブロック（１００）から、ＴｐＱ状態ブロック（１０２
）へ行くか或いはＰｒＱ状態ブロック（１１４）へ行く
。−時的キュー（ＴｐＱ）は、調停（アービトレインョ
ン）ロジック（１０６）へ行くことを待機中の要求を保
持する。これらの要求は、調停を待受けているか或いは
目下調停中である。ＡＲＢＣＴＬブロック（２０６）は
、このキューの中にスロットが存在していることを、調
停の開始に利用する。このキューの中の要求は、エラー
発生時には再試行される。このキューは、出て行く要求
が内部ロジックから送信され始めたときに、または、ロ
ックされ九要求が再発行されているときに、ＢＩＣＴＬ
ブロック（２０２）によってブツシュされる。（新しい
要求が優先ＩＩを有する。）　ＡＲＢＣＴＬブロック（
２０６）は、要求に許諾が与えられ几ときにこのキュー
をポツプさせる。調停ロジック力為らの許諾を得たとき
に、この状態は変化する。

ＧｎＱ状態ブロック（１０４）　、許諾キュー（Ｇ　ｎ
　Ｑ　）は、ＡＲＢＣＴＬロジック（２０６）にニジ許
与された許諾の順序を保持する。このキューの深さ（デ
プス）は、ＡＰババス上全てのモジュールによって監視
される。このキューはバス上に出され次許諾の全てをカ
ウントするけれども、このキューの中の「個人用」の記
憶位置は、このモジュールに対して与えられた許諾のみ
の為に確保される。

ＥＸＴＣＴＬブロック（２０４）は、このキューの状態
を、第１番目の許諾がこのモジュールに属しているか否
かを確かめる次めに使用する。もしもそうであれば、こ
のモジュールの要求が、ＡＰババス送出されるべき「次
の要求」である。エラーに際しては、このキューの中の
要求は戻される。要求に許諾が与えられたとき、ＡＲＢ
ＣＴＬブロック（２０Ｂ）がこのキューをブツシュする
。ＤσＣＴＬブロック（２０４”ｌは、要求がＡＰババ
ス上送出され始めたときにこのキューをポツプさせる。

送出されたときに、この状態は変化する。

ＰｉＱ　状態ブロック（１０６）　、　ＰｔＱ　　（）
くイブ・キュー）は、ＡＰババス上応答を待っている未
解決の要求を保持する。このキューのデプスは、ＡＰバ
バス接続されている全てのモジュールによって監視され
る。このキューはＡＰババス上出された未解決要求の全
てを保持するけれども、各モジュールは、キュー及びキ
ュー・デプスに於けるその独自の位置を維持する。ＥＸ
ＴＣＴＬブロック（２０４）は、このキューの状態を、
バス上の応答がこのモジュールの為のものであるか否か
を確認するために使用する。ＥＸＴＣＴＬブロック（２
０４）は、ＡＰババス上要求が送出され始めたならばこ
のキューをブツシュする。ＥＸＴＣＴＬプｏ７り（２０
４）は、ＡＰババス上応答が現われたときに、このキュ
ーをポツプさせる。応答を受信し友ときに、この状態は
変化する。

ＲｓＱ状態ブロック（１０８）　、この、ＲａＱ　　（
応答キュー）は、内部ロジック（４）への転送を待機中
の、バスからの応答を保持する。ＢＩＣＴＬ　ブロック
（２０２）は、内部ロジックへ送られるべき応答が有る
か否かを確認する為にこのキューの先頭を見る。ＥＸＴ
ＣＴＬブロック（２０りは、入って来る応答がバス上に
現われ、しかもその応答の形式が再発行ではない場合に
、このキューをブツシュする。

ＢＩＣＴＬ　ブロック（２０２）は、内部ロジックへの
転送が受は入れられたならば、このキューをポツプさせ
る。ポツプしたスロットは、新しい要求を待ち受ける為
に自由キューへと入る。「Ｂ側」のキューである送信待
機キュー（ＷｓＱ）　　と関連している。ＷｓＱ　は、
入って来る応答のうち、エラーに遭遇していないと認め
得るデータとして十分に長いものだけを保持する。応答
が内部ロジックへ転送されたならば、この状態は、Ｆｏ
Ｑ状態ブロック（１００）へと変化する。

ＰｒＱ状態ブロック（１１４）　、要求は、その要求が
このＢＸＵ（１０）の為のものであるか或いはこのＢＸ
Ｕ　のパートナ−（１２）の為のものであるかによッて
、ＦｏＱ状態ブＣＸ７り（１００）から、ＴｐＱ状態ブ
ロック（１０２）へ行くか又ｔ＄ＰｒＱ状態ブロック（
１１４）へ行く。このパートナ−キュー（ＰｒＱ）は、
とのＢＸＵのパートナ−のための未解決の書込み要求を
保持する。中ニー出力ＭＵＸは、切離し状態にあるパー
トナ−のために何等かの要求を再試行する必要が有るか
否かを確かめるために。

とのＰｒＱ状態を使用する。パートナ−の要求がＢｉＤ
ａｔａバス上へ転送されたとき、　ＢＩＣＴＬ　ブロッ
ク（２０２）がこのキューをブツシュする。

ＰｒＱ　は、パートナ−ＢＸＵ（１２）からＰｏｐＱｕ
ｅ信号を受は取ることによりポツプさせられる。パート
ナ−（１２）は、「応答が内部ロジックへ転送された」
を意味する内部ＰｏｐＲａＱ信号に応じて、ＰｏｐＱｕ
・信号を発生させる。

１（ｐＱ　状態ブロック（１１６）　、パートナ−保留
中ニー（ｔｔｐＱ）は、切離し状態にあるパートナ−に
トラップされた要求を保持する。ＨｐＱ　の機能につい
ては、「提携動作」と題して後述する。ＨｐＱは、パー
トナ−が切離し状態にある場合に再試行を正しく遂行す
る几めに必要である。返送され且つエラーのゆえにクリ
アされた応答は、再試行されてはならない。しかし、も
しも応答が狂った順序で戻されたならば、それは、内部
ロジックへ転送されたり自由キューへ戻されたシするこ
とが不可能である。ＨｐＱ　は、これらの、トラップさ
れた要求を保持する場所である。ＨｐＱ　は、パートナ
−通信ウィンドウからＰｏｐＱｕｅ信号が出されたとき
にブツシュされる。これは、提携すべきハードナーが切
離されているＢＸＵ　に於いてのみ生ずる。前の要求を
完了させるための再試行く起因して要求がトラップを解
かれるときに、ポンプが発生させられる。

Ｂ側のキュー ＷＢＱ状態プロンク（Ｂ（］）　、送信待機キュー（Ｗ
ｓＱ）は、エラーが無いととを認められるべく転送を待
ち受けているバスから来る応答を保持する。再試行機構
が、このキューの中のスロットヲ再試行する。ＥＸＴＣ
ＴＬブロック（２０４）は、入って来る応答がバス上に
認められ且つその応答の形式が再発行でないならば、こ
のキューをブツシュする。ＥＸＴＣＴＬブロック（２０
４）は、バス上の転送が正確であると認められるときに
、このキューをポツプさせる。「Ａ側」キ乎−であるＲ
ａＱ　　（応答キュー）と関連を有しており、ＲＩＩＱ
　は、入って来る応答が内部ロジックに受は入れられる
迄の間、この応答を保持する。

ＬｃＱ　状ｇブロック（１１２）　、ロック・キュー（
ＬｅＱ）は、再発行応答が届いた後に再発行されること
を待受けている要求を保持する。このロジックは、送信
インタフェースが使用されていないならば、これらの要
求を自動的に再発行する。このキューの中のスロットは
、エラー発生時には再試行される。ＥＸＴＣＴＬブロッ
ク（２０４）は、入って来る応答がバス上に認められ且
つその応答の形式が再発行でないならば、このキューを
ブツシュする。送信インタフェースが使用されていなけ
ればＢＩＣＴＬ　ブロック（２０２）がこのキューをポ
ンプさせ、そこで、要求が再発行プロセスを開始するこ
とが可能と々る。

第８図に、　ＡＰババス上要求を受信するための状態遷
移図を示す。各状態は、表４に定義されている対応する
キューと関連している。

表４ キュー の名前 セルの 名前 キュー デプス リセッ　　リセン ト条件　　ト値 Ａ側の受信Ｑ。

要求Ｑ。

未決Ｑ。

応答Ｑ、　　　　ＲｐＱ ｎＱ ｑＱ ・凄 Ｉ、Ｅ ｆ、Ｅ Ｉ、Ｅ Ｂ側の受信Ｑ。

自由要求Ｑ。

流入要求Ｑ。

応答保留Ｑ、　　　ＨｒＱ ＦｒＱ ＦｒＱ Ｉ、Ｅ １、Ｅ Ｉ、Ｅ （上表中、Ｑｏ、Ｉ、Ｅはそれぞれ、キュー、初期設定
、エラーの略号である。） ＦｒＱ　状態ブロック（１２０）　、自由・要求キュー
（Ｆｒｑ）は、流入する要求を待っている自由スロット
を保持する。Ｐ：ＸＴＣＴＬブロック（２０りは、入っ
て来る要求を受増る前に、自由スロットの為にこのキュ
ーを検査する。ＥＸＴＣＴＬブロック（２０４）は、出
て行く応答の全サイクルにエラーが無いと認められたな
らば、このキューをブツシュする。

ＤσＣＴＬブロック（２０４）は、入って来る要求の最
初のサイクルがＡＰパス上に受入れられたとき、このキ
ューをポツプさせる。入って来る要求を受入れるパケッ
トが到着したとき、この状態は次の状態へと変化する。

ＩｒＱ状態ブロック（１２２）　、流入要求キュ（Ｉｒ
Ｑ）は、ＡＰババス上未解決の要求を保持する。このキ
ューのデプスは、第７図のｐｔＱ　（１０６）のデプス
と同じであり、その上、ＡＰババス接続されている全て
のモジュールによって監視される。

このキューは、ＡＰババス上出されている未解決要求の
全てを保持するけれども、各モジュールは、キュー及び
キュ゛−・デプスに於けるその独自の位置を維持する。

ＥＸＴＣＴＬブロック（２０４）は、［この部門がいつ
応答を送出すべきか、それとも、ＲＰＹＤＥＦＦ　（応
答据置き）信号を出すべきか」を決定する九めにこのキ
ューを利用する。ＥＸＴＣＴＬブロック（２０４）は、
スタートした要求がＡＰハス上へ受入れられているなら
ば１．このキューをブツシュスル。ＥＸＴＣＴＬブロッ
ク（２０４）は、対応する応答の最後のサイクルがＡＰ
パス上にてエラーを生じてい々いことが明らかになった
ときに、このキューをポツプさせる。「入側」のキュー
であるＲｑＱ（１２４）及びＰｎＱ（１２６）及びＲｐ
Ｑ（１２８）と関連している。

ＲｑＱ状態プ０７り（１２４）　、　　要求キュー（Ｒ
ｑＱ）は、内部ロジック（４）へ転送されることを待機
中の、入って来る要求を保持する。ＢＩＣＴＬ　ブロッ
ク（２０２）は、このキューの先頭にこのＢＸＵへの要
求が存在するか否かを知るために、このキューを見る。

もし有れば、それは、内部インタフェースへ次に送られ
るべき要求である。ＥＸＴＣＴＬブロック（２０４）は
、入って来る要求の最初のサイクルがＡＰババスら届い
たときに、このキューをブツシュする。もし、入って来
る要求がこのモジュールのアドレス範囲（物理アドレス
、および、ＩＡＣモジュール間通間通ドアドレス方）に
「調和」しない場合には、このキューがブツシュされる
ことはない。調和しないもの以外のＩＡＣは全て、との
ＢＣＬ　によって正常表要求として処理される。

ＢＩＣＴＬプａツク（２０２）は、要求の最初のサイク
ルが内部インタフェースへ送られるときに、このキュー
をポンプさせる。ＩｒＱ　は、他に関連させられている
「Ｂ側」キューである。ひとたび要求が内部ロジック（
４）によって受入れられたならば、この状態は変化する
。

ＰｎＱ　状態ブロック（１２６）　、　ＰｎＱ　　（未
決キュー）は、内部ロジック（４）によって受入れられ
たけれども未だに内部ロジック（４）からの応答が届い
ていない要求を保持する。ＢＩＣＴＬ　ブロック（２０
２）は、このキューの状態を、ＲＡＭ（２１２）内ノド
のパケット・バッファにこの応答が格納されるべきかを
決定するために利用する。ＢＩＣＴＬ　ブロックは、要
求の最初のサイクルが内部インタフェースへ送られると
きにこのキューをブツシュする。ＥＸＴＣＴＬブロック
（２０４）は、応答の最初のサイクルがＡＰババス送ら
れるときに、この中ニーをポンプさせる。ひとたび応答
が内部ロジック（４）から届いたならば、この状態は変
化する。

ＲｐＱ状態ブロック（１２８）　、　ＲｐＱ　　（応答
キュー）は、内部ロジック（４）カーら来てＡＰババス
スロットを待機中の応答を保持する。ひとたび応答がＡ
Ｐババス上送出されたならば、この状態はＦｒＱ状態（
１２０）へと変化する。

要求の送受信についての簡単なケースは、ここまでに述
べて来たような単一のトランザクションの状態の軌跡を
辿ることにより遂行される。第７図及び第８図の状態遷
移図には、幾つかの要因によって複雑化された付加的状
態が示されている。

それらの要因を以下に列記する。

１、　同時に６つ迄のトランザクションが生シ得る。

２、応答延期への備えとして、キューを整理し直すこと
が可能であることを要する。

３、耐故障性を改善する次め、さらに他の状態情報が必
要である。

４、エラーが生じた場合に、要求が再試行するために以
前の状態情報を必要とする。

５、互いに提携しているバス制御ユニツ）（ＢＸＵ）同
士が、互いの要求の軌跡を辿ることを必要とする。

第１の困難は、第７図及び第８図の状態遷移図に示され
ている各状態を先入れ先出しくＦＩＦＯ）キューにて構
成し、さらに、多くのトランザクションを同時に循環さ
せることにより、適切に処理される。第２の応答延期の
問題は、次のようにして処理される。順番を整理し直す
ことの可能な状態キューに、同一のサイクル内に要求が
キューの底からポツプオフ（跳出し）させられ且つキュ
ーの上端からブツシュ（押込み）されることを可能とす
る再循環路を設けられる。耐故障性を改善する念めにさ
らに他の状態情報が必要となる第３の困難は、状態遷移
図に余分の状態を付加することにより解決される。第４
の困難である再試行は、もしエラーが発生したならば要
求が以前の状態へと戻ることを可能とする余分の状態遷
移を付加することにより解決される。提携に関する最後
の困難は、ハードナーの状態の軌跡を辿るためのキュー
を付加することにより解決される。

出て行く要求の流れ 出て行く要求を待受けている自由送出キュー（１００）
の中に、初めに３つの自由スロットがある。

要求がバス制御ロジック（ＢＣＬ）へ与えられるとき、
自由送出キュー（１００）の中の第１送出スロツトがこ
の要求に割当てられ、次いでこの送信スロットは、−時
的キュー（１０２）へと落ち込む。−時的キューに於い
てこのスロットは、次のＡＰババス停シーケンスを待ち
、適切な時間に調停を受ける。許諾が与えられたならば
、要求スロットは許諾キュー（１０４）へ落ち込み、そ
こで、　ＡＰババス上の順番を待つ。図中、許諸キュー
プロツ久１０４）の二重線は、このキューがバスの幅一
杯のデプスを有することを表している。この要求がバス
へ出されるとき、スロットはパイプ・キュー（１０６）
へと落ち込み、そこで応答を待受ける。図中、−＜イブ
・キュー・ブロック（１０６）の二重線は、このキュー
がバスの幅一杯のデプスを有することを表している。応
答がバス上に認められたとき、スロットは応答キュー（
１０８）へと落ち込む。この応答は、応答キューの中で
、内部ロジックへ転送されることが可能になるまで待機
する。応答が内部ロジックによって受増られた後、スロ
ットは再び自由になって自由キュー（１００）へと戻る
。

送信スロットは、応答キュー（１０８）へ落込む際、そ
れと並行して送信待機キュー（１１０）へも入る。

送信待機キュー（１１０）の二重線は、このキューがバ
スの幅一杯のデプスを有することを表している。

このトランザクションがエラーを発生していないことを
確認される迄、送信スロットは送信待機キューで待機す
る。もし、ｂｅｒｌ待機イネーブルがセットされている
ならば、送信スロットは２サイクル後に送信待機キュー
（１１０）を離れ、−！た、そうでなければ、スロット
は次のサイクルに送信待機キューを離れる。

応答の再発行 もし応答が再発行応答であれば、スロットは、送信待機
キュー（１１０）からロックド・キュー（１１２）へと
落ち込む。スロットは、新しい要求がＢｉＤａｔａバス
から来なくなる迄ロックド・キュー−ｃ’待ａする。そ
の後、スロットは一時的キュー（１０２）へと戻り、そ
こで再び調停を受けてＡＰババスと送出される。

応答据置き その要求がパイプ・キュー（１０６）内の第１番目の要
求であり且つ応答据置きが生じたならば、要求はパイプ
・キューの外ヘボツプさせられ、再びパイプ・キューの
上端へブツシュ（１０７）される。

その要求が再びパイプ・キュー（１０６）内の第１番目
の要求となり且つ応答が戻って来次ならば、次に、要求
は応答キュー（１０ｇ）へと落ち込む。もし、据置きが
生じて応答を乱れた順番で戻した々らば、乱れた順番で
戻され友応答の全ては応答キュー（１０８）の中で再整
理されるのを待受ける。第１番目の要求が底に来る迄、
応答キュー（１０８）の底から要求がポンプ（跳出し）
させられ上端ヘプツシユ（押込み）される。そこで、こ
の第１番目の要求に対する応答は内部ロジックへ戻され
ることが可能となシ、送信スロットは自由キュー（１０
０）へと戻る。

エラー発生時の動作 エラーが発生した時、未解決要求の状態にある送信スロ
ットは全て、再試行されることを必要とする。とれは、
−時的キュー（１０２）と許諾キュー（１０４）とパイ
プ・キュー（１０６）と送信待機キュー（１１０）とロ
ックド・キュー（１１２）とパートナ−・中ニー（１１
４）とのいずｎかにスロットが存在するか否かを確かめ
るために１各スロツトの状態を検査することに゛よりな
される。もし、これら未解決の要求キューのうちの１つ
の中にスロットが存在するならば、それは−時的キュー
（１０２）へと戻され、そこで再び調停シーケンスを開
始することが可能となる。送信待機キュー（１１０）の
中に有る要求は完了ではないけれども、応答キュー（１
０８’）の中の要求は完了である。応答据置きに起因し
て応答の順番が乱れているので、内部ロジックへと戻さ
れることは出来ない。これらのスロットはエラー・ウィ
ンドウによって応答キュー（１０８）の中に止どまり、
再試行を通じて前の要求が完了するので、ようやく応答
が内部ロジックへと転送されることが可能となる。そこ
で、スロットは自由となり自由送出キュー（１００）へ
と戻される。

提携動作 要求が、パートナ−ｎｘＵ（１２）によって処理される
べき要求すなわちハードナー要求であるとＢＸＵ（１０
）によって認識されたならば、その要求はパートナ−・
キュー（１１４）の中に置かれる。その要求は、パート
ナ−の要求としてそこで調停を待つ。パートナ−ＢＸＵ
はＡＰパス（２０）へ要求を送出し、応答が戻って来た
ならば、その応答をパートナ−ＢＸＵ（１１）の内部ロ
ジックへ転送する。

ハードナーＢＸＵ（１２）が応答の転送を完了し念とき
、パートナ−ＢＸＵはローカルバス（１８）にＰｏｐＱ
ｕｅ信号を出し、それにより、ａｘｕ（１Ｇ）のパート
ナ−・キューの外へ要求をポツプするようＢＸＵ（１０
）に指令する。要求は、パートナ−・キ二一（１１４）
から外ヘポッグさせられ、ＨｐＱ状態ブロック（１１ｇ
）へ入る。もし、パートナ−要求が順番通ルであるなら
ば、それらは直ちに自由キューすなわちＦｏＱ状態ブロ
ック（１００）へと戻る。

もし、応答の順番が乱れて戻されたならばその応答は、
内部ロジックへ転送されることも自由中ニー　（ＦＯＱ
）へ戻ることも共に不可能となる。パートナ−保留キュ
ー（ＨｐＱ）は、これらのトラップされた要求を保留す
る場所である。

全ての要求の軌跡が両方のＢＸＵ（１０，１２）によっ
て辿られるので、ローカルバス（１８）Ｋ工り、全ての
要求に関する順序が適切に維持される。パートナ−と提
携している場合には応答据置きは起こシ得ないけれども
、それぞれのＢＸＵ（１０または１２）に対応する別々
のＡＰババス２２または２０）へ応答が送出されるので
、乱れた順序で応答が戻って来るかも知れない。一方の
ＡＰババス他方よシも少ないトラヒック（通信量）を負
担するか又は応答の一層速いメモリを備えていてもよく
、その様にすれば、そちらのバスへの要求は、先に他方
のバスへ出された要求よりも早く完了することが可能で
ある。

要求の順番は双方のＢＸＵ　によって保持されるので、
パートナ−ＢＸＵ（１２）側の先に出された要求が完了
してその完了がＰｏｐＱｕｓライン（２２６）に工りＢ
ＸＵ（１０）へ伝達される迄、追い抜いて先に完了した
ＢＸＵ（１０）側の応答は応答キュー（１０８）の中で
待機する。次に応答が内部ロジック（８）へと戻され、
　ＰｏｐＱｕｅラインがパートナ−へ信号を送る。もし
、先に出されたパートナ−側の要求の完了以前にエラー
が発生したならば、こちら側の要求はトラップされる。

すなわちこちら側の要求は、完了はするけれども、完了
していない先に出された要求の後ろにトラップされる。

通常のエラーの場合には、各ＢＸＵ　がそれぞれ各自の
要求を再試行するので、トラップされることは大した問
題ではない。トラップされた要求は、再試行はされずに
、先に出された要求の再試行が完了する迄の間、応答キ
ュー（１０８）で待機する。パートナ−ＢＸＵ（１２）
がｐｏｐＱｕｓ＋信号を出したとき曳　トラップされて
いたＢＸＵ（１０）側の要求が自由になシ、内部ロジッ
ク（４）へ転送されることが可能になる。

ＢＸＵ　が切離されている場合には、トラップされるこ
とはかなシ面倒な問題となる。切離されているＢＸＵは
、完了し且つトラップされている要求をそのＢＸＵが有
しているか否がを確認するために自分のキューを見る。

もしトラップされている要求が有るならば、そのＢＸＵ
は、これらの要求が再試行されない旨をパートナ−に通
知しなければならない。この通知は、ＰｏｐＱｕｅライ
ンを通じてなされる。切離されずに残留しているＢＸＵ
　がこの信号を見次とき、残留ＢＸＵは、このパートナ
−の要求を、パートナ−・キュー（１１４）の外ヘボッ
プさせてパートナ−保留中ニー（１１Ｂ）へと入れる。

パートナ−保留キュー（１１６）内の要求は再試行され
ない。スロットは、自分をトラップしたハードナー側の
、先に出された要求が再試行されて完了する迄、パート
ナ−保留キューの中で待機する。かくして再び順番通シ
となり、スロットは、自由キュー（１００）へと返送さ
れる。

第８図を参照しつつ、入って来る要求の流れを説明する
。

最初に、入って来る要求を待っている自由受信キュー（
１２０）の中に、３つの自由流入要求受信スロットが有
る。この自由受信スロットは、とのＢＸＵへの要求がＡ
Ｐババス上認められる迄、自由受信キュー（１２０）で
待機する。この自由受信スロットは、次に、流入要求キ
ュー（１２２）と要求キュー（１２４）との双方へ並列
に落ち込む。図中、流入要求キュー（１２２）に施され
ている二重線は、このキューがバスの横幅−杯のデプス
を有することを示している。流入要求キューＣ１２２）
は、第７図のパイプ・キュー（１０６）と同じ情報を保
持する。

応答への切替え時点がいつであるかを受信ＢＸＵが知る
ために、パイプ・キュー（１０６）の状態は受信側にも
維持されなければならない。要求が流入要求キュー（１
２２）の第１番目の要求でちゃ且つ応答据置きが生じた
ならば、その要求は、流入要求キュー（１２２）の外へ
とポツプさせられて再び流入要求キューの上端へと押込
まれる。要求が再び流入要求キュー（１２２）の第１番
目の要求となり、しかも、応答が戻って来たならば、そ
の要求は自由中ニー（１２０）へと戻る。

要求キュー（１２４）は、ＢＣＬ　内に受入れられて待
機している要求の状態を保持する。要求が内部ロジック
へと転送されたとき、受信スロットは未決キュー（１２
６）へと落込み、そこで応答を待受ける。応答がＢＣＬ
へと戻されたとき、スロットは応答キュー（１２８）へ
と落込む。応答キュー（１２８）は、応答据置きをやめ
て適切々時期にＡＰババス上応答を送るべきであるとＢ
ＣＬ　に告げる。応答がＡＰババス上出されるとき、ス
ロットは、流入要求キュー（１２２）から出て自由キュ
ー（１２０）へと戻る。

この受信キュー・モデルを繁雑なものにする幾つかの場
合がある。応答据置きは、第７図のパイプ・キュー（１
０６）が順番を整理し直されたのと同様の再整理を流入
要求キュー（１２２）にも求める。

もし、抜は道（１２５）が使用可能状態であれば、入っ
て来る要求はＡＰババスら内部ロジックへとじかに通り
抜け、要求キュー（１２４）はバイパスされる。

エラーは、受信キューに於いては極めて簡単に処理され
る。未解決の要求は全て再発行されるであろうから、エ
ラー発生に際し受信キューはリセットされる。

以上、特定の実施例を参照しつつ詳細に本発明を説明し
たけれども、本発明の範囲から離れることなく、態様及
び詳細部分に多様な修正が加えられてよいものである。

【図面の簡単な説明】

第１図は、本発明の一実施例であるデュアル・バス・デ
ータ処理システムのブロック図、第２Ｑｌ：、第１図の
バス・エキスパンダ・ユニ７　）　（ＢＸＵ）（１０）
の中に示されているシステムバス制御ロジック（ＢＣＬ
）（６）の詳細ブロック図、第３図は、第２図の送信キ
ュー・ブロックＣ２３０）の詳細ブロック図、 第４図は、第２図の受信キュー・ブロック（２３２）の
詳細ブロック図、 第５図は、第２図の送信スロット・ブロック（２０８）
の中の送信スロットの１つの詳細ブロック図、 第６図は、第２図の受信スロット・ブロック（２１０）
の中の受信スロットの１つの詳細ブロック図、 第７図は、出て行く要求のための送信キュー状態遷移図
、 第８図は、入って来る要求のための受信キュー状態遷移
図である。 ４・・・・内部ロジック、 ６・・・・システムバス制御ロジック（ＢＣＬ）、７・
・・・データバス（ＢＩＤａｔａバス）、８・・・・ロ
ーカルバス制御ロジック、１０．１２・・・・バス・エ
キスパンダ・ユニツ）（ＢＸＵ）　　、 １８・・・・ローカルバス、 ２０．２２・・・　システムバス（ＡＰババス、２４・
・・・キャッシュ、 ３４．３６・・・・データ・プロセッサ（ＧＤＰ）、４
２．４４ ５０．５１ ５４．５６ １００　　・　・　・ １０２　・　・　・ １０４　・　・　・ １０６　・　・　・ １０７　　・　・　・ １０８　　・　・　・ １１０　・　・　・ １１２　・　・　・ １１４　・　・　・ １１６　・　・　・ １２０　・　・　・ １２２　・　・　・ １２３　・　・　・ １２４　・　・　・ １２５　・　・　・ １２６・・噌 １２８　・　・　・ 、４６．４８・・・メモリ・アレイ、 ・・・・メモリ制御ユニット（ＭＣＵ）、・・・、メモ
リバス、 ・自由送出キュー（ＦＯＱ）、 ・−時的キュー（ＴｐＱ　’）、 ・許諾キュー（ＧｎＱ）、 ・パイプ・キュー（ＰＩＱ）、 ・ブツシュアンプ、 ・応答キュー（ＲｓＱ）、 ・送信待機キュー（ＷＩＱ）、 ・ロックド・キュー（ＬｅＱ）、 ・パートナ−・キュー（ＰｒＱ）、 ・パートナ−保留キュー（ＨｐＱ）、 ・自由受信キュー（ＦｒＱ）、 ・流入要求キュー（ＩｒＱ）、 ・応答保留キュー（ＨｒＱ）、 ・要求キュー（Ｒ（ＩＱ）、 ・ＰＩＲｐｙ　　インタフェース・ライン、・未決キュ
ー（ＰｎＱ）、 ・応答キュー（ＲＰＱ）、 ２０２・・・・バス・インタフェース制御ブロック（Ｂ
ＩＣＴＬ）、 ２０４・・・・外部制御ブロック（ＥＸＴＣＴＬ）、２
０６・・・・調停制御ブロック（ＡＲＢＣＴＬ）、２０
８・・・・３つの送信スロットからなる送信スロット・
ブロック、 ２１０・・・・３つの受信スロットからなる受信スロッ
ト−ブロック、 ２１２・・・・ＢＣＬ（６）のＲＡＭ　。 ２１４・・・・出力マルチプレクサ（出力ＭＵＸ　）、
２２０　　・・・・送信スロット番号選択ワード、２２
２・・・・目下のキュー状態の情報、２２４・・・・よ
り−ＦＩＦｏ　。 ２２６・・・・ポツプ・キュー信号、 ２３０・・・・９つのカウンタを有する送信キュー・ブ
ロック、 ２３２・・・・６つのカウンタを有する受信キュー書ブ
ロック、 ２３４　、２５４・・・・リセット信号、２５０・・・
・送信キュー制御ロジック・ブロック、２５２　．２５
４ ２５６　・　・　・ ２６０　・　・　・ ２６１　・　・　・ ２６６　・　・　・ ３００　・　・　・ す、 ３０２・・・ ロック、 ３０３・・・ ３０４・・・ ３０６　、３０８ カウンタ、 ３０９　、３１０ ３１１　、３１８ ３１３・・・ ３１６・・・ ３２０−・・ ３２１　・・・ ４００・・・ ・・・・キューへの入力、 ・送信側のデプス出力、 ・受信キュー制御ロジック・ブロック、・カウンタ入力
、 ・受信側のデプス１．出力、 ・送信側のスロット人カマルチプレク ・送信側のスロット・カウンタ制御プ ・次のキュー状態の情報、 ・送信側のスロット状態カウンタ、 ・・・・送信側のスロット・デプス・ ・・・・スロット状態出力１ ０６０．バイパス検出、 ・受信スロット番号選択ワード、 ・プレース・ライン、 ・送信スロット状態情報、 ・受信スロット状態情報、 ・受信側のスロット人力マルチプレク サ、 ４０２・・・・受信側のスロット・カウンタ制御ブロッ
ク、 ４０４・・・・受信側のスロット状態カウンタ、４０６
　、４０８・・・・受信側のスロット・デプス・カウン
タ。

Claims (2)

【特許請求の範囲】
1. （１）パイプライン処理用パケットバスのアクセス要求
   と応答との待ち行列を捌く為の方法に於いて： （ａ）要求のそれぞれに対して割当てられるバス・タイ
   ム・スロット期間内に前記バス上へ送出されることを求
   める前記の各要求に対応するパケット情報をストアする
   ことにより、バス要求をバッファ・メモリにバッファ記
   憶させる工程と；（ｂ）ＲＡＭ（２１２）に格納される
   ｎ個の送信要求の状態の軌跡を、ｎ個の送信スロット（
   ２０８）の中に保持する工程と； （ｃ）前記ＲＡＭ（２１２）に格納されるｍ個の受信要
   求の状態の軌跡をｍ個の受信スロット（２１０）の中に
   保持する工程と； （ｄ）送出要求の軌跡を辿り且つそれに対応して流入す
   る応答の軌跡を辿るための、一連の送信待ち行列に対応
   する一連の状態へとステップさせられることの可能な第
   １状態ロジックを設ける工程と； （ｅ）入つてくる要求の軌跡を辿り且つそれに対応する
   応答の軌跡を辿る為の、一連の受信待ち行列に対応する
   一連の状態へとステップさせられることの可能な第２状
   態ロジックを設ける工程と；（ｆ）前記スロットの状態
   に従つて、状況についての情報を発生させる工程と； （ｇ）予定のシステムバス・プロトコルに従い、前記ス
   ロットの状態を反映する前記状態情報に応じて、前記送
   信待ち行列を計数するカウンタ（２３０）と前記受信待
   ち行列を計数するカウンタ（２３２）とを増減させる工
   程と； を含むことを特徴とするパイプライン処理用パケットバ
   スのアクセス要求と応答との待ち行列を捌く為の方法。
2. （２）パイプライン処理用パケットバスのアクセス要求
   と応答との待ち行列を捌く為の装置に於いて： 要求のそれぞれに対して割当てられるバス・タイム・ス
   ロット期間内に前記バス上へ送出されることを求める前
   記の各要求に対応するパケット情報をストアすることに
   よりバス要求をバッファ記憶するためのＲＡＭ（２１２
   ）と； 前記ＲＡＭ（２１２）に格納されるｎ個の送信要求の状
   態の軌跡を保持するための複数個（ｎ個）の送信スロッ
   ト（２０８）と； 前記ＲＡＭ（２１２）に格納されるｍ個の受信要求の状
   態の軌跡を保持するための複数個（ｍ個）の受信スロッ
   ト（２１０）と； 出て行く要求の軌跡を辿り且つそれに対応して流入する
   応答の軌跡を辿るための、一連の送信待ち行列に対応す
   る一連の状態へとステップさせられることの可能な第１
   状態ロジックを設けるための複数の送信待ち行列カウン
   タ（２３０）と；入つてくる要求の軌跡を辿り且つそれ
   に対応する応答の軌跡を辿るための、一連の受信待ち行
   列に対応する一連の状態へとステップさせられることの
   可能な第２状態ロジックを設けるための複数の受信待ち
   行列カウンタ（２３２）と； 前記スロットの状態を反映する状態情報を発生させるた
   めの、前記送信スロット及び前記受信スロットに接続さ
   れている出力マルチプレクサ（２１４）と； 予め定められたシステムバス・プロトコルに従い、前記
   スロットの状態を反映する前記状態情報に応じて、前記
   送信待ち行列を計数するカウンタ（２３０）と前記受信
   待ち行列を計数するカウンタ（２３２）とを増減させる
   ための、前記出力マルチプレクサ（２１４）に接続され
   ている手段（２０２、２０４、２０６）と； を含むことを特徴とするパイプライン処理用パケットバ
   スのアクセス要求と応答との待ち行列を捌く為の装置。