JPH02211534A

JPH02211534A - 並列処理装置

Info

Publication number: JPH02211534A
Application number: JP3165289A
Authority: JP
Inventors: Hitoshi Ishida; 仁志石田; Seisuke Kazama; 風間　成介; Minoru Shiga; 稔志賀
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1990-08-22
Anticipated expiration: 2010-07-31
Also published as: JPH0769825B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、高速に演算を実行する情報処理装置として
用いられる並列処理装置に関するものである。

〔従来の技術〕

従来、この種の装置として第５図に示すようなものがあ
った。この図は、Ｃａｒｌ　Ｄｏｂｂｓ、Ｐａｕｌ　Ｒ
ｅｅｄａｎｄ　　Ｔｏｓｎｙ　　Ｎｇ著　：　Ｓｕｐｅ
ｒｃｏｓｐｕｔｉｎｇ　　ｏｎ　　Ｃｈｉｐ、ＶＬＳＩ
ＳＹＳＴＥＭＳ　Ｄｆ！５ＩＧＮ　Ｖｏｌ、　ＩＸ、　
Ｎａ　５　、Ｍａｙ　１９８８．ｐｐ２４−３３に示さ
れたもので、図において、（５０１）は整数の加減算お
よびビット・フィールド処理などを行なう整数ユニット
、（５０２）は浮動小数点または整数の乗算を行なう浮
動小数点ユニット、（５０３）はその他の浮動小数点演
算と整数の除算を行なう浮動小数点ユニット、（５０４
）は上記各機能ユニットの他にオプションで備えられる
特殊機能ユニット、（５０５）はメモリとの間でデータ
の読み出し／書き込み処理を行なうデータユニット、（
５０６）は機能ユニットが演算を実行するのに使うレジ
スタファイル、（５０７）はレジスタの競合の検出と回
避を行なうスコアボード、（５０８）は命令のフェッチ
、複合そして機能ユニットへの転送、を行なう命令ユニ
ット、（５０９）は上記各ユニット、レジスタファイル
間を接続するバス、（５１０）は次に実行される命令の
アドレスを制御するプログラムカウンタである。

次に動作について説明する。命令ユニット（５０８）は
命令のフェッチ、復号、転送の３つのステージにパイプ
ライン化されていて、１クロツクサイクルでフェッチを
完了した後、フェッチした命令を復号ステージに渡す。

そこで命令を部分的に復号し、その演算に必要なオペラ
ンドをレジスタファイル（５０６）から当該命令に対応
する機能ユニットにブリフェッチしてあげるためにスコ
アボード（５０７）に要求する。スコアボード（５０７
）は、レジスタファイル（５０６）内の各レジスタに対
応してスコアボード・ビットを持っていて、そのスコア
ボード・ビットはそのレジスタがインストールされてい
る時、すなわちデータ操作中はセットされ、データ操作
が完了したらクリアされる。要求を受けたスコアボード
（５０７）は、必要なオペランドをブリフェッチする場
合、このスコアボード・ピントを調べ、セットされてい
る場合はウェイトしなければならない。命令の実行に必
要なオペランドがそろったら、命令は該当機能ユニット
に転送される。各機能ユニットも数段のステージを持ち
、ブリフェッチされたオペランドを使って命令を実行す
る。

〔発明が解決しようとする課題〕

従来の並列処理装置は以上のように構成されているが、
命令ユニットは１クロツタサイクルで１つの命令しか復
号することができないために、１クロツクサイクルで高
々１つの演算結果しか得られず、これ以上には処理速度
を向上できないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、従来の処理装置とオブジェクト互換で、その
上プログラムの並列性に応じて複数の命令を同時に実行
でき、処理速度を更に向上できる並列処理装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る並列処理装置は、命令ユニットとして、
複数の命令をプログラムに従って同時にフェッチする複
数の命令ユニットを備えて上記レジスタファイルとデー
タユニットを共有し、データ依存性やリソース競合によ
り並列処理できない場合にはプログラムのシーケンシャ
ル性に基づく優先度を決めておき、命令ユニット間のレ
ジスタ競合を検出し、上記優先度に従って実行順序を決
定する優先スコアボードを備え、各命令ユニット毎に内
部バスを介して接続さ乳た整数ユニットと浮動小数点ユ
ニットを備えて各整数ユニット間でキャリービットを共
有したものである。

〔作用〕

この発明においては、複数の命令ユニットと機能ユニッ
トを矛盾なく並列に実行させるために、データユニット
とレジスタファイルとキャリービットを共有し、そのう
ちのレジスタファイルを優先スコアボードで制御するこ
とにより、複数の命令ユニットがプログラムの並列性に
応じて独立に動作し、優先スコアボードがレジスタの競
合の検出と優先度に従った回避を行っているので、複数
の命令を同時に実行することができる。

〔実施例〕

第１図はこの発明で２つの命令ユニットを備えた並列処
理装置の一実施例を示す構成図であり、（５０５）　、
　（５０６）　、　（５０９）は第５図で示した従来装
置と同一のものである。（１０１）と（１０３）は整数
の加減算や論理演算などを行なう整数ユニット、（１０
２）と（１０４）は浮動小数点演算などを行なう浮動小
数点ユニット、（１０５）は２つの整数ユニット（１０
１）　。

（１０３）に共有でキャリーを保持するキャリービット
、（１０６）はＮ番目（Ｎ＝０．１．・・・）の命令を
フェッチする命令ユニット０、（１０７）は（Ｎ＋１）
番目の命令をフェッチする命令ユニットｌであり、各命
令ユニット０　（１０６）、　１　（１０７）毎にバス
（５０９）　。

（５０９）を介して整数ユニット（１０１）　、　（１
０３）及び浮動小数点ユニッ）　（１０２）、（１０４
）が設けられており、データユニット（５０５）とレジ
スタファイル（５０６）は共有となっている。　　（１
０Ｂ）はレジスタファイル（５０６）の競合を検出し優
先度に従って回避する機能を持った優先スコアボードで
ある。この実施例では、命令ユニッ）　Ｏ（１０６）が
Ｎ番目の命令を。

命令ユニット１　（１０７）が（Ｎ＋１）番目の命令を
フェッチするので、並列処理できない場合の「データの
優先」を維持するために命令ユニット０（１０６）に高
い優先度を与えている。例えば、命令ユニットＯ（１０
６）と命令ユニット１　（１０７）が同一の複数レジス
タを同時に要求した場合、スコアボードが１つずつ別の
命令ユニットに利用許可を出すとそこで処理は中断して
しまう（デッドロック）、また、命令ユニットＯ（１０
６）がストア命令を、命令ユニッＩ−１（１０７）がロ
ード命令を同じメモリ領域に対して実行しようとする場
合、命令ユニット１　（１０７）が先に実行されること
によって命令ユニット０　（１０６）のストア命令と無
関係の結果がロードされることになる。このように優先
スコアボード（１０Ｂ）は、プログラムの論理的矛盾を
引き起こさない上で重要である。　　（１０９）は命令
ユニッ）　０　（１０６）が分岐命令をフェッチした時
、命令ユニッ）　１　（１０７）に対して機能ユニット
への命令の転送の停止、再開、無効を示すシグナルを送
る制御バス、（１１０）は命令ユニッ）　０　（１０６
）が命令を整数ユニット（１０１）へ転送したことを命
令ユニット１（１０７）に知らせるバス、（１１１）は
次に実行される命令のアドレスを制御するプログラムカ
ウンタである。

キャリービット（１０５）は、整数ユニット（１０１）
。

（１０３）での計算の結果、キャリー（桁上り）が生じ
る場合、そのキャリーを保持し、その後のキャリーを伴
なう計算の時に参照される。キャリービット（１０５）
は、命令のシーケンシャル性を保つために、整数ユニッ
ト（１０１）と整数ユニッＩ−（１０３）との間に優先
度を設けている。この実施例においては、命令ユニット
Ｏ（１０６）がＮ番目（Ｎ＝Ｏ。

ｌ・・・）の命令を、命令ユニット１　（１０７）が（
Ｎ＋１）番目の命令をフェッチするので、整数ユニット
（１０１）の優先度の方が高い、つまり、２つの整数ユ
ニブトが同時にキャリービット（１０５）にキャリーを
書き込みにきた場合、先ず整数ユニット（１０１）のキ
ャリーを書き込み、それから整数ユニッｌ−（１０３）
のキャリーを書き込む。

命令ユニット０　（１０６）は、命令を整数ユニット（
１０１）に転送したことをバス（１１０）を使って命令
ユニット１　（１０７）に知らせる。命令ユニット１（
１０７）は、キャリーを伴なう命令をフェッチした場合
に限り、整数ユニット（１０１）からのキャリーを持ち
合わせるために１クロフクサイクル待ってから整数ユニ
ット（１０３）への命令の転送を開始する。キャリーを
伴わない命令の場合は、命令ユニッ）　１　（１０７）
は命令ユニット０　（１０６）から送られてくるシグナ
ルを無視する。

また第２図は、２つの命令ユニットの動作を示すタイミ
ング図である。最初の命令群は、レジスタの競合がなく
オペランドのブリフェッチがスムーズに行われた場′合
を表わしている。２番目の命令群は、２つの命令ユニッ
トがブリフェッチしようとするオペランドの間にレジス
タの競合が生じ、命令ユニット１　（１０７）の機能ユ
ニットへの転送に遅延が生じている。３番目の命令群は
、２つの命令ユニットの間でレジスタの競合が生じてい
る上に、命令ユニット０　（１０６）の要求するオペラ
ンドが概に他の機能ユニットによって利用されていて、
命令ユニッ）　１　（１０７）の命令の機能ユニットへ
の転送に二重の遅延が起きている場合である。

また第３図は、優先スコアボード（１０８）の働きを示
している。同図（ａ）は２つの命令ユニット間で競合が
ない場合を、同図中）は競合がある場合を示している０
図において、（１０６）　、　（１０７）　、　（１０
Ｂ）　、　（５０６）は第１図に示したものと同一のも
のである。（３０１）　。

（３０２）はそれぞれ命令ユニット０　（１０６）と命
令ユニット１　（１０７）に対する機能ユニットを表わ
している。

また第４図は、分岐命令フェッチによる分岐のパターン
を示している。

次に動作について説明する。まず分岐命令制御について
詳細動作を説明する。第４図の＋８）および（ｂ）は、
命令ユニッ）　Ｏ（１０６）に分岐命令がフェッチされ
、それぞれ分岐先の命令が命令ユニット０（１０６）お
よび命令ユニット１　（１０７）にフェッチされる場合
を、（０）および（ｄ）は命令ユニット１　（１０７）
に分岐命令がフェッチされ、それぞれ分岐先の命令が命
令ユニッ）　Ｏ（１０６）および命令ユニッ）１（１０
７）にフェッチされる場合を示している。命令ユニット
Ｏ（１０６）は命令ユニット１　（１０７）へ命令の転
送停止、再開、無効を示すシグナルを第１図の制御バス
（１０９）を使って送る。分岐命令が無条件分岐命令の
場合、第４図の（ａ）および（ｂｌにおいて命令ユニッ
）　Ｏ（１０６）は制御バス（１０９）を使って、命令
ユニッ）　１　（１０７）にフェッチした命令の無効を
示すシグナルを送り、プログラムカウンタ（１１１）に
分岐先のアドレスを知らせる。プログラムカウンタ（１
１１）はそのアドレスを受は取り、命令ユニットＯ（１
０６）に命令ｃｏｍｏを、命令ユニット１（１０７）に
命令ｃｏａｌをフェッチさせる。ここで、（ａｌの場合
はそのまま２つの命令ユニットは命令を復号していくが
、（ｂｌの場合はＣ０ｆｌＩＯは実行してはいけない命
令なので、プログラムカウンタ（１１１）は命令ユニッ
トＯ（１０６）にフェッチした命令の無効を示すシグナ
ルを送る。第４図の（Ｃ）および（ｄ）において、命令
ユニッ）　１　（１０７）に無条件分岐命令がフェッチ
されると、命令ユニット１　（１０７）は分岐先のアド
レスをプログラムカウンタ（１１１）に知らせる。プロ
グラムカウンタ（１１１）は、（ａ）および（′ｂ）と
同様に命令ユニッ）　Ｏ（１０６）に命令ｃｏｍｏを、
命令ユニット（１０７）に命令Ｃｏｆｆ１１をフェッチ
させる。（Ｃ１の場合はそのまま処理を行なうが、（ｄ
ｌの場合は命令ユニットＯ（１０６）にフェッチした命
令の無効を示すシグナルを送る。

分岐命令が条件付分岐命令の場合、第４図の（ａｌおよ
び（ｂｌで命令ユニッ）　Ｏ（１０６）に条件付分岐命
令がフェッチされると、命令ユニットＯ（１０６）は制
御バス（１０９）を使って命令ユニット１　（１０７）
に命令の機能ユニットへの転送停止のシグナルを送る。

それから整数ユニッ）　（１０１）で分岐条件を判定し
分岐条件が満足されなければ、制御バス（１０９）を使
って命令ユニッｌ−（１０７）に命令の機能ユニットへ
転送を再開するシグナルを出す。もし分岐条件が満たさ
れていれば、命令ユニット０　（１０６）は制御バス（
１０９）を使って命令ユニット１　（１０７）に命令を
無効にするシグナルを出し、プログラムカウンタ（１１
１）に分岐先のア、ドレスを知らせる。プログラムカウ
ンタ（１１１）は分岐先のアドレスを受は取り、命令ユ
ニッ）　０　（１０６）に命令ｃｏａ＋ｏを、命令ユニ
ット１　（１０７）に命令ｃｏａ＋１をフェッチさせる
。

ここで（ａ）の場合はそのまま２つの命令ユニットは命
令を復号していくが、（ｂｌの場合はｃｏａ＋ｏは実行
してはいけない命令なので、プログラムカウンタ（１１
１）は命令ユニットＯ（１０６）にフェッチした命令の
無効シグナルを送る。第４図の（ｅ）および（ｄ）にお
いて、命令ユニッ）　１　（１０７）に条件付分岐命令
がフェッチされると、整数ユニット（１０３）で分岐条
件を判定し、分岐条件がみたされていなければそのまま
処理を行なう。もし分岐条件がみたされていれば、命令
ユニッ）　１　（１０７）は分岐先のアドレスをプログ
ラムカウンタ（１１１）に知らせる。プログラムカウン
タ（１１１）はそのアドレスを受は取り、命令ユニット０
　（１０６）に命令ｃｏＩｌＯを、命令ユニット１　（
１０７）に命令ｃｏａｌをフェッチさせる。ここで（Ｃ
）の場合はそのまま命令を復号していくが、（ｄｌの場
合は命令ユニット０　（１０６）にフェッチした命令の
無効シグナルを送る。

次に優先スコアボード（１０８）によるレジスタの競合
の検出と優先度を用いた回避について説明する。２つの
命令ユニットは、第２図に示すように共に命令のフェッ
チ、復号１機能ユニットへの転送の３つのステージにパ
イプライン化されている。

命令のフェッチは、命令ユニット１　（１０７）の機能
ユニットへの転送開始と同期されていて、共に１クロツ
クサイクルで命令をフェッチした後、命令を復号ステー
ジに渡す。そこで各命令ユニットは、演算に必要なオペ
ランドをレジスタファイル（５０６）から当該命令に対
応する機能ユニットにブリフェフチさせる。優先スコア
ボード（１０８）は、各命令ユニットからオペランドの
要求があるとそのレジスタのスコアボード・ビットを調
べる。優先スコアボード（１０８）は、命令ユニット０
　（１０６）に対しては命令ユニット０　（１０６）が
要求しているレジスタのスコアボード・ビットがセット
されていなければ、命令ユニット０　（１０６）にレジ
スタの利用可能のシグナルを送る。命令ユニット１　（
１０？）に対しては、命令ユニット１　（１０７）が要
求しているレジスタのスコアボード・ビットがセットさ
れていなくて且つ命令二ニア　ト０　（１０６）の要求
しているレジスタと競合が起きていない場合に限り利用
可能のシグナルが送られる。これらの条件が満たされな
ければ、各機能ユニットでオペランドのブリフェッチが
できないので、機能ユニットへの転送をウェイトしなけ
ればならない。第３図の（ａｌでは、２つの命令ユニッ
トはオペランドの競合が生じていない（第２図の第１命
令群に対応している）ので、オペランドを要求しく図に
おいて■）、利用可能のシグナルを受は取り（■）、命
令を対応する機能ユニットに転送する（■）動作が並列
に行われている。そして機能ユニットが演算を行なった
結果をレジスタに書き込む（■）　、　（ｂｌの場合、
オペランドの要求（■）でレジスタ間に競合が生じてい
る（第２図で第２命令群に対応している）ので、優先ス
コアボード（１０８）は命令ユニット０（１０６）にだ
け利用可能のシグナルを出す（■）。

命令ユニット１　　（１０７）は、命令ユニットＯ（１
０６）が命令を機能ユニットへ転送しく■）、機能ユニ
ットが演算の結果をレジスタに書き込んだ（■）後に送
られてくる利用可能のシグナルを受は取って（■）、対
応する機能ユニットへの命令の転送を開始する（■）。

機能ユニットも数段のバイブライン・ステージを持ち、
ブリフェッチされたオペランドを使って命令を実行し、
結果をレジスタに書き込む。

次にデータユニット（５０５）の競合の検出と回避に対
する制御について説明する。各命令ユニットはロード又
はストア命令−をフェッチすると、レジスタをデータユ
ニット（５０５）にプリフェッチさせるために、優先ス
コアボード（１０８）に要求を出す。

優先スコアボード（１０Ｂ）は、レジスタ競合とデータ
ユニッｌ−（５０５）の空き状態により、優先度に基づ
いて利用可能のシグナルを要求を出した命令ユニットに
返す。優先スコアボード（１０Ｂ）から利用可能のシグ
ナルを受は取った命令ユニットは命令をデータユニッ）
　（５０５）に転送する。

〔発明の効果〕

以上のように、この発明によれば、複数の独立に動作す
る命令ユニットと各々の命令ユニットに複数の機能ユニ
ットを備え、全ての機能ユニットを共有のレジスタファ
イルとデータユニットとキャリービットに接続し、その
うちのレジスタファイルを優先スコアボードにより制御
したので、複数の命令ユニットがプログラムの並列性に
従って独立に矛盾なく動作するから、処理速度を更に向
上させる効果がある。

【図面の簡単な説明】

第１図はこの発明で２つの命令ユニットを備えた一実施
例を示す構成図、第２図は２つの命令ユニットの動作を
示すタイミング図、第３図（ａ）、　ｆｆ１）は優先ス
コアボードの働きを示した図、第４図（ａ）〜（ｄｌは
分岐命令による分岐のパターンを表わした図、第５図は
従来の並列処理装置の構成図である。図において、（１０１）　、　（１０３）は整数ユニッ
ト、（１０２）　、　（１０４）は浮動小数点ユニット
、（１０５）はキャリービット、（１０６）　、　（１
０７）は命令ユニット、（１０Ｂ）は優先スコアボード
、（１０９）、　（１１０）　、　（５０９）はバス、
（１１１）はプログラムカウンタ、（３０１）　。（３０２）は機能ユニット、（５０５）はデータユニッ
ト、（５０６）はレジスタファイルである。なお、各図中、同一符号は同一または相当部分を示す。代理人　　大君　増雄（ほか２名）１、事件の表示３．補正をする者手続補正書（自発）平成　１年１２月２７日特願平１−０３１６５２号代表者　志　岐　守　哉５　補正の対象特許請求の範囲及び発明の詳細な説明の欄。Ｇ　補正の内容（１）特許請求の範囲を別紙のとおり補正する。（２）明細書第４頁第７行目乃至第８行目に「必要なオ
ペランドをプリフェッチする場合、」とあるのを削除す
る。（３）同書第４頁第９行目乃至第１０行目に［ウェイト
しなけ才しばならない。」とあるのを「クリアされるま
でウェイトして、その後使用許可を命令ユニット（５０
８）に通知する。」と補正する。（４）同書第５頁第９行目に「プログラムに従って」と
あるのを削除する。（５）同書第５頁第１１行目に「ファイルとデータユニ
ットを共有し、」とあるのを「ファイル、データユニッ
トとキャリービットを共有し、」と補正する。（６）同書第５頁第１６行目乃至第１９行目に「偏え、
・・・・・・共有したものである。」とあるのを「備え
たものである。」と補正する。（７）同書第１０頁第１３行目「示している。」の後に
次の文を挿入する。「優先スコアボード（１０８）は、データ依存関係に従
い命令間のリソース競合を検出し回避する機能を備えて
おり、命令ユニットにフェッチされた命令の使用するレ
ジスタや機能ユニットが利用可能な場合に限り実行許可
を出す、但し１機能ユニットの調停は共有されているも
のに対してのみ行うり（８）同書第１５頁第３行目に「
スコアボード・ビットを調べる。優先」とあるのを「ス
コアボード・ビットとその命令が使用する機能ユニット
の空き状態を調べる。命令が使用する機能ユニットが利
用可能な場合、優先」と補正する。（９）同書第１６頁第１８行目乃至第１９行目に「各命
令ユニットは」とあるのを「データユニット（５０５）
も他の機能ユニット同様、各命令ユニットが」と補正す
る。（１０）同書第１６頁第１９行目乃至第２０行目に「レ
ジスタ」とあるのを「オペランド」と補正する。（１１）同書第１７頁第２行目に「レジスタ競合と」と
あるのを［レジスタ競合や」と補正する。（１２）同書第１７頁第３行目乃至第４行目に「、優先
度に基づいて」とあるのを削除する（１３）同書第１７頁第７行目「転送する。」の後に次
の文を挿入する。「また、他の実施例として、第１図で２つの浮動小数点
ユニット（１０２）　、　（１０３）を取り除いた構成
がある。このように構成すれば、制御系のような浮動小
数点の演算機能を必要としない場合には、少ないハード
ウェアで最大２命令／サイクルを実現できるという効果
がある。」（１４）同書第１７頁第１３行目乃至第１４行目に［そ
のうちのレジスタファイルを優先スコアボードにより制
御したので、」とあるのを［データ依存性やリソース競
合の検出と回避を優先スコアボード等のハードウェアで
実現しているので、」と補正する。以上２、特許請求の範囲整数や論理演算などを行なう整数ユニットと。浮動小数点演算などを行なう浮動小数点ユニットと、こ
れら機能ユニットの演算　ぺ−゛す五レジスタファイル
と、データの読み出し、書き込み処理を行なうデータユ
ニットと、上記各機能ユニット及びレジスタファイルｋ
Ａλ接趙支−命令のフェッチ、復号及び該当機能ユニッ
トへの転送上パイプライン化して行なう命令ユニットと
を備えた並列処理装置において、上記命令ユニットとし
て、複数の命令り何時にフェッチする複数の命令ユニッ
トを備えて上記レジスタファイル。データユニットとキャリービットを共有し、データ依存
性やリソース競合により並列処理できない場合にはプロ
グラムのシーケンシャル性に基づく優先度を決めておき
、命令ユニット間のレジスタ競合を検出し、上記優先度
に従って実行順序を決定する優先スコアボードを備えＬ
ことを特徴とする並列処理装置。

Claims

【特許請求の範囲】

　整数や論理演算などを行なう整数ユニットと、浮動小
数点演算などを行なう浮動小数点ユニットと、これら機
能ユニットの演算のために用いられるレジスタファイル
と、データの読み出し、書き込み処理を行なうデータユ
ニットと、上記各機能ユニット及びレジスタファイルと
バスで接続され、命令のフェッチ、復号及び該当機能ユ
ニットへの転送の各ステージをパイプライン化して行な
う命令ユニットとを備えた並列処理装置において、上記
命令ユニットとして、複数の命令をプログラムに従って
同時にフェッチする複数の命令ユニットを備えて上記レ
ジスタファイルとデータユニットを共有し、データ依存
性やリソース競合により並列処理できない場合にはプロ
グラムのシーケンシャル性に基づく優先度を決めておき
、命令ユニット間のレジスタ競合を検出し、上記優先度
に従って実行順序を決定する優先スコアボードを備え、
各命令ユニット毎に内部バスを介して接続された整数ユ
ニットと浮動小数点ユニットを備えて各整数ユニット間
でキャリービットを共有したことを特徴とする並列処理
装置。