JPH02210882A - Phototransistor and manufacture thereof - Google Patents

Phototransistor and manufacture thereof

Info

Publication number
JPH02210882A
JPH02210882A JP1029793A JP2979389A JPH02210882A JP H02210882 A JPH02210882 A JP H02210882A JP 1029793 A JP1029793 A JP 1029793A JP 2979389 A JP2979389 A JP 2979389A JP H02210882 A JPH02210882 A JP H02210882A
Authority
JP
Japan
Prior art keywords
electrode
phototransistor
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1029793A
Other languages
Japanese (ja)
Inventor
Toshihisa Tsukada
俊久 塚田
Yoshiyuki Kaneko
好之 金子
Hideaki Yamamoto
英明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1029793A priority Critical patent/JPH02210882A/en
Priority to KR1019890013765A priority patent/KR910007142A/en
Priority to DE68923142T priority patent/DE68923142T2/en
Priority to EP89118067A priority patent/EP0361515B1/en
Publication of JPH02210882A publication Critical patent/JPH02210882A/en
Priority to US07/803,798 priority patent/US5200634A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To improve light utilization factor by providing a gap between gate and source electrodes and/or between gate and drain electrodes, at least one of these electrodes being transparent. CONSTITUTION:A phototransistor on a substrate 1 consists of a gate electrode 6, a gate insulating film 3, a semiconductor layer 2, an ohmic contact layer 4, a source electrode 5 and a drain electrode 7. The regions of the semiconductor layer 2 corresponding to the gaps between the source and gate electrodes 5 and 6 and between the drain and gate electrodes 7 and 6 are irradiated with light and photo carriers are generated thereby. Further, light is incident also through the transparent source and drain electrodes 5 and 7 to generate photo carriers. Thus, the phototransistor can be provided on glass. Accordingly, it is possible to obtain the phototransistor with high photosensitivity, while improving the light utilization factor.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチング機能および増幅機能を有する光
センサ等に用いられるホトトランジスタおよびその作製
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phototransistor used in an optical sensor or the like having a switching function and an amplification function, and a method for manufacturing the same.

〔従来の技術〕[Conventional technology]

従来のホトトランジスタはバイポーラトランジスタを基
本構造とするものであった。従がってべ。
Conventional phototransistors have a basic structure of bipolar transistors. Follow me.

−スに光が当る構造になっており、ベースへの少数キャ
リアの注入は光によって行われるものであった。また、
特願昭57−220641には、太陽電池やホトダイオ
ード等半導体装置の素子形成において、透明電極として
a−8i/金属界面反応層を用いることが示されている
- The structure is such that light hits the base, and minority carriers are injected into the base using light. Also,
Japanese Patent Application No. 57-220641 discloses the use of an a-8i/metal interface reaction layer as a transparent electrode in the formation of semiconductor devices such as solar cells and photodiodes.

〔発明が解決しようとする’IAM3 ところで、上記従来のバイポーラトランジスタは光の利
用効率、指向性等の点で有効化を図ることが困難である
こと、また電解効果トランジスタへの展開をはかること
ができないなどの問題点を有していた。
['IAM3 that the invention seeks to solve] By the way, it is difficult to make the conventional bipolar transistors effective in terms of light utilization efficiency, directivity, etc., and it is difficult to develop them into field effect transistors. There were problems such as not being able to do so.

この点を解決するために、特願昭63−244167に
おいて、薄膜トランジスタ形のホトトランジスタが提案
されている。薄膜トランジスタは構造的に電解効果トラ
ンジスタであるため、入力インピーダンスが高い、電圧
制御形のデバイスであるなどの特徴を有しており、バイ
ポーラ型のものに比べ。
In order to solve this problem, a thin film transistor type phototransistor is proposed in Japanese Patent Application No. 63-244167. Because thin film transistors are structurally field-effect transistors, they have characteristics such as high input impedance and voltage-controlled devices, compared to bipolar transistors.

有利な点が多い、司かも製造方法が比較的簡単である。There are many advantages, and the manufacturing method is relatively simple.

しかしながら、上記従来例における薄膜形のホトトラン
ジスタは、ソース、ドレイン、ゲートの各電極が不透明
であり、ホトトランジスタのチャネル部のかなりの部分
がおおわれているため、光の利用率が低くなるという難
点を有していた。
However, the conventional thin-film phototransistor described above has the disadvantage that the source, drain, and gate electrodes are opaque and cover a considerable portion of the phototransistor's channel, resulting in a low light utilization rate. It had

本発明の目的は、上記ホトトランジスタにおける光の利
用効率を高め、高感度のホトトランジスタを提供するこ
とにある。
An object of the present invention is to improve the light utilization efficiency in the phototransistor and provide a highly sensitive phototransistor.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために本発明においては次のような
技術的手段を用いた。
In order to achieve the above object, the following technical means were used in the present invention.

まず入力インピーダンスが大きく、電圧制御型の電界効
果型ホトトランジスタを実現するために、薄膜トランジ
スタを用いた。また、製造方法を容易にするためにブレ
ーナ型の薄膜トランジスタとした。
First, we used thin film transistors to realize voltage-controlled field-effect phototransistors with high input impedance. In addition, in order to simplify the manufacturing method, a Brenna type thin film transistor was used.

さらに良好なホトトランジスタ特性を得るためにソース
電極とゲート電極間、ドレイン電極とゲート電極間のい
ずれかあるいは双方にギャップを設けた。また光の導入
を容易にし、光の利用効率を増大するためソース電極、
ドレイン電極およびゲート電極の少なくとも1個を透明
電極とした。
In order to obtain even better phototransistor characteristics, a gap was provided between the source electrode and the gate electrode, or between the drain electrode and the gate electrode, or both. In addition, to facilitate the introduction of light and increase the efficiency of light use, the source electrode
At least one of the drain electrode and the gate electrode was a transparent electrode.

光センサであるためには不透明基板を用いることは制約
条件となるが1本発明においては簿膜トランジスタを用
いることにより透明基板すなわちガラス上へのホトトラ
ンジスタの形成を可能にした。
Although the use of an opaque substrate is a constraint for an optical sensor, in the present invention, by using a film transistor, it is possible to form a phototransistor on a transparent substrate, that is, glass.

さらに光に対する感度を高めるために水素化非晶質シリ
コンを半導体層として用いている。水素化非晶質シリコ
ンは低温プロセスにより堆積可能な薄膜であり、長尺、
大面積のデバイスを作るのにとくに適した材料である。
Additionally, hydrogenated amorphous silicon is used as the semiconductor layer to increase sensitivity to light. Hydrogenated amorphous silicon is a thin film that can be deposited by low-temperature processes,
It is a particularly suitable material for making large-area devices.

プラズマCVD法に代表される製膜法はこの目的に特に
適した方法であり、ホトトランジスタの製造を簡略化す
るのに好適である。
A film forming method typified by the plasma CVD method is particularly suitable for this purpose, and is suitable for simplifying the production of phototransistors.

〔作用〕[Effect]

基板上に形成されたホトトランジスタはゲート電極、ゲ
ート絶縁膜、半魂体層、オーミックコンタクト層、ソー
ス電極、ドレイン電極からなる。
A phototransistor formed on a substrate includes a gate electrode, a gate insulating film, a half-soul layer, an ohmic contact layer, a source electrode, and a drain electrode.

ゲート電極は半導体層にチャネルを形成する電圧制御型
電極として動作する。ゲート電極とオーバーラツプする
部分の半導体領域は基本的には光が入射しないので、9
i気的スイツチ電極として動作する。
The gate electrode operates as a voltage controlled electrode that forms a channel in the semiconductor layer. Basically, no light enters the semiconductor region that overlaps with the gate electrode, so 9
Acts as an electrical switch electrode.

ソース電極とゲート電極間、ドレイン電極とゲート電極
間の間隙にある半導体層は光が照射する領域でホトキャ
リアが生成する。さらにソース電極およびドレイン電極
の透明電極を通しても光が入射し、ホトキャリアが生成
する。
In the semiconductor layer located in the gap between the source electrode and the gate electrode and between the drain electrode and the gate electrode, photocarriers are generated in the region irradiated with light. Further, light also enters through the transparent electrodes of the source electrode and the drain electrode, and photocarriers are generated.

ゲーhw極、ソース電極、ドレイン電極をプレーナ状に
形成することにより、ホトトランジスタの製造方法を容
易にした。
By forming the gate hw electrode, source electrode, and drain electrode in a planar shape, the manufacturing method of the phototransistor is simplified.

〔実施例〕〔Example〕

以下1本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

まず製造プロセスはつぎの通りである。基板1上にプラ
ズマCVD法により、半導体層としてのa−5i(水素
化非晶質シリコン)層2.ゲート絶縁膜の窒化シリコン
3をそれぞれ500nm。
First, the manufacturing process is as follows. A-5i (hydrogenated amorphous silicon) layer 2 as a semiconductor layer is formed on the substrate 1 by plasma CVD. Silicon nitride 3 of the gate insulating film is 500 nm thick each.

300nmの厚さに堆積する。堆積後ホトリソグラフィ
法により窒化シリコン3をパターニングし、この上にオ
ーミックコンタクト層であるn+のa−Si層4および
ゲート電極となるCrMをそれぞれプラズマCVD法お
よびスパッタ法にて堆積する。膜厚はそれぞれ30nm
、200nmである。
Deposit to a thickness of 300 nm. After the deposition, the silicon nitride 3 is patterned by photolithography, and an n+ a-Si layer 4 serving as an ohmic contact layer and CrM serving as a gate electrode are deposited thereon by plasma CVD and sputtering, respectively. Film thickness is 30nm each
, 200 nm.

Cr膜をパターニングしてゲート電極6を形成した後、
ITOをスパッタ法により堆積し、パターニングを行っ
てソース電極5、ドレイン電極7を形成する。これらの
電極5,6.7をマスクにしてn+ 7m4を除去する
。これによりホトトランジスタが完成し、最後に保護膜
として窒化シリコン8を堆積し、コンタクトホールを形
成して全プロセスが完了する。
After patterning the Cr film to form the gate electrode 6,
ITO is deposited by sputtering and patterned to form a source electrode 5 and a drain electrode 7. Using these electrodes 5, 6.7 as a mask, n+ 7m4 is removed. This completes the phototransistor, and finally silicon nitride 8 is deposited as a protective film and contact holes are formed to complete the entire process.

プラズマCVD法は真空容器中にモノシランSiH4を
ベースにしたガスを導入し、RFパワーを印加すること
によりグロー放電によるプラズマを形成し、これにより
分解したSiおよび水素を基板上に堆積するものである
。この場合a −8i(i層)が形成されるが、5iH
aとともに窒素やアンモニアを導入すればSiNが形成
される。またホスフィン(PHa)を導入すればn型不
純物である燐をドープしたa−5iを形成することがで
きる。これらはゲート絶縁膜、保護膜およびオーミック
コンタクト層となる。なおi層およびn+層のa−8i
を形成する場合、5iHaに水素を加えて容器内に導入
することも有効である。
In the plasma CVD method, a monosilane SiH4-based gas is introduced into a vacuum container, and RF power is applied to form plasma by glow discharge, thereby depositing decomposed Si and hydrogen on the substrate. . In this case, a-8i (i layer) is formed, but 5iH
If nitrogen or ammonia is introduced together with a, SiN is formed. Furthermore, by introducing phosphine (PHa), a-5i doped with phosphorus, which is an n-type impurity, can be formed. These become a gate insulating film, a protective film, and an ohmic contact layer. Note that a-8i of the i layer and n+ layer
When forming 5iHa, it is also effective to add hydrogen to 5iHa and introduce it into the container.

第1図に示したように本実施例においてはソース電極5
とゲート電極6.ドレイン電極7とゲート電極6の間に
間隙を有するようにパターニングを行う、ギャップ間隔
は5μmである。トランジスタのW/Lは500pm/
20μmである。すなわちゲート幅は10μmである。
As shown in FIG. 1, in this embodiment, the source electrode 5
and gate electrode 6. Patterning is performed so that there is a gap between the drain electrode 7 and the gate electrode 6, and the gap interval is 5 μm. Transistor W/L is 500pm/
It is 20 μm. That is, the gate width is 10 μm.

上記のように作製したホトトランジスタを第2図のよう
にバイアスし、光をゲートな極6側から照射してその特
性を評価した。
The phototransistor fabricated as described above was biased as shown in FIG. 2, and light was irradiated from the gate electrode 6 side to evaluate its characteristics.

第3図は5 # OOOIt x 光照射時のドレイン
電圧とドレイン電流の関係を示したものである。ゲート
電極電位をソース電極電位と等電位もしくは負の電位と
したとき、ドレイン電流は低い水準に保持されるが、ゲ
ート電位を正にバイアスすると図に示したような良好な
飽和特性を持つドレイン電流が流れる。
FIG. 3 shows the relationship between drain voltage and drain current during 5 # OOOIt x light irradiation. When the gate electrode potential is set to the same potential as the source electrode potential or to a negative potential, the drain current is kept at a low level, but when the gate potential is biased positively, the drain current has good saturation characteristics as shown in the figure. flows.

第4図は同じくゲート電圧を一定値(Vo=10V)に
設定したときのドレイン電流の光電依存性を示したもの
である。また第5図は同じ<s、oo。
FIG. 4 similarly shows the photoelectric dependence of the drain current when the gate voltage is set to a constant value (Vo=10V). Also, in FIG. 5, the same <s, oo.

Qx照射下のドレイン電流とゲート電圧の関係を示した
ものである。暗時および光照射下のドレイン電流の比(
Iphoto/ Idark)は600であり、満足す
べき値となっている。
It shows the relationship between drain current and gate voltage under Qx irradiation. Ratio of drain current in the dark and under light irradiation (
Iphoto/Idark) is 600, which is a satisfactory value.

第6図は本発明の別の実施例を示したものである。FIG. 6 shows another embodiment of the invention.

本実施例は第1図の実施例と類似であるが、透明電極と
その製作方法において異なる。ゲート絶縁膜である窒化
シリコン3をパターニング後、a−8iのn中層4をプ
ラズマCVD法により堆積し、ついでCrをスパッタ蒸
着法により堆積する。
This embodiment is similar to the embodiment shown in FIG. 1, but differs in the transparent electrode and its manufacturing method. After patterning silicon nitride 3, which is a gate insulating film, an a-8i n middle layer 4 is deposited by plasma CVD, and then Cr is deposited by sputter deposition.

この時、基板1は200℃に熱しておく、これによりn
+asi4とCrの間に界面反応層10が形成される。
At this time, the substrate 1 is heated to 200°C, so that n
An interfacial reaction layer 10 is formed between +asi4 and Cr.

この界面反応層10は非晶質シリサイドと呼ぶべき層で
あって、極めて薄くこと(〜2nm)が特徴である。前
記した特願昭57−220641に詳述されるように、
この界面層10はその蒲さにも拘らず伝導性が高く、ま
たその薄さの故に光をよく透過する。したがって透明導
電膜として有用なものである。
This interfacial reaction layer 10 is a layer that should be called amorphous silicide, and is characterized by being extremely thin (~2 nm). As detailed in the above-mentioned patent application No. 57-220641,
This interfacial layer 10 has high conductivity despite its thinness, and because of its thinness, it transmits light well. Therefore, it is useful as a transparent conductive film.

本界面層10はCrに限らずMo、W、Ta。This interface layer 10 is not limited to Cr, but may also be made of Mo, W, or Ta.

Ta、V、Zr、Hf、NiおよびCuとイッた金属群
のなかの少なくとも一者を含有する金属であれば、同様
の結果を得ることができる。またこれら金属の堆積時に
基板を熱してもよく、常温近くで堆積後200℃近傍の
温度で熱処理することによっても形成することが可能で
ある。このとき熱処理の雰囲気はとくに問わない、真空
、窒素。
Similar results can be obtained with any metal containing at least one of the following metal groups: Ta, V, Zr, Hf, Ni, and Cu. Further, the substrate may be heated during the deposition of these metals, and it is also possible to form the metals by heat treatment at a temperature of around 200° C. after deposition at room temperature. At this time, the heat treatment atmosphere does not particularly matter; it may be vacuum or nitrogen.

空気等の雰囲気で行っても殆んど同じ結果が得られる。Almost the same results can be obtained even if the test is performed in an atmosphere such as air.

界面層10を形成した後、ソース電極5、ゲート電極6
.ドレイン電極7を分離して形成する。
After forming the interface layer 10, the source electrode 5 and the gate electrode 6 are formed.
.. Drain electrode 7 is formed separately.

このときCr膜界面反応層、n+a−8iJilも分離
のためエッチオフする。ついで、ソース電極5、ドレイ
ン電極7を部分的に残し、Crを除去する。
At this time, the Cr film interfacial reaction layer, n+a-8iJil, is also etched off for separation. Next, Cr is removed, leaving the source electrode 5 and drain electrode 7 partially.

これにより、界面反応層10のゲート電極寄りの領域が
露出する。この層は透明電極として作用する。この構造
では、入射光はソース電極とゲート電極の間隙およびド
レイン電極7とゲート電極6の間隙に入ってホトキャリ
アを生成するばかりでなく、露出した界面層を通っても
入射して半導体層に達してホトキャリアを生成する。こ
れにより十分なキャリアの供給が行われ、良好な特性を
有するホトトランジスタを得ることができる。
This exposes a region of the interfacial reaction layer 10 closer to the gate electrode. This layer acts as a transparent electrode. In this structure, incident light not only enters the gap between the source electrode and the gate electrode and the gap between the drain electrode 7 and the gate electrode 6 and generates photocarriers, but also enters through the exposed interface layer and enters the semiconductor layer. reach and generate photocarriers. As a result, sufficient carriers are supplied, and a phototransistor with good characteristics can be obtained.

本実施例の特徴はITOのようにプロセスに敏感な材料
を使うことなく、また簡単なプロセスでホトトランジス
タを作製することができる点である。
The feature of this embodiment is that the phototransistor can be manufactured by a simple process without using a process-sensitive material such as ITO.

第7図は本発明のもう一つの実施例を示したもガラス基
板1の上にCrによる遮光膜11を形成した後、絶縁膜
の窒化シリコン12を堆積する。
FIG. 7 shows another embodiment of the present invention. After forming a light shielding film 11 of Cr on a glass substrate 1, a silicon nitride film 12 as an insulating film is deposited.

この上にa −S iの1層2、窒化シリコンのゲート
絶縁膜3を形成した後、バターニングを行う。
After forming a layer 2 of a-Si and a gate insulating film 3 of silicon nitride on this, buttering is performed.

a−8iのn+層4、Crを堆積後、Crのパターニン
グを行う、ゲート@w46、ドレイン電極7がパターン
化されたCrにより影線される。ついで、I’1”Oを
スパッタ蒸着により形成し、透明なソース電極5を形成
する。更に、ソース電極5、ゲート電極6、ドレイン電
極7をマスクとして、n+a−8i4をエツチングして
除去し、最後に保護膜8を堆積する。
After depositing the a-8i n+ layer 4 and Cr, Cr is patterned. The gate @w46 and the drain electrode 7 are shaded by the patterned Cr. Next, I'1''O is formed by sputter deposition to form a transparent source electrode 5.Furthermore, using the source electrode 5, gate electrode 6, and drain electrode 7 as a mask, n+a-8i4 is removed by etching. Finally, a protective film 8 is deposited.

以上により、基板側からの光の影響を極小化することが
でき、暗電流の水準を非常に低くすることができる。第
8図は本発明の別の実施例を示したものでありゲートと
ソースおよびゲートとドレインが半導体層を間に介在す
るようないわゆるスタガー型のトランジスタでゲート電
極6がITOで出来ており、ソース、ドレイン電極5,
7はCrで作られている。光は半導体層のほぼ全面に照
射され、光感度特性の良好なホトトランジスタが得られ
る。
As described above, the influence of light from the substrate side can be minimized, and the level of dark current can be made extremely low. FIG. 8 shows another embodiment of the present invention, which is a so-called staggered transistor in which the gate and source and the gate and drain have a semiconductor layer interposed between them, and the gate electrode 6 is made of ITO. source and drain electrodes 5,
7 is made of Cr. Almost the entire surface of the semiconductor layer is irradiated with light, resulting in a phototransistor with good photosensitivity characteristics.

以上本発明を実施例に即して述べて来たが、本発明はこ
れら実施例に限定されるものではない。
Although the present invention has been described above based on examples, the present invention is not limited to these examples.

すなわち、半導体層は実施例で述べたa−8i以外にも
a−8iC,a−8iGe等の非晶質材料、あるいはt
U−V族、1−IV族の化合物半導体であってもよい。
That is, the semiconductor layer may be made of amorphous materials such as a-8iC, a-8iGe, etc., or t
It may be a UV group or 1-IV group compound semiconductor.

ゲート絶縁膜としては窒化シリコン以外にも、二酸化シ
リコン、T a zo s、 A Q to s等の酸
化物であってもよく、これらを積層したもの、すなわち
S i N/ S i Ox、Taxes/ S i 
N、 A11zOs/ S i N等であってもよい、
またその製造方法もプラズマCVD法、スパッタ法等の
ドライプロセス、あるいは陽極化成に代表されるウェッ
トプロセスであってもよい。
In addition to silicon nitride, the gate insulating film may be made of oxides such as silicon dioxide, Tazos, AQtos, etc., and a stack of these, ie, SiN/SiOx, Taxes/ Si
N, A11zOs/S i N, etc.
Further, the manufacturing method thereof may be a dry process such as a plasma CVD method or a sputtering method, or a wet process typified by anodization.

また基板はガラス基板に限らず、不透明基板であっても
よい。
Further, the substrate is not limited to a glass substrate, and may be an opaque substrate.

実施例においてはソース電極とゲート電極の間ツブがあ
る場合について述べたが、どちらかにオーバーラツプ部
があるホトトランジスタも可能である。
In the embodiment, the case where there is a protrusion between the source electrode and the gate electrode has been described, but a phototransistor having an overlapping portion on either side is also possible.

たとえば、ゲート電極とドレイン電極がオーバーラツプ
部を有し、ソース/ゲート間に間隙を有してもよい、も
ちろん、この場合ゲートとドレインの間は窒化シリコン
のような絶縁膜が介在している必要がある。
For example, the gate electrode and the drain electrode may have an overlapping part, and there may be a gap between the source and the gate.Of course, in this case, an insulating film such as silicon nitride must be interposed between the gate and the drain. There is.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、薄膜トランジスタ型のホトトランジス
タを新しく提供することができる。
According to the present invention, a new thin film transistor type phototransistor can be provided.

本発明においてはゲート、ソース、ドレイン電極のうち
少なくとも1ケを透明電極とすることにより光の利用率
を高め光感度の高いホトトランジスタを得ることができ
る。
In the present invention, by making at least one of the gate, source, and drain electrodes a transparent electrode, the light utilization efficiency can be increased and a phototransistor with high photosensitivity can be obtained.

また透明電極を用いることによりプレーナ型のホトトラ
ンジスタを作ることも比較的容易となる。
Furthermore, by using a transparent electrode, it is relatively easy to fabricate a planar phototransistor.

a −S iを半導体として用いることにより、光感度
が高く、I on / I off比およびI pho
to /I dark比の高いホトトランジスタを提供
することができる。
By using a-Si as a semiconductor, it has high photosensitivity, I on / I off ratio and I pho
A phototransistor with a high to /I dark ratio can be provided.

透明電極に界面反応層を用いることにより製作が容易な
ホトトランジスタを提供できる。
By using an interfacial reaction layer for the transparent electrode, a phototransistor that is easy to manufacture can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第6〜第8図は本発明の実施例のホトトラ
ンジスタの断面図、第2図は上記トランジスタへのバイ
アス印加例を示す回路図、第3〜第5図は第1図の実施
例のホトトランジスタの電流−電圧特性図である。 1・・・基板、2・・・半導体層、3・・・ゲート絶縁
膜、4・・・オーミックコンタクト、5・・・ソース電
極、6・・・ゲート電極、7・・・ドレイン電極、8・
・・保護膜、9・・・照射光、10・・・界面反応層、
11・・・遮光膜。 奉 早 力 Vq<v) 第 2 γ′ト 鞠 VcL(V)
1 and 6 to 8 are cross-sectional views of a phototransistor according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of bias application to the transistor, and FIGS. 3 to 5 are the same as those shown in FIG. FIG. 3 is a current-voltage characteristic diagram of a phototransistor according to an example. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Semiconductor layer, 3... Gate insulating film, 4... Ohmic contact, 5... Source electrode, 6... Gate electrode, 7... Drain electrode, 8・
...Protective film, 9...Irradiation light, 10...Interfacial reaction layer,
11... Light shielding film. Vq<v) 2nd γ′ tomari VcL(V)

Claims (1)

【特許請求の範囲】 1、ゲート電極、ソース電極、ドレイン電極、ゲート絶
縁膜、半導体層を少なくとも有する薄膜トランジスタに
おいて、ゲート電極とソース電極間およびゲート電極と
ドレイン電極間のいずれかあるいは双方に重畳部分のな
いように電極が配置され、かつソース電極、ドレイン電
極、ゲート電極の内少なくともひとつが透明電極である
ことを特徴とするホトトランジスタ。 2、ゲート電極、ソース電極、ドレイン電極が同一平面
上に形成されたことを特徴とする請求項1記載のホトト
ランジスタ。 3、半導体層が水素化非晶質シリコンからなることを特
徴とする請求項1もしくは2記載のホトトランジスタ。 4、透明電極がITO(インジウム錫酸化物)であるこ
とを特徴とする請求項1乃至3記載のホトトランジスタ
。 5、透明電極が金属と水素化非晶質シリコンとの界面反
応層であることを特徴とする請求項3記載のホトトラン
ジスタ。 6、上記金属がCr、Mo、W、Ti、Ta、V、Zr
、Nb、Hf、NiおよびCu(7)群から選ばれた少
なくとも一者を含有する金属であることを特徴とする請
求項5記載のホトトランジスタ。 7、非晶質シリコン上に請求項6記載の金属群の少なく
とも一者を含有する金属を堆積して界面反応層を形成後
、所定領域の金属を除去することによりソース電極ドレ
イン電極、ゲート電極のうちの少なくともひとつを作成
することを特徴とする請求項3もしくは5もしくは6記
載のホトトランジスタの作製方法。
[Claims] 1. In a thin film transistor having at least a gate electrode, a source electrode, a drain electrode, a gate insulating film, and a semiconductor layer, an overlapping portion between the gate electrode and the source electrode, between the gate electrode and the drain electrode, or both. 1. A phototransistor characterized in that the electrodes are arranged so that there is no porosity, and at least one of the source electrode, drain electrode, and gate electrode is a transparent electrode. 2. The phototransistor according to claim 1, wherein the gate electrode, source electrode, and drain electrode are formed on the same plane. 3. The phototransistor according to claim 1 or 2, wherein the semiconductor layer is made of hydrogenated amorphous silicon. 4. The phototransistor according to any one of claims 1 to 3, wherein the transparent electrode is ITO (indium tin oxide). 5. The phototransistor according to claim 3, wherein the transparent electrode is an interfacial reaction layer between metal and hydrogenated amorphous silicon. 6. The above metals are Cr, Mo, W, Ti, Ta, V, Zr
6. The phototransistor according to claim 5, wherein the phototransistor is a metal containing at least one selected from the group consisting of , Nb, Hf, Ni, and Cu(7). 7. After forming an interfacial reaction layer by depositing a metal containing at least one of the metal group described in claim 6 on amorphous silicon, removing the metal in a predetermined region to form a source electrode, a drain electrode, and a gate electrode. 7. The method of manufacturing a phototransistor according to claim 3, wherein at least one of the following is manufactured.
JP1029793A 1988-09-30 1989-02-10 Phototransistor and manufacture thereof Pending JPH02210882A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1029793A JPH02210882A (en) 1989-02-10 1989-02-10 Phototransistor and manufacture thereof
KR1019890013765A KR910007142A (en) 1988-09-30 1989-09-25 Thin film phototransistor and optical sensor array using it
DE68923142T DE68923142T2 (en) 1988-09-30 1989-09-29 Thin film phototransistor and photosensor arrangement using such phototransistors.
EP89118067A EP0361515B1 (en) 1988-09-30 1989-09-29 Thin film phototransistor and photosensor array using the same
US07/803,798 US5200634A (en) 1988-09-30 1991-12-09 Thin film phototransistor and photosensor array using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029793A JPH02210882A (en) 1989-02-10 1989-02-10 Phototransistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH02210882A true JPH02210882A (en) 1990-08-22

Family

ID=12285878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029793A Pending JPH02210882A (en) 1988-09-30 1989-02-10 Phototransistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH02210882A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035223A (en) * 2009-08-04 2011-02-17 Semiconductor Energy Lab Co Ltd Method of determining film thickness, method of manufacturing semiconductor device, and semiconductor device
KR20110071386A (en) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Photo sensor of display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035223A (en) * 2009-08-04 2011-02-17 Semiconductor Energy Lab Co Ltd Method of determining film thickness, method of manufacturing semiconductor device, and semiconductor device
KR20110071386A (en) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Photo sensor of display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US4849797A (en) Thin film transistor
CN106876327A (en) A kind of array base palte and preparation method thereof, display device
EP0217405B1 (en) Transparent conductive film and method of fabricating the same
JPS62122268A (en) Solid-state image pickup element
JPH02210882A (en) Phototransistor and manufacture thereof
JPS61159771A (en) Photovoltaic device
JPS59181064A (en) Semiconductor device
JPH0564862B2 (en)
JP2938083B2 (en) Thin film transistor and optical sensor using the same
JPH10189977A (en) Thin-film transistor element
JPH0243739A (en) Thin film transistor
JPH0294576A (en) Phototransistor
KR970010689B1 (en) Thin film transistor semiconductor device
JPH0697193A (en) Semiconductor device and manufacture thereof
JPS601873A (en) Photoelectric converter and manufacture thereof
JPS5996775A (en) Amorphous silicon photoelectric conversion device
JPH06342929A (en) Thin-film transistor photoelectric detector array and its manufacture
JPS6212160A (en) Manufacture of photoelectric conversion element
JPH06326127A (en) Thin-film field-effect transistor and its manufacture
JPS61160971A (en) Manufacture of photoconductive element
JPS63119259A (en) Amorphous silicon photodiode array
JPS60251657A (en) Semiconductor device
JPH0640584B2 (en) Thin film transistor
JPH0815157B2 (en) Method for manufacturing thin film transistor
JPH0463551B2 (en)