JPH02208739A - Control method for virtual computer system - Google Patents

Control method for virtual computer system

Info

Publication number
JPH02208739A
JPH02208739A JP2872689A JP2872689A JPH02208739A JP H02208739 A JPH02208739 A JP H02208739A JP 2872689 A JP2872689 A JP 2872689A JP 2872689 A JP2872689 A JP 2872689A JP H02208739 A JPH02208739 A JP H02208739A
Authority
JP
Japan
Prior art keywords
virtual computer
instruction
virtual
executed
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2872689A
Other languages
Japanese (ja)
Inventor
Hideki Fujisawa
秀樹 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2872689A priority Critical patent/JPH02208739A/en
Publication of JPH02208739A publication Critical patent/JPH02208739A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To positively generate a contention generated at the time of multiprocessor by a virtual computer by switching the virtual computer, whenever a GATE instruction is executed. CONSTITUTION:A GATE instruction control part 6 simulates an (a)-4 instruction, and thereafter, a fact that a GATE instruction is executed is informed to a virtual computer schedule part 7, and the virtual computer schedule part 7 allocates resources of a real computer to a virtual computer 3-2 being different from a virtual computer 3-1 which executes the instruction until immediately before. When a GATE instruction (b)-3 is executed, the control is shifted to a VM use privileged instruction simulation 7. A VM use privileged instruction control part 6 simulates the (b)-3-instruction, and thereafter, a fact that the GATE instruction is executed is informed to the virtual computer schedule part 7, and the virtual computer schedule part 7 allocates the real computer to the virtual computer 3-1 being different from the virtual computer 3-2 which executes the instruction until immediately before. In such a way, whenever the GATE instruction is executed, the virtual computers are switched. Accordingly, a contention generated at the time of multi-processor can be generated by the virtual computer.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は仮想計算機システムの制御方式に関し、特に1
台のCPUからなる実計算機上で密結合型マルチプロセ
ッサの仮想計算機を擬似している仮想計算機モニタの制
御方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a control method for a virtual computer system, and in particular, to a method for controlling a virtual computer system.
The present invention relates to a control method for a virtual computer monitor that simulates a tightly coupled multiprocessor virtual computer on a real computer consisting of two CPUs.

て従来の技術〕 一般に、仮想計算機システムにおいて、1台ののCPU
からなる実計算機から構成されている場合、その仮想計
算機システムで、密結合型マルチプロセッサをシュミレ
ートしようとする場合に、充分にその動作確認が出来な
いことが多かった。
[Conventional technology] In general, in a virtual computer system, one CPU
When trying to simulate a tightly-coupled multiprocessor using a virtual computer system, it is often not possible to sufficiently check the operation of the virtual computer system.

密結合型マルチプロセッサの場合、その共合メモリの排
他制御のためにGATE制御命令を使用しているが、そ
の動作が充分に確認出来ないことがあった。
In the case of a tightly coupled multiprocessor, a GATE control instruction is used for exclusive control of the shared memory, but its operation cannot be confirmed sufficiently in some cases.

その例を第3図を用いて説明する。An example of this will be explained using FIG.

第3図は2台のCPUを密結合マルチプロセッサで構成
した場合の各々aプロセッサ及びbプロセッサの命令実
行シーケンスを示したものである。
FIG. 3 shows the instruction execution sequences of processors a and b when two CPUs are configured as a tightly coupled multiprocessor.

aプロセッサはa−1,a−2,a−3,a −4、・
・a −n −a −s Na −xbプロセッサはb
−1,b−2,−、b−Xと実行してゆく。
The a processors are a-1, a-2, a-3, a-4, .
・a -n -a -s Na -xb processor is b
-1, b-2, -, b-X are executed.

aプロセッサ、bプロセッサが同一メモリを同時参照実
行した場合に処理矛盾が発生する可能性がある場合、そ
の処理の保証をするために、プロセッサの排他制御を実
施する。そのために使用するのがGATE制御命令であ
る。
If there is a possibility that a processing conflict may occur when processors a and b perform simultaneous reference and execution of the same memory, exclusive control of the processors is implemented to guarantee the processing. The GATE control command is used for this purpose.

GATE制御命令のロック処理命令a−4,b−4,ア
ンロック処理命令a−x、b−xに存在するとする。そ
のためa−4〜a−X区間(以下A区間)とb−4〜b
−x区間(以下B区間)が排他的に動作する。
Assume that this exists in lock processing instructions a-4, b-4 and unlock processing instructions a-x, b-x of the GATE control command. Therefore, a-4 to a-X section (hereinafter referred to as A section) and b-4 to b
-x interval (hereinafter referred to as B interval) operates exclusively.

いま、プログラムの不良でb−4,b−x命令がなかっ
た場合、実計算機で構成されている密結合型マルチプロ
セッサでは、A区間走行中に別のプロセッサがB区間が
走行し、排他的に走るべき区間が、排他的に走行しなく
なり、プログラムが誤動作する。
Now, if the b-4 and b-x instructions are missing due to a program defect, in a tightly coupled multiprocessor made up of real computers, another processor will run in the B section while the A section is running, resulting in an exclusive The section that should be run exclusively is no longer run, causing the program to malfunction.

しかし、1台のCPUからなる実計算機で実現されてい
る仮想計算機システムでは、一般に論理的には複数台の
仮想計算機が実現されていても、実CPUは1台のため
、A区間は1プロセツサで走行し、その後B区間が走行
することが多い。そのため実計算機上では、発生しうる
プログラム故障も、仮想計算機システムでは発生しない
場合が多い。
However, in a virtual computer system realized by a real computer consisting of one CPU, even though multiple virtual computers are logically realized, the actual CPU is one, so the A section is one processor. , and then Section B often runs. Therefore, program failures that may occur on a real computer often do not occur on a virtual computer system.

[発明が解決しようとする課題] このため、上述したように、従来の技術の仮想計算機シ
ステムでは、ロック処理区間を別の仮想計算機に影響さ
れず実CPU上で走りぬけてしまうので、排他制御命令
がないために実計算機では発生しうる誤動作も、仮想計
算機上では発生しないという欠点があった。
[Problems to be Solved by the Invention] Therefore, as described above, in the virtual computer system of the conventional technology, the lock processing section is run through on the real CPU without being affected by another virtual computer, so exclusive control is not possible. The drawback is that malfunctions that would occur on a real computer due to the lack of instructions do not occur on a virtual computer.

そこで、本発明の技術的課題は、上記欠点に鑑み、GA
TE命令実行時に積極的に仮想計算機を切り換えること
ができる仮想計算機の制御方式を提供することである。
Therefore, in view of the above drawbacks, the technical problem of the present invention is to
An object of the present invention is to provide a control method for a virtual machine that can actively switch virtual machines when executing a TE instruction.

[課題を解決するための手段] 本発明によれば、1台のCPUからなる実計算機で密結
合型マルチプロセッサを実現している仮想計算機モニタ
からなる仮想計算機システムの制御方式において、前記
仮想計算機上で動作しているオペレティングシステム又
は、プログラムを、CPU占有制御命令を実行されるた
びに、前記仮想計算機モニタへ制御移向する手段を設け
、前記仮想計算機モニタが実行する仮想計算機を積極的
に切換てゆくことを特徴とする仮想計算機システムの制
御方式が得られる。
[Means for Solving the Problems] According to the present invention, in a control method for a virtual computer system consisting of a virtual computer monitor that realizes a tightly coupled multiprocessor in a real computer consisting of one CPU, the virtual computer A means is provided for transferring control of an operating system or a program running on the virtual machine to the virtual machine monitor each time a CPU occupancy control instruction is executed, and the virtual machine monitor actively controls the virtual machine being executed by the virtual machine monitor. A control method for a virtual computer system is obtained, which is characterized in that the virtual computer system switches to

[実施例] 以下、図面を用いて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明の実施例のブロック図であり、1はCP
U (中央処理装置)、2は主記憶装置である。
FIG. 1 is a block diagram of an embodiment of the present invention, where 1 is a CP
U (central processing unit), 2 is a main storage device.

主記憶装置2にはVMM (仮想計算機モニタ)3が格
納されており、VMM3には、VMM3によって擬似さ
れている2台のVM(仮想計算機)4−1.4−2が動
作している。
A VMM (virtual machine monitor) 3 is stored in the main storage device 2, and two VMs (virtual machines) 4-1 and 4-2, which are simulated by the VMM 3, are operating in the VMM3.

また、VMM3には、仮想計算機モニタを実現するため
に、VM用特権命令シュミレート部5、GATE命令制
御部6、VMスケジュール部(仮想計算機スケジュール
部)7、VM用特権命令通信部(仮想計算機用特権命令
通信部)8がある。
In addition, the VMM 3 includes a VM privileged instruction simulation unit 5, a GATE instruction control unit 6, a VM schedule unit (virtual machine schedule unit) 7, and a VM privileged instruction communication unit (virtual machine There is a privileged command communication department) 8.

2台の仮想計算機VM4−1.4−2は、密結合型マル
チプロセッサを構成しており、その上でオペレティング
システム9が動作している。
The two virtual machines VM4-1.4-2 constitute a tightly coupled multiprocessor, on which the operating system 9 runs.

仮想計算機システムでは、まず、VMM3を初期化する
。その時、VM用特権命令通信部8は、中央処理装置1
に対して、仮想計算機システム実現のために、命令をシ
ュミレートしなければならない命令を通知(以下VM用
特権命令という)する。そのVM用特権命令の中に、通
常は仮想計算機システムには不必要と思われるGATE
制御命令を、VM用特権命令として通知する。
In the virtual computer system, first, the VMM3 is initialized. At that time, the VM privileged command communication unit 8 communicates with the central processing unit 1
In order to realize a virtual computer system, the instruction that must be simulated is notified to the VM (hereinafter referred to as a VM privileged instruction). Among the VM privileged instructions, there is GATE, which is usually considered unnecessary for virtual machine systems.
The control command is notified as a VM privileged command.

GATE制御命令は、中央処理装置の動作として、比較
命令とメモリへの格納動作が、一つの命令で実行出来る
特殊な命令であり、通常は密結合型マルチプロセッサの
〆七ATEvJaのために使用される。
The GATE control instruction is a special instruction that allows the central processing unit to perform a comparison instruction and a storage operation in memory in one instruction, and is usually used for tightly coupled multiprocessor 7ATEvJa. Ru.

ここで、GATE制御というのは、密結合型マルチプロ
セッサのように、複数台の中央処理装置が一つのMEM
 (主記憶装置)を共有している時に一方の中央処理装
置が、実行中に別の中央処理装置が外乱を与えて動作の
矛盾をきたすことをさけるために、別の中央処理装置が
外乱を与える可能性がある場合は、処理をロックして、
別の中央処理装置が外乱するのを防ぐ機構である。
Here, GATE control means that multiple central processing units are connected to one MEM, such as in a tightly coupled multiprocessor.
When one central processing unit shares a main memory (main memory), one central processing unit can avoid external disturbances caused by the other central processing unit during execution, causing inconsistencies in operation. If there is a possibility of giving, lock the process and
This is a mechanism to prevent other central processing units from being disturbed.

またVM用特権命令の選択は、中央処理装置内に最初か
ら内蔵されており、中央処理装置の動作モードを変更す
ることでVM用特権命令実行時に割込み動作が実行され
る場合がある。この場合は、中央処理装置設計時にVM
用特権命令の中にGATE命令を入れておく必要がある
Further, the selection of the VM privileged instruction is built into the central processing unit from the beginning, and by changing the operation mode of the central processing unit, an interrupt operation may be executed when the VM privileged instruction is executed. In this case, when designing the central processing unit, the VM
It is necessary to include the GATE instruction among the privileged instructions.

VM用特権命令シュミレート部5は、VM用特権命令通
知部8によって中央処理装置1に通知された命令が実行
されると、割込みを介して、又は直接、実行される部分
で、特に、GATE命令が実行された時に、動作するの
がGATE命令制御部6である。仮想計算機スケジュー
ル部7は、仮想計算機の動作順序を決定し、実計算機に
中央処理装置を割り付ける動作を実行する。
The VM privileged instruction simulation unit 5 is a part that is executed via an interrupt or directly when an instruction notified to the central processing unit 1 by the VM privileged instruction notification unit 8 is executed, and in particular, the GATE instruction is executed. When this is executed, the GATE command control unit 6 operates. The virtual machine scheduler 7 determines the operating order of the virtual machines and executes operations for allocating central processing units to real computers.

第2図のフローを用いて本発明の実施例の動作を説明す
る。
The operation of the embodiment of the present invention will be explained using the flow shown in FIG.

いま仮想計算機3−1は、命令a−1,a−2゜8−3
.・・・実行している。a−4はGATE制御命令であ
る。
Now, the virtual machine 3-1 has instructions a-1, a-2゜8-3
.. ···Running. a-4 is a GATE control command.

a−4を実行すると、VM用特権命令シュミレート部5
の制御が移向する。
When a-4 is executed, the VM privileged instruction simulation unit 5
control is transferred.

VM用特権命令制御部では、a−4ステツプの命令種別
を判断し、GATE命令であるのでGATE命令制御部
6を実行する。
The VM privileged instruction control unit determines the instruction type of the a-4 step, and since it is a GATE instruction, the GATE instruction control unit 6 executes it.

GATE命令制御部6ではa−4命令をシニミレートす
る。その後GATE命令が実行されたことを仮想計算機
スケジュール部7に通知し、仮想計算機スケジニール部
7では直前まで実行していた仮想計算機3−1とは別の
仮想計算機3−21:大計算機に資源を割り当てる。仮
想計算機3−2ではステップb−1,b−2,b−3L
、ステップb−3がGATE制御命令である。
The GATE instruction control unit 6 simulates the a-4 instruction. Thereafter, the execution of the GATE instruction is notified to the virtual machine scheduler 7, and the virtual machine scheduler 7 allocates resources to the large computer, which is a virtual machine 3-21 that is different from the virtual machine 3-1 that was being executed until just before. assign. In the virtual machine 3-2, steps b-1, b-2, b-3L
, step b-3 is the GATE control command.

b−3を実行すると、VM用特権命令シュミレーション
7へ制御が移向する。
When b-3 is executed, control is transferred to the VM privileged instruction simulation 7.

VM用特権命令制御部6ではb−3命令をシュミレート
する。その後、GATE命令が実行されたことを仮想計
算機スケジニール部7に通知し、仮想計算機スケジュー
ル部7では、直前まで実行していた仮想計算機3−2と
は別の仮想計算機3−1に実計算機を割り当てる。これ
により、仮想計算機3−1はa−5,a−6,・・・の
命令を実行してゆく。
The VM privileged instruction control unit 6 simulates the b-3 instruction. After that, the execution of the GATE instruction is notified to the virtual machine schedule unit 7, and the virtual machine schedule unit 7 transfers the real computer to the virtual machine 3-1, which is different from the virtual machine 3-2 that was being executed just before. assign. As a result, the virtual machine 3-1 executes instructions a-5, a-6, . . . .

以上の制御を行なうことにより、GATE命令実行時に
覆極的に仮想計算機を切り換えることが出来る。
By performing the above control, it is possible to switch the virtual machine in a negative manner when executing the GATE instruction.

[発明の効果] 以上説明したようにGATE命令を実行するたびに仮想
計算機の切換えが実行出来、仮想計算機でマルチプロセ
ッサ時に発生する競合を積極的に発生させることが出来
る効果がある。
[Effects of the Invention] As explained above, virtual machines can be switched each time a GATE instruction is executed, and there is an effect that conflicts that occur when multiprocessors are used in virtual machines can be actively caused.

計算機モニタ、4−1.4−2・・・仮想計算機上で動
作している仮想計算機、5・・・仮想計算機モニタ内V
M用特権命令シニミレート部、6・・・仮想計算機モニ
タ内GATE命令制御部、7・・・仮想計算機モニタ内
仮想計算機スケジュール部、8・・・仮想計算機モニタ
内VM用特権命令通知部、9・・・仮想計算機4−1.
4−2上で動作しているオペレティングシステム。
Computer monitor, 4-1.4-2...Virtual computer running on a virtual machine, 5...V in virtual computer monitor
Privileged instruction simulating unit for M, 6... GATE instruction control unit in the virtual machine monitor, 7... Virtual machine schedule unit in the virtual machine monitor, 8... Privileged instruction notification unit for VM in the virtual machine monitor, 9. ...Virtual computer 4-1.
Operating system running on 4-2.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の全体構成図、第2図は本発明の動作を
示すフローチャート、第3図は従来技術の動作を示すフ
ローチャートである。 1・・・中央処理装置、2・・・主記憶装置、3・・・
仮想第1 図 第3図
FIG. 1 is an overall configuration diagram of the present invention, FIG. 2 is a flowchart showing the operation of the present invention, and FIG. 3 is a flowchart showing the operation of the prior art. 1...Central processing unit, 2...Main storage device, 3...
Virtual Figure 1 Figure 3

Claims (1)

【特許請求の範囲】 1)密結合型マルチプロセッサの仮想計算機を実現して
いる仮想計算機モニタからなる仮想計算機システムの制
御方式において、 前記仮想計算機上で動作しているオペレティングシステ
ム又はプログラムを、CPU占有制御命令が実行される
たびに前記仮想計算機モニタへ制御移向する手段を設け
、前記仮想計算機モニタが実行する仮想計算機を積極的
に切換てゆくことを特徴とする仮想計算機システムの制
御方式。
[Scope of Claims] 1) A control method for a virtual computer system comprising a virtual computer monitor realizing a tightly coupled multiprocessor virtual computer, comprising: controlling an operating system or program running on the virtual computer; A control method for a virtual computer system, characterized in that a means for transferring control to the virtual computer monitor is provided each time a CPU occupancy control instruction is executed, and the virtual computer to be executed by the virtual computer monitor is actively switched. .
JP2872689A 1989-02-09 1989-02-09 Control method for virtual computer system Pending JPH02208739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2872689A JPH02208739A (en) 1989-02-09 1989-02-09 Control method for virtual computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2872689A JPH02208739A (en) 1989-02-09 1989-02-09 Control method for virtual computer system

Publications (1)

Publication Number Publication Date
JPH02208739A true JPH02208739A (en) 1990-08-20

Family

ID=12256438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2872689A Pending JPH02208739A (en) 1989-02-09 1989-02-09 Control method for virtual computer system

Country Status (1)

Country Link
JP (1) JPH02208739A (en)

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
US5553291A (en) Virtual machine control method and virtual machine system
JPH0430053B2 (en)
US7484032B2 (en) Fault tolerant computer system
US20090327610A1 (en) Method and System for Conducting Intensive Multitask and Multiflow Calculation in Real-Time
JPH0512045A (en) Method and device for continuing operation of computer systme
US9959134B2 (en) Request processing using VM functions
GB2216306A (en) Load and synchronize computer architecture and process
JPH06243112A (en) Multiprocessor device
US11243800B2 (en) Efficient virtual machine memory monitoring with hyper-threading
JP4439235B2 (en) Operation test apparatus and operation test method
JPH02208739A (en) Control method for virtual computer system
JPH11184828A (en) Test system for multiprocessor system
JPH09282196A (en) Program run control system for complex logic processor system
JPS59136853A (en) Execution control system of plural control programs
US20030225817A1 (en) Concurrent execution of kernel work and non-kernel work in operating systems with single-threaded kernel
JPH04346136A (en) Virtual instruction processor structure control method
JPH0444131A (en) Device and method for execution of inter-processor communication in plural os running systems
JPH04333932A (en) Control system for virtual computer system
JPH05324593A (en) Task management system un multi-processor system
JPH05342021A (en) Multitask computer
JPH0336633A (en) Direct interruption executing system for virtual computer
JPH0628328A (en) Self-diagnostic system for multiprocessor
JPH10222383A (en) Virtual computer system
JPH01293447A (en) Control system for address coincidence interruption