JPH02200022A - Tone signal measuring circuit - Google Patents

Tone signal measuring circuit

Info

Publication number
JPH02200022A
JPH02200022A JP1020564A JP2056489A JPH02200022A JP H02200022 A JPH02200022 A JP H02200022A JP 1020564 A JP1020564 A JP 1020564A JP 2056489 A JP2056489 A JP 2056489A JP H02200022 A JPH02200022 A JP H02200022A
Authority
JP
Japan
Prior art keywords
counter
signal
data
frequency
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1020564A
Other languages
Japanese (ja)
Inventor
Masayuki Takahashi
昌幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP1020564A priority Critical patent/JPH02200022A/en
Priority to SE9000242A priority patent/SE9000242L/en
Priority to FI900444A priority patent/FI900444A0/en
Publication of JPH02200022A publication Critical patent/JPH02200022A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents
    • H04Q1/44Signalling arrangements; Manipulation of signalling currents using alternate current

Abstract

PURPOSE:To decrease the effect of the jitters of a tone signal by making a frequency changing point into a reference for a frequency measuring time, preventing a part near the changing point of the tone signal from being measured, and averaging the signal by means of the counted value of the input signal. CONSTITUTION:A gate signal generator 1 controls the gates of counters 4 and 5 to compare an input signal at every cycle. A counter 2 measures how many cycles of the input signals 11 are inputted in the counting period of a counter 6. The time to measure the tone signal is decided with the changing point of the frequencies as the reference, the measurement of the tone signal is started when the tone signal is stabilized from the changing point of the frequencies, and the signal is measured up to the next changing point of the tone frequencies. Further a function to cancel the jitters of the input frequencies is added to a circuit to search for the frequency changing point. In addition, the measurement of the tone signal is averaged by the counted values of the input signal and a reference clock, and thus the measured value is obtained. Thus the effect of the jitters of the tone signal can be decreased.

Description

【発明の詳細な説明】 (a)発明の技術分野 無線通信では選択呼出し信号として5トーン、3トーン
などの信号を使用する。このトーン信号は複数の任意の
周波数を順次発生させることにより受信側を受信状態に
する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention In wireless communications, signals such as five tones and three tones are used as selective calling signals. This tone signal brings the receiving side into a receiving state by sequentially generating a plurality of arbitrary frequencies.

次に、第6図を参照してトーン信号の一例を説明する。Next, an example of a tone signal will be explained with reference to FIG.

第6図のf0〜f、は1・−ン信号、T1〜T。In FIG. 6, f0 to f are 1-on signals, T1 to T.

はトーン信号f1〜f、のそれぞれの発生時間である。is the generation time of each of the tone signals f1 to f.

この発明は、連続する1・−ン信号を毎周期ごとに比較
し、)・−ン信号の変化点までの時間を基準クロックの
カラン1〜数で測定する回路についてのものである。
The present invention relates to a circuit that compares successive 1.--on signals every cycle and measures the time until the change point of the 1.--on signal in terms of a reference clock.

(b)従来技術と問題点 次に、第10図と第11図を参照して従来技術の構成を
説明する。
(b) Prior Art and Problems Next, the configuration of the prior art will be explained with reference to FIGS. 10 and 11.

第10図は、発す時間によりゲートを区切った場合の構
成図であり、第11図はゲートを測定トーン信号に同期
させ、他の基準クロックと測定トーン信号で周波数を測
定する場合の構成図である。
Figure 10 is a configuration diagram when the gates are divided by emission time, and Figure 11 is a configuration diagram when the gates are synchronized with the measurement tone signal and the frequency is measured using another reference clock and the measurement tone signal. be.

カウンタのゲート時間をトーン信号の発生時間に同期さ
せる方法では、第6図の時間T1〜T。
In the method of synchronizing the gate time of the counter with the generation time of the tone signal, the time T1 to T in FIG.

は一般に数十msのオーダーであり、測定する)・−ン
信号f1〜f、は数百Hz〜数k I−1z程度なので
、以下のような問題がある。
is generally on the order of several tens of milliseconds, and the measured) signals f1 to f are on the order of several hundred Hz to several kI-1z, which causes the following problems.

第1の問題点として、時間T1〜T、が規定されたもの
よりずれた場合や均一でない場合は、第7図に示すよう
に正確な値は得られない。
The first problem is that if the times T1 to T deviate from the specified values or are not uniform, accurate values cannot be obtained as shown in FIG.

第7図で、T1 ・T2はトーン信号の規定された発生
時間、Tll・TI2は実際の1・−ン信号の発生時間
である。
In FIG. 7, T1 and T2 are the specified generation times of the tone signals, and Tll and TI2 are the actual generation times of the tone signals.

時間T1のゲート時間をトーン信号f、の発生に同期さ
せても、トーン信号f、の発生時間が時間T目のように
長くなり、トーン信号f2の発生時間が規定された時間
よりもずれた場合は、時間T2のゲート時間での周波数
のクロック、すなわちカウンタのカウント値は、l・−
ン(信号f2の周波数を測定しているとは限らない。
Even if the gate time of time T1 is synchronized with the generation of tone signal f, the generation time of tone signal f becomes longer as at time T, and the generation time of tone signal f2 deviates from the specified time. In this case, the clock frequency at the gate time of time T2, that is, the count value of the counter is l・−
(The frequency of signal f2 is not necessarily measured.)

また、トーン信号がないT。のような時間が発生した場
合には、この時間T0が大きくなると測定周波数の精度
はあげられなくなる。
Also, T has no tone signal. When a time like this occurs, the accuracy of the measurement frequency cannot be improved as this time T0 becomes longer.

第2の問題点として、第6図の時間T、〜T5の間の各
々でトーン信号を周期カウンタで測定する方法では、入
力信号のジッタを解消するためには何周期分かを測定し
なくてはならず、以下のように時間T、〜T、の誤差や
トーン信号の大きさにより制限を受ける。
The second problem is that with the method of measuring the tone signal with a period counter at each time between times T and T5 in Fig. 6, it is necessary to measure the number of periods in order to eliminate jitter in the input signal. However, it is limited by the error in time T, ~T, and the size of the tone signal, as shown below.

第8図に示すように、発生時間の誤差により、時間T、
−1の区間ではトーン信号f、−,−f、が含まれてし
まい、平均値を取るためのトーン信号自体に影響を与え
る。
As shown in FIG. 8, due to the error in the occurrence time, the time T,
In the period of -1, tone signals f, -, -f are included, which affects the tone signal itself for taking the average value.

これを避けるために時間T7−8区間で短い時間に1・
−ン信号f7−1だけを測定すると平均値を取るデータ
が少なくなり、ジッタによる影響が大きくなる。
In order to avoid this, 1.
If only the -on signal f7-1 is measured, there will be less data from which to take the average value, and the influence of jitter will be greater.

トーン信号の変化点では時間T0が発生し、時間T0の
間は周期カウンタによる甜定値は不安定になるので、1
・−ン信号f、・f nilの測定値に影響を与える。
Time T0 occurs at the change point of the tone signal, and the value determined by the period counter becomes unstable during time T0, so 1
・-on signal f, ・f affects the measured value of nil.

入力信号を毎周期ごとすべてのデータを取り込み、統計
的に判断する方法もあるが、データの量が大きくなり、
現実的ではない。
There is also a method of acquiring all the data of the input signal every cycle and making a statistical judgment, but the amount of data becomes large and
It's not realistic.

(C)発明の目的 この発明は、次のような手段により、従来技術の問題を
解決することを目的とする。
(C) Purpose of the Invention The purpose of the present invention is to solve the problems of the prior art by the following means.

1・−ン信号の発生時間のずれによる影響をなくすなめ
に、周波数測定時間は周波数変化点を基準とする。
In order to eliminate the influence of the difference in the generation time of the 1.-- signal, the frequency measurement time is based on the frequency change point.

トーン信号の変化点付近は不安定なので、この区間は測
定しない。
Since the tone signal is unstable near the change point, this section is not measured.

測定時間内は1・−ン信号のジッタの影響を軽減させる
ため、入力信号のカウント数により平均化する。
During the measurement time, the input signal is averaged by the count number in order to reduce the influence of jitter on the 1.--on signal.

(d)発明の実施例 次に、この発明による実施例の構成図を第1図に示す。(d) Examples of the invention Next, a block diagram of an embodiment according to the present invention is shown in FIG.

第1図の1はゲート信号発生器、2はカウンタ、3は基
準クロック発生器、4〜6はカウンタ、7はジッタキャ
ンセル回路、8はデータ比較器、9はカウンタ制御器、
10はデータ演算器である。
In FIG. 1, 1 is a gate signal generator, 2 is a counter, 3 is a reference clock generator, 4 to 6 are counters, 7 is a jitter cancellation circuit, 8 is a data comparator, 9 is a counter controller,
10 is a data calculator.

ゲート信号発生器lは、入力信号11を毎周期比較する
ためのカウンタ4とカウンタ5のゲートを制御する。
A gate signal generator 1 controls the gates of counters 4 and 5 for comparing input signals 11 every cycle.

カウンタ2は、カウンタ6のカウント期間に入力信号1
1が何周期入ってくるかを測定する。
Counter 2 receives input signal 1 during the count period of counter 6.
Measure how many cycles 1 enters.

基準クロック発生器3は、10MHzの基準クロックで
カウンタ2以外のカウンタにクロックを供給する。
The reference clock generator 3 supplies clocks to counters other than the counter 2 with a 10 MHz reference clock.

カウンタ4は、入力信号11の奇数番目の1周期の時間
を測定する。
The counter 4 measures the time of one odd-numbered cycle of the input signal 11.

いいかえると、ゲート信号で開かれている間の基準クロ
ック発生器3のクロック数をカランI−するということ
である。
In other words, the number of clocks of the reference clock generator 3 while it is opened by the gate signal is counted.

カウンタ5は、入力信号11の偶数番目の1周期の時間
を測定する。カウンタ5の動作は、カウンタ4と同じで
ある。
The counter 5 measures the time of one even-numbered cycle of the input signal 11. The operation of counter 5 is the same as counter 4.

カウンタ6は、トーン信号を測定中の時間を側定する。The counter 6 determines the time during which the tone signal is being measured.

いいかえると、基準クロック発生器3のクロックをカラ
ンl〜する。
In other words, the clock of the reference clock generator 3 is cycled.

ジッタキャンセル回路7は、与えられたl・−ン信号の
グループの中から1周期の時間差が一番短いものの時間
差が基準クロック発生器3の何カウント分に相当するか
をデータ演算器10から与えられて、与えられたカウン
l〜差未満のカウント差は入力信号11のジッタによる
ものと判断し、データ比較器8に送るデータをカウンタ
4またはカウンタ5の下何ビットかを共通化して同じデ
ータを送る回路である。
The jitter canceling circuit 7 receives from the data calculator 10 the number of counts of the reference clock generator 3 that corresponds to the time difference of the one with the shortest one-cycle time difference among the group of applied l·-n signals. It is determined that the count difference less than the given counter l~difference is due to the jitter of the input signal 11, and the data sent to the data comparator 8 is shared with the lower bits of the counter 4 or counter 5 to make the same data This is a circuit that sends

下何ビットまでのデータを共通化するかは与えられたト
ーン信号の周波数による。
The number of lower bits of data to be shared depends on the frequency of the given tone signal.

データ比P2器8は、カウンタ4・5とジッタキャンセ
ル回路7を通った奇数番目と偶数番目の周期が変わった
かどうかを比較する。
The data ratio P2 unit 8 compares whether the odd-numbered and even-numbered cycles that have passed through the counters 4 and 5 and the jitter cancellation circuit 7 have changed.

カウンタ制御器っけ、データ比較器8の出力データから
入力信号11の変化点データを受け、カウンタ2とカウ
ンタ6のゲー)・を制御し、測定する周波数データをデ
ータ演算器10に送る。
The counter controller receives the change point data of the input signal 11 from the output data of the data comparator 8, controls the counters 2 and 6, and sends the frequency data to be measured to the data calculator 10.

データ演算器10は、カウンタ2・6のデータから、発
生したトーン周波数と発生時間を演算する。
The data calculator 10 calculates the generated tone frequency and generation time from the data of the counters 2 and 6.

次に、第1回答部の動作を説明する。Next, the operation of the first answering section will be explained.

入力信号11がゲート信号発生器1に入ると、ゲート信
号発生器1は入力信号11の周期に等しいゲート信号を
カウンタ4とカウンタ5に交互に送る。
When the input signal 11 enters the gate signal generator 1, the gate signal generator 1 alternately sends gate signals equal to the period of the input signal 11 to the counter 4 and the counter 5.

カウンタ4とカウンタ5は与えられたゲート信号の区間
だけ基準クロックの数゛をカウントする。
Counter 4 and counter 5 count the number of reference clocks only in the period of the applied gate signal.

また、入力信号11の毎周期ごとにカウンタ4・5はデ
ータをジッタキャンセル回路7に送る。
Further, the counters 4 and 5 send data to the jitter canceling circuit 7 every cycle of the input signal 11.

ジッタキャンセル回路7は、与えられたトーン周波数以
下の周期時間の差に相当するカウント分をキャンセルし
たデータをデータ比較器8に送る。
The jitter canceling circuit 7 sends to the data comparator 8 data that has been canceled by a count corresponding to the difference in cycle time below the given tone frequency.

データ比較器8は送られてくる連続した2つの周期時間
に相当する基準クロックのカウント数を比較し、データ
が変化している場合周波数が変化したとして、その信号
をカウンタ制御器9に送る。
The data comparator 8 compares the counts of the reference clock corresponding to two successive cycle times that are sent, and if the data is changing, it is assumed that the frequency has changed and sends the signal to the counter controller 9.

カウンタ制御器9は周波数が変化したという信号を受け
ると、カウンタ2とカウンタ6をストップさせて、周波
数の変化点から変化点までのカウンタ2・6のデータを
データ演算器10に送る。
When the counter controller 9 receives a signal indicating that the frequency has changed, it stops the counters 2 and 6 and sends the data of the counters 2 and 6 from the point of frequency change to the point of change to the data calculator 10.

データ演算器10は、カウンタ2・6からのデータを受
けて、各トーンの発生時間とその間の周波数を演算する
A data calculator 10 receives data from the counters 2 and 6 and calculates the generation time of each tone and the frequency during that time.

次に、第2図を参照してカウンタ制御器9の動作を説明
する。
Next, the operation of the counter controller 9 will be explained with reference to FIG.

カウンタ制御器9は、入力信号11の測定では、周波数
変化点feの近くで信号がない場合や、周波数が不安定
の場合などが特定時間T、たけあるので、一定時間カウ
ンタ2・6の動作を停止する。
In the measurement of the input signal 11, the counter controller 9 operates the counters 2 and 6 for a certain period of time T, because there are many cases in which there is no signal near the frequency change point fe or the frequency is unstable. stop.

次に、第1図のタイミング図を第3図に示す。Next, the timing diagram of FIG. 1 is shown in FIG. 3.

第3図アは入力信号11の波形図、第3図イは第3図ア
に対応するカウンタ4・5の動作状態説明図である。
FIG. 3A is a waveform diagram of the input signal 11, and FIG. 3B is an explanatory diagram of the operating states of the counters 4 and 5 corresponding to FIG. 3A.

第3図イの斜線部分は、カウンタ4の動作区分であり、
空白部分はカウンタ5の動作区分である。
The shaded area in FIG. 3A is the operation section of the counter 4,
The blank areas are the operation divisions of the counter 5.

第3図アにおいて、周波数変化点fcと判断されたとき
には、カウンタ4またはカウンタ5は一定時間T8だけ
測定しない。
In FIG. 3A, when the frequency change point fc is determined, the counter 4 or 5 does not measure for a certain period of time T8.

第3図において、周波数変化点fcの1周期前のM点ま
での周波数をカウンタ4・5で測定し、周波数fm−1
の周波数測定時間はTsi、周波数f、の周波数測定時
間はTm2となる。
In FIG. 3, the frequency up to point M, one period before the frequency change point fc, is measured by counters 4 and 5, and the frequency fm-1
The frequency measurement time for frequency f is Tsi, and the frequency measurement time for frequency f is Tm2.

次に、第1図による測定値の一例を示す。Next, an example of the measured values according to FIG. 1 will be shown.

カウンタ2のカラン1〜数を01、カウンタ6のカウン
ト数を04、基準クロックの周波数をfcとすれば、発
生したトーンの周波数fと発生時間Tは、次式で計算さ
れる。
If the count number of the counter 2 is 01, the count number of the counter 6 is 04, and the frequency of the reference clock is fc, the frequency f and the generation time T of the generated tone are calculated by the following equation.

f” (C1/C4)Xfc T=−(C4/ f c ) 十E ただし、Eは誤差であり、周波数が非安定の時間を考え
て、強制的にカウントを禁止させた時間である。
f" (C1/C4)

次に、第4図を参照して周波数ジッタについて説明する
Next, frequency jitter will be explained with reference to FIG.

一定周波数の信号をカウンタで測定する場合(周期カウ
ンタの場合は特に)入力信号11の立上りレベルがゲー
トを作る回路のスレショルドをよぎる点でノイズ等によ
り不安定となる。このため第4図のように毎周期ごとの
周波数は下位の桁がばらつくようになってしまう。
When measuring a signal of a constant frequency with a counter (particularly in the case of a periodic counter), the rising level of the input signal 11 crosses the threshold of the circuit that creates the gate, making it unstable due to noise and the like. For this reason, as shown in FIG. 4, the lower digits of the frequency in each cycle vary.

−Rに上の周波数ジッタは小さいので、与えられたトー
ン信号の周波数差に比べてかなり小さい。
Since the frequency jitter above -R is small, it is quite small compared to the frequency difference between the given tone signals.

例えばCCIRの1・−ンは以下のようである。For example, the CCIR 1.-on is as follows.

No、  周波数 1周期の時間  カウント数(Il
z)    ()t s )    (10HIlz基
準)1  1124、G    889     88
904  1358    736     73GO
51446G92     692(161540G4
9      G4’JO71040GIO61(10 918GO5385380 1193010γ5    10750この場合、周波
数を計算する1 0 M r(z基準のカウント数は少
なくとも周波数No、 10とNo、 12としての2
80カウントの差があり、上記ジッタのオーダーは入力
回路や、測定周波数にもよるが、1−−ン信号に用いら
れる周波数では、これらのカウント差よりも十分小さい
オーダーである。
No, Frequency Time of one cycle Number of counts (Il
z) ()t s ) (10HIlz standard) 1 1124, G 889 88
904 1358 736 73GO
51446G92 692 (161540G4
9 G4'JO71040GIO61 (10 918GO5385380 1193010γ5 10750 In this case, calculate the frequency 1 0 M r (z reference count number is at least frequency No, 10 and No, 2 as 12
There is a difference of 80 counts, and although the order of the jitter described above depends on the input circuit and the measurement frequency, at the frequency used for the 1-tone signal, it is on the order of a sufficiently smaller value than these count differences.

そこで、与えられたI・−ン信号の周波数差が(基準の
カウント差として)一番車さいものより小さい周波数変
動(ジッタと考えられる)を第5図に示すようにキャン
セルする。
Therefore, as shown in FIG. 5, frequency fluctuations (considered to be jitter) in which the frequency difference of the applied I--on signal is smaller than the smallest one (as a reference count difference) are canceled out.

データ4A・5Aは2進データで測定周波数の下限によ
りピッl−数が決まる。
Data 4A and 5A are binary data, and the number of pins is determined by the lower limit of the measurement frequency.

基準を10MHzとして通常300Hz程度で12ビツ
トあれば十分である。
Assuming that the standard is 10 MHz, 12 bits is usually sufficient at about 300 Hz.

次に、第5図を参照してジッタキャンセル回路7の動作
を説明する。
Next, the operation of the jitter cancellation circuit 7 will be explained with reference to FIG.

設定方法は後述するが、第nビットのキャンセルデータ
はあらかじめ設定されている。
Although the setting method will be described later, the cancellation data of the n-th bit is set in advance.

カウンタ5の第11ピツ1〜のデータ比較器8へのデー
タは第nピッl〜のキャンセルデータによりカウンタ4
の第nビットデータがいく場合と、カウンタ5の第nと
ットデータがいく場合がある。
The data to the data comparator 8 from the 11th pins 1 to 1 of the counter 5 is transferred to the counter 4 by the cancellation data from the nth pins.
In some cases, the n-th bit data of the counter 5 goes, and in other cases, the n-th bit data of the counter 5 goes.

カウンタ4とカウンタ5のデータの第nビットをキャン
セルしたい場合は、カウンタ5の第nピッ1−のデータ
比較器8へのデータはカウンタ4の第nビットデータが
入る。
When it is desired to cancel the n-th bit of the data of the counters 4 and 5, the n-th bit data of the counter 4 is inputted to the data comparator 8 of the n-th pin 1- of the counter 5.

上記のような動作でデータ比較器8にカウンタ4とカウ
ンタ5のデータが送られるため、あるビット(通常はあ
るピッl−以下のビット)がキャンセルされると、その
ビットのカウンタ4とカウンタ5のデータは同じものと
なり、そのビットでのデータは同じとデータ比較器8で
判断される。
The data of counters 4 and 5 is sent to the data comparator 8 in the above operation, so when a certain bit (usually a bit below a certain bit) is canceled, the data of counters 4 and 5 of that bit are sent to the data comparator 8. are the same, and the data comparator 8 determines that the data at those bits are the same.

第nビットのキャンセルデータは以下のように設定する
The cancellation data of the n-th bit is set as follows.

与えられたトーン信号周波数のグループの中で1周期分
の時間が基準周波数N2072分に相当したとする。N
を2進表示したとき、一番近い値のものどうしで違いの
出るピッI〜を第mピッ1〜目とすると、第m−1ビツ
ト以下のデータはすべてキャンセルするように設定する
Assume that one period of time in a given tone signal frequency group corresponds to the reference frequency N2072 minutes. N
When expressed in binary, if the m-th bits 1 to 1 are the bits I~ that differ between the closest values, then all data below the (m-1)th bit is set to be canceled.

第m−1ビツト以下の第nビットは同じとみなすように
する。
The nth bits below the (m-1)th bit are considered to be the same.

次に、変化点より1周期前で測定する動作を説明する。Next, the operation of measuring one cycle before the change point will be explained.

カウンタ制御器っけデータ比較器8の出力から周波数が
変化しているかどうかを入力信号11の毎周期ごとに見
ている。
It is checked every cycle of the input signal 11 whether the frequency changes from the output of the data comparator 8 which is a counter controller.

カウンタ2は毎周期ごとのデータをデータ演算器10に
データとして送っている。すなわち、ラッチアップデー
タである。
The counter 2 sends data every cycle to the data calculator 10 as data. That is, it is latch-up data.

データ演算器10は毎周期ごとに送られてくるデータを
データ比較器8から周波数が変わったという信号がくる
まで1つ前のデータを記憶しておく。
The data calculator 10 stores the data sent every cycle until it receives a signal from the data comparator 8 indicating that the frequency has changed.

第1図は、結局衣のような動作をする。Figure 1 ends up acting like a garment.

第1に、1・−ン信号を測定する時間は周波数の変化点
を基準にして測定し7、周波数の変化点からトーン信号
が安定してからトーン信号の測定を始め、次の1・−ン
周波数の変化点まで測定する。
First, the time to measure the 1-tone signal is measured based on the point of frequency change7, and after the tone signal has stabilized from the frequency change point, the measurement of the tone signal is started, and then the next 1-- Measure up to the point of change in frequency.

測定時間は第9図の時間’rK−1、TK 、 TK+
1のように改善され、発生しているトーン信号だけを測
定することができる。
The measurement time is the time 'rK-1, TK, TK+ in Figure 9.
1, it is possible to measure only the tone signal that is occurring.

いいかえると、発生時間のずれや均一性によらない。In other words, it does not depend on the deviation or uniformity of the occurrence time.

第2に、周波数変化点を探す回路には、入力周波数のジ
ッタを解消する機能を持たせる。
Second, the circuit that searches for frequency change points is provided with a function to eliminate jitter in the input frequency.

通常5ト一ン信号のような周波数には、数十〜数百1−
1 zの間隔があり、入力周波数にはジッタが存在する
。・トーン信号の周波数変化は、この入力信号のジッタ
より大きいので、ジッタによる周波数変化は入力信号の
周波数変化とは判断しないようにしたものである。
Frequencies such as a 5-tone signal usually include tens to hundreds of 1-
There is a spacing of 1 z, and there is jitter in the input frequency. - Since the frequency change of the tone signal is larger than the jitter of this input signal, the frequency change due to jitter is not determined to be a frequency change of the input signal.

第3に、l・−ン信号の測定は入力信号のカウント数と
基準クロックのカウント数により平均化して測定値とす
る。
Thirdly, the measurement of the l·-on signal is made by averaging the input signal count number and the reference clock count number to obtain a measurement value.

(e)発明の効果 この発明によれば、周波数測定時間は周波数変化点を基
準としており、l・−ン信号の変化点付近は測定しない
ようにし、入力信号のカウンI−数により平均化してい
るので、1・−ン信号のジッタの影響を軽減することが
でき、1−−ン信号の発生時間のずれによる影響をなく
すことができる。
(e) Effects of the Invention According to this invention, the frequency measurement time is based on the frequency change point, so that measurement is not performed near the change point of the l-on signal, and the frequency measurement time is averaged by the input signal count I-number. Therefore, the influence of jitter on the 1--on signal can be reduced, and the influence of the lag in the generation time of the 1--on signal can be eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による実施例の構成図、第2図はカウ
ンタ制御器9の動作説明図、第3図は第1図のタイミン
グ図、第4図は周波数ジッタの説明図、第5図はジッタ
キャンセル回路7の説明図、第6図〜第8図はトーン信
号の説明図、第9図は第1図による測定説明図、第10
図と第11図は従来技術による測定回路図である。 1・・・・・ゲート信号発生器、2・・・・・・カウン
タ、3・・・・・・基準クロック発生器、4〜6・・・
・・・カウンタ、7・・・・・ジッタキャンセル回路、
8・・・・・・データ比較器、9・・・・・・カウンタ
制御器、10・・・・・・データ演算器。 代理人  弁理士  小 俣 欽 司 第 図 f。 第 図 間 第 図 第 図 第 図 第 図 第 図 データ 第 図 第 図 カウンタ 第 図 カウンタ
FIG. 1 is a block diagram of an embodiment according to the present invention, FIG. 2 is an explanatory diagram of the operation of the counter controller 9, FIG. 3 is a timing diagram of FIG. 1, FIG. 4 is an explanatory diagram of frequency jitter, and FIG. 5 is an illustration of the operation of the counter controller 9. is an explanatory diagram of the jitter cancellation circuit 7, FIGS. 6 to 8 are explanatory diagrams of tone signals, FIG. 9 is an explanatory diagram of measurement according to FIG. 1, and FIG.
1 and 11 are measurement circuit diagrams according to the prior art. 1...Gate signal generator, 2...Counter, 3...Reference clock generator, 4-6...
... Counter, 7... Jitter cancellation circuit,
8...Data comparator, 9...Counter controller, 10...Data calculator. Agent Patent Attorney Kinji Omata Diagram f. Figure between figure figure figure figure figure figure figure figure figure figure figure figure figure figure counter figure counter

Claims (1)

【特許請求の範囲】 1、入力信号(11)を入力とし、入力信号に同期した
ゲート信号を出すゲート信号発生器(1)と、 入力信号(11)が何周期入ってくるかを測定する第1
のカウンタ(2)と、 基準クロックを発生する基準クロック発生器(3)と、 ゲート信号と基準クロックを入力とし、入 力信号(11)の奇数番目の1周期の時間を測定する第
2のカウンタ(4)と、 ゲート信号と基準クロックを入力とし、入 力信号(11)の偶数番目の1周期の時間を測定する第
3のカウンタ(5)と、 基準クロックで動作する第4のカウンタ (6)と、 第2のカウンタ(4)の出力と第3のカウンタ(5)の
出力とを入力とするジッタキャンセル回路(7)と、 ジッタキャンセル回路(7)を通った奇数番目と偶数番
目の周期を比較するデータ比較器(8)と、 データ比較器(8)の出力データから入力信号(11)
の変化点データを受け、第1のカウンタ(2)と第4の
カウンタ(6)のゲートを制御するカウンタ制御器(9
)と、 第1のカウンタ(2)と第4のカウンタ(6)の出力デ
ータからトーン周波数と発生時間を演算するデータ演算
器(10)とを備え、 与えられたトーン信号のグループの中から 1周期の時間差が一番短いものの時間差が基準クロック
の何カウント分に相当するかをデータ演算器(10)か
らジッタキャンセル回路(1)に送ることを特徴とする
トーン信号測定回路。
[Claims] 1. A gate signal generator (1) that receives an input signal (11) and outputs a gate signal synchronized with the input signal, and measures how many cycles the input signal (11) enters. 1st
a counter (2), a reference clock generator (3) that generates a reference clock, and a second counter that receives the gate signal and the reference clock and measures the time of one odd-numbered cycle of the input signal (11). (4), a third counter (5) that receives the gate signal and reference clock as input and measures the time of one even-numbered cycle of the input signal (11), and a fourth counter (6) that operates with the reference clock. ), a jitter cancellation circuit (7) which receives the output of the second counter (4) and the output of the third counter (5), and a jitter cancellation circuit (7) that receives the output of the odd and even numbers that have passed through the jitter cancellation circuit (7). A data comparator (8) that compares the period, and an input signal (11) from the output data of the data comparator (8).
A counter controller (9) receives the change point data and controls the gates of the first counter (2) and the fourth counter (6).
), and a data calculator (10) that calculates the tone frequency and occurrence time from the output data of the first counter (2) and the fourth counter (6), from among the group of given tone signals. A tone signal measuring circuit characterized in that a data calculator (10) sends information about how many counts of a reference clock the time difference of one period is the shortest to a jitter canceling circuit (1).
JP1020564A 1989-01-30 1989-01-30 Tone signal measuring circuit Pending JPH02200022A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1020564A JPH02200022A (en) 1989-01-30 1989-01-30 Tone signal measuring circuit
SE9000242A SE9000242L (en) 1989-01-30 1990-01-24 TONE SIGNAL CIRCUIT AND PROCEDURE FOR SEATING TONE SIGNAL
FI900444A FI900444A0 (en) 1989-01-30 1990-01-29 MAETKRETS FOER TONSIGNAL OCH METOD FOER MAETNING AV TONSIGNALEN.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1020564A JPH02200022A (en) 1989-01-30 1989-01-30 Tone signal measuring circuit

Publications (1)

Publication Number Publication Date
JPH02200022A true JPH02200022A (en) 1990-08-08

Family

ID=12030666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1020564A Pending JPH02200022A (en) 1989-01-30 1989-01-30 Tone signal measuring circuit

Country Status (3)

Country Link
JP (1) JPH02200022A (en)
FI (1) FI900444A0 (en)
SE (1) SE9000242L (en)

Also Published As

Publication number Publication date
FI900444A0 (en) 1990-01-29
SE9000242L (en) 1990-07-31
SE9000242D0 (en) 1990-01-24

Similar Documents

Publication Publication Date Title
CN111385047B (en) Time synchronization method and electronic equipment
US5761216A (en) Bit error measurement system
CN100444078C (en) Synchronization between low frequency and high frequency digital signals
KR100380573B1 (en) Delay clock generating apparatus and delay time measuring apparatus
US5710774A (en) Frame synchronizing device
US7496137B2 (en) Apparatus for measuring jitter and method of measuring jitter
US5764598A (en) Delay time measurement apparatus for delay circuit
CN106788853B (en) A kind of clock synchronization apparatus and method
US5122978A (en) Pulse width measurement technique
US20040100245A1 (en) Frequency measurement circuit
DE102006031091A1 (en) The semiconductor testing device
JP4620701B2 (en) Optical frequency measurement method
KR20050085898A (en) Semiconductor test device
US4229824A (en) Method and apparatus for synchronizing electrical signals
US6215345B1 (en) Semiconductor device for setting delay time
JPH02200022A (en) Tone signal measuring circuit
US5614944A (en) Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator
US6590509B2 (en) Data recovery through event based equivalent time sampling
US7062688B2 (en) Updating high speed parallel I/O interfaces based on counters
JP3516778B2 (en) Frequency measurement method for semiconductor test equipment
JP3169949B2 (en) Digital signal analyzer
JPS62147366A (en) Frequency measuring circuit
KR930010918B1 (en) Parallel frame detecting circuit
CN110336634B (en) Clock distribution and synchronization method for multiple subsystems in data transmission system
US4129830A (en) Counting process for time-to-digital converting circuits