JPH0219980Y2 - - Google Patents
Info
- Publication number
- JPH0219980Y2 JPH0219980Y2 JP1983013824U JP1382483U JPH0219980Y2 JP H0219980 Y2 JPH0219980 Y2 JP H0219980Y2 JP 1983013824 U JP1983013824 U JP 1983013824U JP 1382483 U JP1382483 U JP 1382483U JP H0219980 Y2 JPH0219980 Y2 JP H0219980Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- point glass
- printed
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002844 melting Methods 0.000 claims description 31
- 230000008018 melting Effects 0.000 claims description 30
- 239000011521 glass Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 84
- 238000009966 trimming Methods 0.000 description 8
- 238000010304 firing Methods 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003679 aging effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、基板上に少なくとも抵抗体が印刷さ
れてなる印刷配線基板に関するものである。[Detailed Description of the Invention] Industrial Application Field The present invention relates to a printed wiring board in which at least a resistor is printed on a substrate.
背景技術とその問題点
従来、この種の基板として、単層の場合には例
えば第１図に示されるものが、また積層の場合に
は例えば第２図に示されるものがある。次に、第
１図および第２図を説明する。BACKGROUND TECHNOLOGY AND PROBLEMS Conventionally, as this type of substrate, there is a single layer substrate as shown in FIG. 1, for example, and a laminated substrate as shown in FIG. 2, for example. Next, FIG. 1 and FIG. 2 will be explained.
まず、単層の場合、第１図に示される如くに、
セラミツク等の基板P0上に、電極層１〜４、抵
抗体となる抵抗層５および低融点ガラス層６が、
順次印刷・焼成されて設けられている。 First, in the case of a single layer, as shown in Figure 1,
On a substrate P 0 of ceramic or the like, electrode layers 1 to 4, a resistance layer 5 serving as a resistor, and a low melting point glass layer 6 are formed.
They are printed and fired in sequence.
また、同様に積層の場合、第２図に示される如
くに、セラミツク等の基板P0上に、下部電極層
１１，１２、絶縁層になり連通孔１３を有する高
融点ガラス層１４、上部電極層１５〜１８、抵抗
体となる抵抗層１９および低融点ガラス層２０
が、順次印刷・焼成されて設けられている。 Similarly, in the case of lamination, as shown in FIG . Layers 15 to 18, a resistance layer 19 serving as a resistor and a low melting point glass layer 20
are sequentially printed and fired.
そして、前記抵抗体となる畜謙層５，１９に
は、高精度の抵抗値を得るために、低融点ガラス
層６，２０の印刷・焼成後に、つまり最終工程に
て第３図に示される如くに、低融点ガラス層６，
２０上から、レーザトリミングでもつて部分的に
切込み部Ａが形成されて、抵抗値調整が行なわれ
ている。 In order to obtain a highly accurate resistance value, the resistive layers 5 and 19, which become the resistors, are formed after printing and firing the low melting point glass layers 6 and 20, that is, in the final process, as shown in FIG. Similarly, the low melting point glass layer 6,
Notches A are partially formed from above 20 by laser trimming to adjust the resistance value.
しかして、抵抗層５，１９等上に印刷・焼成さ
れて設けられる前記低融点ガラス層６，２０は、
キズ等からの保護層としてのほか、レーザトリミ
ング特性にもとづく熱衝撃に起因しての抵抗層に
対する経年影響を避けるということもあり、融点
520〜560度Ｃの低融点ガラスとなつているもので
ある。 Therefore, the low melting point glass layers 6, 20 provided by printing and baking on the resistance layers 5, 19, etc.
In addition to serving as a protective layer from scratches, the melting point
It is a low melting point glass of 520 to 560 degrees Celsius.
しかしながら、低融点ガラスは、
かなりポーラスで、ピンホールが多いこと
と、
低融点とするために、材料的に鉛Pbの含有
率が多くて、水分が付くと鉛Pbが電気的分解
によつて析出し易いこととから、
水分により短絡現象が生じることとなつて、絶
縁に対する信頼性が低くなるという問題があつ
た。 However, low melting point glass is quite porous and has many pinholes, and in order to have a low melting point, the material contains a large amount of lead (Pb). Because it is easy to precipitate, moisture can cause short-circuit phenomena, resulting in lower insulation reliability.
また、一方前述の如く高精度の抵抗値を得るた
めには、最終工程にてレーザトリミングを行なう
必要があることから、このものでは第２図に示さ
れる如くに積層の場合でも、抵抗体となる抵抗層
を下層に如何にしても設けることができず、つま
り内蔵することができなくて、パターン上の制約
により高密度による基板の小型化が図れないとい
う問題点もあつた。 On the other hand, as mentioned above, in order to obtain a highly accurate resistance value, it is necessary to perform laser trimming in the final process. There was also the problem that the resistive layer could not be provided in the lower layer in any way, that is, it could not be built in, and that the size of the substrate could not be reduced due to pattern restrictions due to high density.
考案の目的
本考案は、このような実情に鑑みて考案された
ものであつて、その目的とするところは、高精度
の抵抗値の抵抗体が得られながら、絶縁に対する
高信頼性が得られるとともに、抵抗体の内蔵が可
能となり高密度化による基板の小型化が図り得る
印刷配線基板を提供することにある。Purpose of the invention The present invention was devised in view of the above circumstances, and its purpose is to obtain a resistor with a highly accurate resistance value while also achieving high reliability in insulation. Another object of the present invention is to provide a printed wiring board in which a resistor can be built in and the board can be made smaller due to higher density.
考案の概要
本考案にかかる印刷配線基板は、冒頭に記した
ものにおいて、前記抵抗体上に設けられる絶縁層
に、開口部が形成されることを特徴とするもので
ある。Summary of the Invention The printed wiring board according to the present invention is characterized in that an opening is formed in the insulating layer provided on the resistor in the printed wiring board described at the beginning.
従つて、最終工程にて、開口部からレーザトリ
ミングができて高精度の抵抗値の抵抗層体が得ら
れながら、低融点ガラス層にかえて例えば高融点
ガラス等の絶縁層としたために、絶縁に対する高
信頼性が得られる。 Therefore, in the final process, although laser trimming can be performed from the opening to obtain a resistive layer with a highly accurate resistance value, the insulating layer is made of high melting point glass instead of the low melting point glass layer. High reliability can be obtained.
実施例
次に、本考案にかかる印刷配線基板の実施例に
つき、図面を参照しつつ説明する。Embodiments Next, embodiments of the printed wiring board according to the present invention will be described with reference to the drawings.
なお、以下の各実施例は、レーザトリミング特
性にもとづく熱衝撃に起因しての抵抗層に対する
経年影響を避けるための低融点ガラスが、あまり
経年影響に対して効果をもたないことを、幾多の
実験の結果によつて得られたことにもとづくもの
である。 In addition, the following examples demonstrate many times that low melting point glass, which is used to avoid aging effects on the resistance layer due to thermal shock based on laser trimming characteristics, is not very effective against aging effects. This is based on the results obtained from the experiments.
〔第１実施例〕（単層の場合） 第４図は第１実施例の断面図である。[First embodiment] (Single layer case) FIG. 4 is a sectional view of the first embodiment.
セラミツク等の基板Ｐ上に、電極層３１，３２
が印刷・焼成されて、また電極層３１，３２間３
３には抵抗体になる抵抗層３４が印刷・焼成され
て設けられている。そして、抵抗層３４上を除
き、つまり開口部Ｍを形成するようにして電極層
３１，３２等上には、融点700〜900度Ｃの高融点
ガラスによる高融点ガラス層３５が印刷・焼成さ
れて設けられている。 Electrode layers 31 and 32 are formed on a substrate P made of ceramic or the like.
is printed and fired, and also between the electrode layers 31 and 32 3
3 is provided with a resistive layer 34 which is a resistor and is printed and fired. Then, a high melting point glass layer 35 made of high melting point glass with a melting point of 700 to 900 degrees C is printed and fired on the electrode layers 31, 32, etc., except for the area on the resistance layer 34, that is, on the electrode layers 31, 32, etc., so as to form an opening M. It is provided.
しかして、高融点ガラス層３５は、ピンホール
ができにくくかつ鉛Pbの含有量が少ないために、
水分による短絡現象は殆んど生じなく絶縁層とな
り、キズ等に対する保護に加えて絶縁に対しての
高信頼性が得られる。 However, since the high melting point glass layer 35 is difficult to form pinholes and has a low content of lead Pb,
The insulating layer has almost no short-circuit phenomenon due to moisture, and in addition to protection against scratches etc., high reliability of the insulation can be obtained.
しかも、抵抗層３４は、高融点ガラス層３５の
開口部Ｍに位置しているために、最終工程にて開
口部Ｍによつてレーザトリミングができ、高精度
の抵抗値が得られる。 Moreover, since the resistance layer 34 is located in the opening M of the high melting point glass layer 35, laser trimming can be performed through the opening M in the final step, and a highly accurate resistance value can be obtained.
更に、開口部Ｍにより抵抗層３４と高融点ガラ
ス層３５とは重ならないために、夫々印刷・乾燥
させて、その後において同時焼成ができ、高融点
ガラス層３５の焼成による抵抗層３４の抵抗値の
変化を考慮する必要がなくなる。また、焼成が一
回で済むためにコストダウンが図れる。 Furthermore, since the resistance layer 34 and the high melting point glass layer 35 do not overlap due to the openings M, they can be printed and dried separately and then fired simultaneously, and the resistance value of the resistance layer 34 due to the firing of the high melting point glass layer 35 can be changed. There is no need to consider changes in Moreover, since firing only needs to be done once, costs can be reduced.
〔第２実施例〕（積層の場合）
第５図は第２実施例の断面図であつて、第１実
施例と重複する説明は省略する。[Second Embodiment] (In the case of lamination) FIG. 5 is a sectional view of the second embodiment, and redundant explanations of the first embodiment will be omitted.
セラミツク等の基板Ｐ上に、下部電極層４１，
４２が印刷・焼成されて設けられている。そし
て、基板Ｐおよび下部電極層４１，４２上には、
絶縁層になる下部高融点ガラス層４３が、コンタ
クトホール（viahole）になる連通孔４４を形成
するようにして、印刷・焼成されて設けられてい
る。また、連通孔４４および高融点ガラス層４３
上には上部電極層４５，４６が印刷・焼成されて
設けられ、上部電極層４５，４６間４７には抵抗
体になる抵抗層４８が印刷・焼成されて設けられ
ている。更に、抵抗層４８上を除き、同様に開口
部Ｍとして上部電極層４５，４６等上には、上部
高融点ガラス層４９が印刷・焼成されて設けられ
ている。 A lower electrode layer 41,
42 is printed and fired. Then, on the substrate P and the lower electrode layers 41 and 42,
A lower high melting point glass layer 43 that will become an insulating layer is printed and fired to form a communicating hole 44 that will become a contact hole (via hole). In addition, the communication hole 44 and the high melting point glass layer 43
Upper electrode layers 45 and 46 are printed and fired on top, and a resistance layer 48 serving as a resistor is printed and fired between 47 between the upper electrode layers 45 and 46. Furthermore, an upper high-melting point glass layer 49 is printed and fired on the upper electrode layers 45, 46, etc. as openings M, except on the resistive layer 48.
〔第３実施例〕
第６図乃至は第３実施例の製作工程図であ
り、第７図は断面図である。なお、第１実施例と
重複する説明は省略する。[Third Embodiment] FIGS. 6 to 7 are manufacturing process diagrams of the third embodiment, and FIG. 7 is a sectional view. Note that explanations that overlap with those of the first embodiment will be omitted.
第１工程
セラミツク等の基板Ｐ上に、下部電極層５１，
５２を印刷・焼成させて設け、下部電極層５１，
５２間５３には抵抗体となる下部抵抗層５４を印
刷・焼成させて設ける。First step: On a substrate P made of ceramic or the like, a lower electrode layer 51,
52 is printed and fired, and the lower electrode layer 51,
A lower resistance layer 54 serving as a resistor is provided between 52 and 53 by printing and firing.
第２工程
印刷・焼成されて設けられた下部抵抗層５４
に、レーザトリミングによつて切込み部A1を形
成して、抵抗値の粗調整を行なう。Second step: Lower resistance layer 54 provided by printing and baking
Next, a notch A1 is formed by laser trimming to roughly adjust the resistance value.
第３工程
次に、基板Ｐ、下部電極層５１，５２および下
部抵抗層５４上に、絶縁層となる下部高融点ガラ
ス層５５を、下部電極層５１，５２上にコンタク
トホール（via hole）となる連通孔５６，５７
が、また下部抵抗層５４上の一部に開口部５８が
形成されるようにして印刷・焼成させて設ける。Third step Next, a lower high melting point glass layer 55 is formed as an insulating layer on the substrate P, the lower electrode layers 51 and 52, and the lower resistance layer 54, and contact holes (via holes) are formed on the lower electrode layers 51 and 52. communication holes 56, 57
However, the opening 58 is formed in a part of the lower resistance layer 54 by printing and firing.
第４工程
下部高融点ガラス層５５上に、上部電極層５９
〜６１を印刷・焼成させて設ける。なお、上部電
極層６０，６１夫々は、連通孔５６，５７を介し
て夫々下部電極層５１，５２と電気的に接続され
ることになる。Fourth step: On the lower high melting point glass layer 55, the upper electrode layer 59
~61 is printed and fired. Note that the upper electrode layers 60 and 61 are electrically connected to the lower electrode layers 51 and 52 via communication holes 56 and 57, respectively.
第５工程
上部電極層５９，６０間６２に抵抗層体となる
上部抵抗層６３を印刷・焼成させて設ける。Fifth step: An upper resistive layer 63 serving as a resistive layer is provided between the upper electrode layers 59 and 60 by printing and firing.
第６工程
次に、下部高融点ガラス層５５および上部電極
層５９〜６１上における開口部５８、上部抵抗層
６３および上部電極層５９〜６１のチツプ部品を
実装する所定部分等を除き、つまり開口部Ｍとし
て絶縁層になる上部高融点ガラス層６４を印刷・
焼成させて設ける。Sixth Step Next, the openings 58 on the lower high melting point glass layer 55 and the upper electrode layers 59 to 61, the predetermined portions of the upper resistance layer 63 and the upper electrode layers 59 to 61 where chip components are to be mounted, etc. are removed, that is, the openings are removed. As part M, an upper high melting point glass layer 64 which becomes an insulating layer is printed.
Fire and set.
第７工程（最終工程）
開口部５８Ｍを介して、下部抵抗層５４に再度
レーザトリミングによつて切込み部A2を形成し
て抵抗値の微調整を行なう。また、同様に開口部
Ｍによつて上部抵抗層６３に切込み部A3を形成
して、抵抗値の整を行なう。Seventh step (final step) A notch A2 is formed in the lower resistance layer 54 again by laser trimming through the opening 58M to finely adjust the resistance value. Similarly, a notch A3 is formed in the upper resistance layer 63 using the opening M to adjust the resistance value.
なお、第２工程を省略して、第７工程（最終工
程）において下部抵抗層５４を、上部抵抗層６３
と同様にして、一度に抵抗値の調整を行なつても
よい。 Note that the second step is omitted and the lower resistance layer 54 is replaced with the upper resistance layer 63 in the seventh step (final step).
Similarly, the resistance value may be adjusted all at once.
従つて、本実施例によれば、上部高融点ガラス
層６４の印刷・焼成後に、つまり最終工程にて、
上部抵抗層６３は勿論下部抵抗層５４の抵抗値を
も調整することができて、高精度の抵抗値になる
下部抵抗層５４を設けることができる。 Therefore, according to this embodiment, after printing and firing the upper high melting point glass layer 64, that is, in the final step,
The resistance value of the lower resistance layer 54 as well as the upper resistance layer 63 can be adjusted, and the lower resistance layer 54 having a highly accurate resistance value can be provided.
そして、このようにして高精度の抵抗値になる
下部抵抗層５４を内蔵できることから、チツプ部
品を実装する上部電極層５９〜６１のパターンの
高密度化ができて、基板の小型化が図れる。ま
た、内蔵できることから、パターン設計上に自由
度ができて、設計が容易となる。 Since the lower resistance layer 54 having a highly accurate resistance value can be incorporated in this manner, the pattern of the upper electrode layers 59 to 61 on which chip components are mounted can be increased in density, and the size of the board can be reduced. Moreover, since it can be built in, there is a degree of freedom in pattern design, making the design easier.
なお、前記開口部５８を、上部抵抗層６３に対
する開口部Ｍと同様に、下部抵抗層５４上全体に
亘るように形成するのもよい。 Note that, similarly to the opening M for the upper resistance layer 63, the opening 58 may be formed over the entire lower resistance layer 54.
前記第１乃至第３実施例において、最後にエポ
キシ系、シリコン系のレジンをコートするのもよ
い。なお、レジンの硬化は、120〜250度Ｃの温度
で行なう。 In the first to third embodiments described above, it is also good to finally coat with an epoxy-based or silicon-based resin. Note that the resin is cured at a temperature of 120 to 250 degrees Celsius.
考案の効果
本考案は、次のような利点を有するものであ
る。Effects of the invention The invention has the following advantages.
最終工程にて、開口部からレーザトリミング
ができて高精度の抵抗値の抵抗体が得られる。 In the final step, the opening can be laser trimmed to obtain a resistor with a highly accurate resistance value.
従来例と異なり低融点ガラス層にかえて例え
ば高融点ガラス等の絶縁層としたために、絶縁
に対する高信頼性が得られる。 Unlike the conventional example, an insulating layer made of, for example, high melting point glass is used instead of a low melting point glass layer, so that high reliability of insulation can be obtained.
抵抗体に開口部によつてレーザトリミングが
できることから、高精度の抵抗値の抵抗体を内
蔵することが可能となり、高密度化による基板
の小型化が図れる。 Since the resistor can be laser-trimmed using the aperture, it becomes possible to incorporate a resistor with a highly accurate resistance value, and the substrate can be made smaller due to higher density.
第１図乃至第３図は従来における基板を説明す
るための図面であつて、第１図は単層の場合の断
面図、第２図は積層の場合の断面図、第３図はレ
ーザトリミングを説明する平面図、第４図乃至第
７図は本考案にかかる印刷配線基板の実施例を説
明するための図面であつて、第４図は第１実施例
の断面図、第５図は第２実施例の断面図、第６図
乃至は第３実施例の製作工程図、第７図は第
６図の−線断面図である。
なお、図面中において用いられている符号にお
いて、３４，４８，５４，６３……抵抗層、Ｍ，
５８……開口部、３５，４９，５５，６４……高
融点ガラス層、である。
Figures 1 to 3 are drawings for explaining conventional substrates, in which Figure 1 is a cross-sectional view of a single layer, Figure 2 is a cross-sectional view of a laminated layer, and Figure 3 is a laser trimming diagram. FIG. 4 to FIG. 7 are diagrams for explaining an embodiment of the printed wiring board according to the present invention, and FIG. 4 is a cross-sectional view of the first embodiment, and FIG. A sectional view of the second embodiment, a manufacturing process diagram of FIGS. 6 to 3, and a sectional view taken along the - line in FIG. 6. In addition, in the symbols used in the drawings, 34, 48, 54, 63...resistance layer, M,
58...opening, 35, 49, 55, 64...high melting point glass layer.
Claims (1)
印刷配線基板において、前記抵抗体上に設けら
れる絶縁層に、開口部が形成されることを特徴
とする印刷配線基板。 ２ 実用新案登録請求の範囲第１項において、前
記絶縁層が高融点ガラス層であることを特徴と
する印刷配線基板。[Claims for Utility Model Registration] 1. A printed wiring board comprising at least a resistor printed on a substrate, characterized in that an opening is formed in an insulating layer provided on the resistor. . 2 Utility Model Registration The printed wiring board according to claim 1, characterized in that the insulating layer is a high melting point glass layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983013824U JPS59121860U (en) | 1983-02-02 | 1983-02-02 | printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983013824U JPS59121860U (en) | 1983-02-02 | 1983-02-02 | printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121860U JPS59121860U (en) | 1984-08-16 |
| JPH0219980Y2 true JPH0219980Y2 (en) | 1990-05-31 |
Family
ID=30145201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983013824U Granted JPS59121860U (en) | 1983-02-02 | 1983-02-02 | printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121860U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6923615B2 (en) * | 2015-02-17 | 2021-08-25 | ローム株式会社 | How to manufacture a resistor |
-
1983
- 1983-02-02 JP JP1983013824U patent/JPS59121860U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121860U (en) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510594A (en) | Method of manufacturing thick-film circuit component | |
| JPH01302803A (en) | Chip resistor and its manufacture | |
| US4725925A (en) | Circuit board | |
| JPH0219980Y2 (en) | ||
| US6128199A (en) | Composite device and manufacturing method thereof | |
| JPH08316002A (en) | Electronic component and composite electronic part | |
| JP2003249403A (en) | Chip resistor | |
| JPH0363237B2 (en) | ||
| JPS63253659A (en) | Thick-film hybrid integrated circuit device | |
| JPS6165464A (en) | Manufacture of film resistor in thick film multilayer substrate | |
| JPS644325B2 (en) | ||
| JPH0239116B2 (en) | ||
| JP2739453B2 (en) | Capacitor with fuse function and method of manufacturing the same | |
| JP2517726B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2766146B2 (en) | Multilayer circuit board with built-in capacitor | |
| JPH0794308A (en) | Multilayer resistance module | |
| JPS6165465A (en) | Manufacture of film resistor in thick film multilayer substrate | |
| JPS5827302A (en) | Chip element including resistor | |
| JPH0720942Y2 (en) | Composite ceramic multilayer substrate including resistive element | |
| JPH09320893A (en) | Method for manufacturing composite element between thick-film capacitor and thick-film resistor | |
| JP3165517B2 (en) | Circuit device | |
| JPS62265751A (en) | Hybrid integrated circuit device | |
| JPS5936922Y2 (en) | Hybrid integrated circuit device | |
| JPH0138924Y2 (en) | ||
| JPH0445263Y2 (en) |