JPH021929A - Electrode formation and semiconductor using the same - Google Patents

Electrode formation and semiconductor using the same

Info

Publication number
JPH021929A
JPH021929A JP14272588A JP14272588A JPH021929A JP H021929 A JPH021929 A JP H021929A JP 14272588 A JP14272588 A JP 14272588A JP 14272588 A JP14272588 A JP 14272588A JP H021929 A JPH021929 A JP H021929A
Authority
JP
Japan
Prior art keywords
substrate
film
electrodes
electrode
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14272588A
Other languages
Japanese (ja)
Inventor
Kazuo Yamazaki
和夫 山崎
Isao Araki
荒木 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14272588A priority Critical patent/JPH021929A/en
Publication of JPH021929A publication Critical patent/JPH021929A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To enhance the productivity of semiconductor device by reducing the dispersion in the shape of bump type electrodes and the manufacturing processes by a method wherein the second manufacturing process to bury the bump type electrodes in a substrate is performed independently from and in parallel with the first manufacturing process to bond the bump type electrodes onto the substrate surface while the level of the bump type electrodes and the plane shape are prescribed by the depth and the shape of the burying holes formed in the substrate. CONSTITUTION:The bump type electrodes 3 are formed through the procedures as follows, i.e. first a filmy substrate 5A is opposed to the surface on the side wherein the outer terminals 1C of a semiconductor chip 1 are arrayed. The burying holes 5B are formed on the positions opposite to the terminals 1C on the chip surface while electrodes 3 are previously buried in these holes 5B. During the second manufacturing process of the substrate 5A prescribing the shape of the electrodes 3, a chip pattern is formed on the semiconductor wafer to form the chip 1 by dicing process while the electrodes 3 are formed on the outer terminals 1C of the chip 1 independently from and in parallel with the first manufacturing process to load this chip 1 on a loading board 4. Through these procedures, the manufacturing time can be cut down to enhance the productivity.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電極形成技術に関し、特に、CCB電極の形
成技術に適用して有効な技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electrode forming technique, and particularly to a technique effective when applied to a CCB electrode forming technique.

〔従来の技術〕[Conventional technology]

半導体装置は、複数個の半導体チップを1つの搭載基板
に搭載し、実装密度を高める傾向にある。
In semiconductor devices, there is a tendency to mount a plurality of semiconductor chips on a single mounting board to increase the packaging density.

半導体チップの搭載はCCBmを使用している。CCBm is used to mount the semiconductor chip.

CCB法は、半導体チップの表面に配列された外部端子
(ポンディングパッド)と搭載基板の電極との間に突起
状電極(バンプ電極)を介在させ、両者を電気的にかつ
機械的に接続する技術である。突起状電極は、半導体チ
ップの表面に形成された配線層を溶融しないように、−
船釣に低融点金属である半田で形成されている。
In the CCB method, protruding electrodes (bump electrodes) are interposed between external terminals (ponding pads) arranged on the surface of a semiconductor chip and electrodes on a mounting board, and the two are electrically and mechanically connected. It's technology. The protruding electrodes are designed to prevent the wiring layer formed on the surface of the semiconductor chip from melting.
It is made of solder, a metal with a low melting point.

CCB法を使用する半導体装置は、ボンディングワイヤ
法を使用する半導体装置に比べて実装密度を向上するこ
とができる特徴がある。
Semiconductor devices using the CCB method have a feature that packaging density can be improved compared to semiconductor devices using the bonding wire method.

このCCB法で使用される突起状電極は、フォトリング
ラフィ技術を使用し、次のように形成されている。
The protruding electrodes used in this CCB method are formed using photolithography technology as follows.

まず、半導体ウェーハの表面の各半導体チップパターン
に配列された外部端子上に下地金屑膜を堆積する。下地
金属膜は主に突起状電極の接着性を高めるために形成さ
れている。
First, a base gold scrap film is deposited on external terminals arranged in each semiconductor chip pattern on the surface of a semiconductor wafer. The base metal film is mainly formed to improve the adhesion of the protruding electrodes.

次に、半導体ウェーハの全表面にフォトリソグラフィ技
術でフォトレジスト膜を塗布する。次に、このフォトレ
ジスト膜に露光及び現像を施し、前記半導体チップパタ
ーンに配列された外部端子部分が開口されたフォトレジ
ストマスクを形成する。
Next, a photoresist film is applied to the entire surface of the semiconductor wafer using photolithography. Next, this photoresist film is exposed and developed to form a photoresist mask in which external terminal portions arranged in the semiconductor chip pattern are opened.

次に、前記フォトレジストマスクの開口から露出する下
地金属膜(外部端子)上に選択的に突起状電極層を堆積
させる。この突起状電極層は蒸着法或はメツキ法によっ
て堆積させている。
Next, a protruding electrode layer is selectively deposited on the underlying metal film (external terminal) exposed through the opening of the photoresist mask. This protruding electrode layer is deposited by a vapor deposition method or a plating method.

次に、前記フォトレジストマスクを除去する。Next, the photoresist mask is removed.

そして、前記突起状電極層に低温度の熱処理を施して形
状の整形がなされた突起状電極を形成する。
Then, the protruding electrode layer is subjected to low-temperature heat treatment to form a protruding electrode having a shaped shape.

この後、各半導体チップパターンに沿って半導体ウェー
ハにダイシング工程を施し、複数の半導体チップを形成
する。
Thereafter, the semiconductor wafer is subjected to a dicing process along each semiconductor chip pattern to form a plurality of semiconductor chips.

前述の突起状電極は、CCB法で形成された半導体装置
に限らず、TAB法で形成された半導体装置にも使用さ
れている。TAB法で形成された半導体装置はフレキシ
ブルなフィルム状基板に半導体チップを搭載している。
The aforementioned protruding electrodes are used not only in semiconductor devices formed by the CCB method but also in semiconductor devices formed by the TAB method. A semiconductor device formed by the TAB method has a semiconductor chip mounted on a flexible film-like substrate.

フィルム状基板のリード配線と半導体チップの外部端子
とは突起状電極を介在させて電気的かつ機械的に接続さ
れている。
The lead wires of the film-like substrate and the external terminals of the semiconductor chip are electrically and mechanically connected via protruding electrodes.

なお、CCB法やTAB法で使用される突起状電極形成
技術については、例えば日経マグロウヒル社、別舟[マ
イクロデバイセズJno、2.1984年6月11日発
行、第130頁乃至第147頁に記載されている。
The protruding electrode formation technology used in the CCB method and the TAB method is described, for example, in Nikkei McGraw-Hill, Besshu [Micro Devices Jno, 2. Published June 11, 1984, pp. 130 to 147. has been done.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

本発明者は、前述の技術の検討の結果、次のような問題
点を見出した。
As a result of studying the above-mentioned technology, the inventor found the following problems.

前記CCB法やTAB法で使用される突起状電極はフォ
トレジスト膜の塗布、露光、現像、フォトレジスト膜の
除去の夫々の工程を含むフォトリソグラフィ技術で形成
されている。このため、これらの突起状電極の製造プロ
セスが半導体ウェーハの製造プロセスに組込まれるので
、半導体ウェーハの製造プロセスが増加する。この半導
体ウェーへの製造プロセスの増加は、製造時間を大幅に
増大し、半導体装置の生産性を低下する。
The protruding electrodes used in the CCB method and TAB method are formed by a photolithography technique that includes the steps of coating a photoresist film, exposing, developing, and removing the photoresist film. Therefore, the process for manufacturing these protruding electrodes is incorporated into the process for manufacturing semiconductor wafers, thereby increasing the number of processes for manufacturing semiconductor wafers. This increase in manufacturing processes for semiconductor wafers significantly increases manufacturing time and reduces the productivity of semiconductor devices.

また、前記突起状電極は、フォトレジストマスクの膜厚
のばらつき、形状整形時の熱処理のむら等によって、半
導体ウェーハ内で高さや平面形状にばらつきを生じ易い
。このため、突起状電極の形状不良等、突起状電極の製
造プロセスの歩留りが低下する。
Furthermore, the protruding electrodes tend to vary in height and planar shape within the semiconductor wafer due to variations in the film thickness of the photoresist mask, unevenness in heat treatment during shaping, and the like. For this reason, the yield of the manufacturing process of the protruding electrodes is reduced due to defects in the shape of the protruding electrodes.

また、この突起状電極の製造プロセスは半導体ウェーハ
の製造プロセスに組込まれているので。
In addition, the manufacturing process for this protruding electrode is incorporated into the semiconductor wafer manufacturing process.

突起状電極の製造プロセスの歩留りの低下はそのまま半
導体ウェーハの製造プロセスの歩留りの低下につながる
A decrease in yield in the protrusion electrode manufacturing process directly leads to a decrease in yield in the semiconductor wafer manufacturing process.

本発明の目的は、突起状電極を使用する半導体装置にお
いて、半導体装置の製造プロセスに組込まれる突起状電
極の製造プロセスを低減し、半導体装置の生産性を向上
することが可能な技術を提供することにある。
An object of the present invention is to provide a technology that can reduce the manufacturing process of the protruding electrodes incorporated into the semiconductor device manufacturing process and improve the productivity of the semiconductor device in a semiconductor device using protruding electrodes. There is a particular thing.

本発明の他の目的は、前記突起状電極の形状のばらつき
を低減し、突起状電極の製造プロセスそのものの歩留り
を向上することが可能な技術を提供することにある。
Another object of the present invention is to provide a technique that can reduce variations in the shape of the protruding electrodes and improve the yield of the protruding electrode manufacturing process itself.

本発明の他の目的は、前記半導体装置の製造プロセスの
歩留りを向上することが可能な技術を提供することにあ
る。
Another object of the present invention is to provide a technique that can improve the yield of the semiconductor device manufacturing process.

本発明の他の目的は、前記目的を達成すると共に、前記
突起状電極を使用する半導体装置の構造を簡単化するこ
とが可能な技術を提供することにある。
Another object of the present invention is to provide a technique capable of achieving the above object and simplifying the structure of a semiconductor device using the protruding electrode.

本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

(1)基板表面に配列された電極に突起状電極を形成す
る電極形成方法であって、前記基板表面に配列された電
極に対応する位置においてフィルム状基板に埋込用穴を
形成し、この埋込用穴に突起状電極を埋込む工程と、こ
のフィルム状基板を前記基板表面に対向させ、このフィ
ルム状基板に埋込まれた突起状電極を前記基板表面に配
列された電極上に接着する工程とを備える。
(1) An electrode forming method in which protruding electrodes are formed on electrodes arranged on the surface of a substrate, in which holes for embedding are formed in a film-like substrate at positions corresponding to the electrodes arranged on the surface of the substrate; embedding the protruding electrodes in the embedding holes; placing the film-like substrate facing the surface of the substrate; and adhering the protruding electrodes embedded in the film-like substrate onto the electrodes arranged on the surface of the substrate; and a step of doing so.

(2)突起状電極を有する半導体装置であって、半導体
チップの外部端子が配列された側の表面に対向する絶縁
性のフィルム状基板を設け、前記半導体チップの表面に
配列された外部端子に対応する位置において前記フィル
ム状基板に埋込まれしかも一端側が前記外部端子に接着
された突起状電極を設け、このフィルム状基板の半導体
チップと対向する面と反対側の面に前記突起状電極の他
端側に電気的に接続された配線を設ける。
(2) A semiconductor device having protruding electrodes, in which an insulating film-like substrate is provided opposite to the surface of the semiconductor chip on which external terminals are arranged, and the external terminals arranged on the surface of the semiconductor chip are Protruding electrodes embedded in the film-like substrate and having one end bonded to the external terminals are provided at corresponding positions, and the protruding electrodes are provided on the surface of the film-like substrate opposite to the surface facing the semiconductor chip. A wiring electrically connected to the other end is provided.

〔作  用〕[For production]

上述した手段(1)によれば、基板表面に配列された電
極に突起状電極を接着する第1製造プロセスにおいて、
前記フィルム状基板に突起状電極を埋込む第2@造プロ
セス(突起状電極の形状を規定する製造プロセス)を独
立にしかも前記第1製造プロセスと並列的に行うように
したので、この第2製造プロセスに相当する分、前記第
1製造プロセスの製造時間を短縮し、生産性を向上する
ことができる。
According to the above-mentioned means (1), in the first manufacturing process of bonding the protruding electrodes to the electrodes arranged on the surface of the substrate,
The second manufacturing process (manufacturing process that defines the shape of the projecting electrodes) for embedding the protruding electrodes in the film-like substrate is performed independently and in parallel with the first manufacturing process. The manufacturing time of the first manufacturing process can be shortened by an amount corresponding to the manufacturing process, and productivity can be improved.

また、前記突起状電極の高さや平面形状をフィルム状基
板に形成された埋込用穴の深さや形状で規定したので、
突起状電極の形状のばらつきを低減し、前記第2製造プ
ロセスそのものの歩留りを向上することができる。
In addition, since the height and planar shape of the protruding electrode were defined by the depth and shape of the embedding hole formed in the film-like substrate,
It is possible to reduce variations in the shape of the protruding electrodes and improve the yield of the second manufacturing process itself.

また、前記第1製造プロセス、前記第2製造プロセスの
夫々を独立にしたので、前記第2製造プロセスの歩留り
に相当する分、前記第1製造プロセスの歩留りを向上す
ることができる。
Further, since the first manufacturing process and the second manufacturing process are made independent, the yield of the first manufacturing process can be improved by an amount corresponding to the yield of the second manufacturing process.

また、上述した手段(2)によれば、前記手段(1)に
よる効果の他に、前記突起状電極の高さや平面形状を規
定するフィルム状基板を配線基板として使用したので、
半導体装置そのものの構造を簡単化することができる。
Moreover, according to the above-mentioned means (2), in addition to the effect of the above-mentioned means (1), since a film-like substrate that defines the height and planar shape of the protruding electrode is used as a wiring board,
The structure of the semiconductor device itself can be simplified.

以下、本発明の構成について、半導体装置に本発明を適
用した一実施例とともに説明する。
Hereinafter, the structure of the present invention will be described together with one embodiment in which the present invention is applied to a semiconductor device.

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
Note that throughout the description of the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

〔発明の実施例〕[Embodiments of the invention]

(実施例I) 本実施例1は、CCB法で形成された半導体装置に本発
明を適用した1本発明の第1実施例である。
(Example I) Example 1 is a first example of the present invention in which the present invention is applied to a semiconductor device formed by the CCB method.

本発明の実施例■である半導体装置の概要を第1図(部
分断面構成図)で示す。
FIG. 1 (partial cross-sectional configuration diagram) shows an outline of a semiconductor device which is Embodiment 2 of the present invention.

第1図に示すように、半導体装置は1つ又は複数個の半
導体チップ1を搭載基板4に搭載している。
As shown in FIG. 1, the semiconductor device has one or more semiconductor chips 1 mounted on a mounting substrate 4. As shown in FIG.

前記半導体チップ1は、例えば単結晶珪素からなる半導
体基板IAの表面に図示しない複数の半導体素子を構成
している。この半導体基板IAの半導体素子が構成され
た表面上には層間絶縁膜IBを介在させて外部端子(ポ
ンディングパッド)ICが複数配列されている。外部端
子ICは、例えばアルミニウム膜、アルミニウム合金膜
等の低抵抗配線材料で構成されている。外部端子IC上
には、外部端子IC部分に開口IEを有するフィナルバ
ッシベーション膜IDが設けられている。
The semiconductor chip 1 includes a plurality of semiconductor elements (not shown) on the surface of a semiconductor substrate IA made of, for example, single crystal silicon. A plurality of external terminals (ponding pads) IC are arranged on the surface of the semiconductor substrate IA on which the semiconductor elements are formed, with an interlayer insulating film IB interposed therebetween. The external terminal IC is made of a low resistance wiring material such as an aluminum film or an aluminum alloy film. A final passivation film ID having an opening IE in the external terminal IC portion is provided on the external terminal IC.

前記搭載基板4は、例えば単結晶珪素、炭化珪素、セラ
ミック、樹脂等の基板4Aを主体として構成されている
。搭載基板4の半導体チップ1の表面と対向する表面側
には配、t4Bが延在している。配線4Bは例えばCu
膜、Ni膜の夫々を順次積層した複合膜で形成されてい
る。
The mounting substrate 4 is mainly composed of a substrate 4A made of, for example, single crystal silicon, silicon carbide, ceramic, or resin. A groove t4B extends on the surface side of the mounting board 4 facing the surface of the semiconductor chip 1. The wiring 4B is made of Cu, for example.
It is formed of a composite film in which a film and a Ni film are sequentially laminated.

前記半導体チップlの外部端子ICは、突起状電極(バ
ンプ電極)3を介在させて搭載基板4の配置1A4Bに
電気的かつ機械的に接続されている。前記外部端子IC
と突起状電極3との間には下地金属膜2を介在させてい
る。
The external terminal IC of the semiconductor chip 1 is electrically and mechanically connected to the arrangement 1A4B of the mounting board 4 with a protruding electrode (bump electrode) 3 interposed therebetween. The external terminal IC
A base metal film 2 is interposed between the protruding electrode 3 and the protruding electrode 3.

前記突起状電極3は低融点金属である半田で形成されて
いる。突起状電極3は第2図及び第3図(突起状電極の
製造プロセス毎に示す拡大断面図)に示すように次の手
順によって形成されている。
The protruding electrode 3 is made of solder, which is a low melting point metal. The protruding electrode 3 is formed by the following procedure, as shown in FIGS. 2 and 3 (enlarged sectional views showing each protruding electrode manufacturing process).

まず、第2図に示すように、フィルム状基板5Aを半導
体チップ1の外部端子ICが配列された側の表面に対向
させる。フィルム状基板5Aは半導体チップ1の表面に
配列された外部端子ICに対応する位置に埋込用穴5B
が設けられている。
First, as shown in FIG. 2, the film-like substrate 5A is made to face the surface of the semiconductor chip 1 on the side where the external terminals IC are arranged. The film-like substrate 5A has embedding holes 5B at positions corresponding to the external terminal ICs arranged on the surface of the semiconductor chip 1.
is provided.

この埋込用穴5Bには予じめ突起状電極3が埋込まれて
いる。フィルム状基板5Aは例えばポリイミド系樹脂等
の絶縁性及びフレキシブル性を有する樹脂で形成されて
いる。フィルム状基板5Aの厚さは形成する突起状電極
3の高さによって異なるが例えば100〜200[μm
]程度で形成する。埋込用穴5Bは貫通穴で形成されて
いる。埋込用穴5Bは、形成する突起状電極3の平面形
状に対応する形状で形成され、円形状、楕円形状、方形
状のいずれの形状で形成してもよい。
The protruding electrode 3 is embedded in the embedding hole 5B in advance. The film-like substrate 5A is made of an insulating and flexible resin such as polyimide resin. The thickness of the film-like substrate 5A varies depending on the height of the protruding electrodes 3 to be formed, but is, for example, 100 to 200 μm.
] Formed to the extent of. The embedding hole 5B is formed as a through hole. The embedding hole 5B is formed in a shape corresponding to the planar shape of the protruding electrode 3 to be formed, and may be formed in any shape such as a circular shape, an elliptical shape, or a rectangular shape.

このフィルム状基板5Aは1例えば第4図(フィルム状
基板の原形構造を示す斜視図)に示すように、埋込用穴
5B及びそれに埋込まれた突起状電極3を有する厚い方
形状基板(方形状に限定されない)5を薄くスライスす
ることによって形成することができる。このフィルム状
基板5Aの製造プロセス(第2製造プロセス)は、半導
体ウェーハに半導体チップパターンを形成し、ダイシン
グ工程で半導体ウェーハから半導体チップ1を形成し、
この半導体チップ1の外部端子IC上に突起状電極3を
形成し、この半導体チップ1を搭載基板4に搭載する一
連の製造プロセス(第1製造プロセス)に対して独立的
にかつ並列的に行われている。
For example, as shown in FIG. 4 (a perspective view showing the original structure of the film-like substrate), this film-like substrate 5A is a thick rectangular substrate ( It can be formed by thinly slicing 5 (not limited to a rectangular shape). The manufacturing process (second manufacturing process) of this film-like substrate 5A includes forming a semiconductor chip pattern on a semiconductor wafer, forming semiconductor chips 1 from the semiconductor wafer in a dicing process,
A projecting electrode 3 is formed on the external terminal IC of this semiconductor chip 1, and the process is performed independently and in parallel with a series of manufacturing processes (first manufacturing process) in which this semiconductor chip 1 is mounted on a mounting substrate 4. It is being said.

次に、前記半導体チップ1とフィルム状基板5Aとを対
向させた状態において熱処理を施す。熱処理は、突起状
電極3を半田で形成する場合、約200〜300[’C
]程度の低温度で行う。この熱処理によって、半導体チ
ップ1の外部端子lC上の予じめ形成されてあった下地
金属膜2と突起状電極3の一端側とが接着される。そし
て、突起状電極3の一端側と下地金属膜2との接着を利
用してフィルム状基板5Aを半導体チップ1の表面から
引き上げることによって、第3図に示すように、フィル
ム状基板5Aの埋込用穴5Bから突起状電極3を外すこ
とができる。つまり、半導体チップ1の外部端子IC上
は下地金属膜2を介在させて突起状電極3を形成するこ
とができる。
Next, heat treatment is performed with the semiconductor chip 1 and the film-like substrate 5A facing each other. When forming the protruding electrodes 3 with solder, the heat treatment is performed at approximately 200 to 300['C].
] at a low temperature. By this heat treatment, the base metal film 2 previously formed on the external terminal 1C of the semiconductor chip 1 and one end side of the protruding electrode 3 are bonded together. Then, by pulling up the film substrate 5A from the surface of the semiconductor chip 1 using the adhesion between one end side of the protruding electrode 3 and the base metal film 2, the film substrate 5A is buried as shown in FIG. The protruding electrode 3 can be removed from the insertion hole 5B. That is, the protruding electrode 3 can be formed on the external terminal IC of the semiconductor chip 1 with the base metal film 2 interposed therebetween.

この突起状電極3の外部端子ICへの形成は。The formation of this protruding electrode 3 on the external terminal IC is as follows.

半導体ウェーへの状態、半導体チップ1の状態のいずれ
の場合においても行うことができる。また、突起状電極
3は、搭載基板4の配線4A上に半導体チップ1の外部
端子IC上と共に或は単独に形成してもよい。
This process can be performed both in the semiconductor wafer state and in the semiconductor chip 1 state. Further, the protruding electrode 3 may be formed on the wiring 4A of the mounting substrate 4 together with the external terminal IC of the semiconductor chip 1, or may be formed independently.

前記下地金属膜2は外部端子IC1突起状電極3の夫々
との接着性がよい金属材料で形成されている。下地金属
膜2は、例えば、Ti膜、Cu膜、Ti膜を順次積層し
た複合膜或はAu膜、Cu膜、Cr膜を順次積層した複
合膜で形成されている。
The base metal film 2 is formed of a metal material that has good adhesion to each of the external terminals IC1 and protruding electrodes 3. The base metal film 2 is formed of, for example, a composite film in which a Ti film, a Cu film, and a Ti film are sequentially laminated, or a composite film in which an Au film, a Cu film, and a Cr film are sequentially laminated.

このように、半導体チップ1に配列された外部端子IC
に突起状電極3を形成する電極形成方法であって、前記
半導体チップ1の表面に配列された外部端子ICに対応
する位置においてフィルム状基板5Aに埋込用穴5Bを
形成し、この埋込用穴5Bに突起状電極3を埋込む工程
と、このフィルム状基板5Aを前記半導体チップ1の表
面に対向させ、このフィルム状基板5Aに埋込まれた突
起状電極3を前記半導体チップ1の表面に配列された外
部端子IC上に接着する工程とを備えたことにより、半
導体チップ1の表面に配列された外部端子ICに突起状
電極3を接着する一連の第1製造プロセスにおいて前記
フィルム状基板5Aに突起状電極3を埋込む第2製造プ
ロセス(突起状電極3の形状を規定する製造プロセス)
を独立にしかも前記第1製造プロセスと並列的に行うよ
うにしたので、この第2製造プロセスに相当する分。
In this way, the external terminal ICs arranged on the semiconductor chip 1
In this electrode forming method, a protruding electrode 3 is formed in a film-like substrate 5A at a position corresponding to an external terminal IC arranged on the surface of the semiconductor chip 1, and a hole 5B for embedding is formed in a film-like substrate 5A. A step of embedding the protruding electrode 3 in the hole 5B, and placing the film-like substrate 5A facing the surface of the semiconductor chip 1, and embedding the protruding electrode 3 embedded in the film-like substrate 5A on the semiconductor chip 1. By including the step of adhering the protruding electrodes 3 onto the external terminal ICs arranged on the surface of the semiconductor chip 1, the film-like Second manufacturing process of embedding the protruding electrode 3 in the substrate 5A (manufacturing process that defines the shape of the protruding electrode 3)
Since the steps are performed independently and in parallel with the first manufacturing process, the amount corresponding to the second manufacturing process.

前記第1製造プロセスの製造時間を短縮し、半導体装置
の生産性を向上することができる。
The manufacturing time of the first manufacturing process can be shortened and the productivity of semiconductor devices can be improved.

また、前記突起状電極3の高さや平面形状をフィルム状
基板5Aに形成された埋込用穴5Bの深さや形状で規定
したので、突起状電極3の形状のばらつきを低減し、形
状不良等、前記第2製造プロセスそのものの歩留りを向
上することができる。
In addition, since the height and planar shape of the protruding electrode 3 are defined by the depth and shape of the embedding hole 5B formed in the film-like substrate 5A, variations in the shape of the protruding electrode 3 can be reduced, and shape defects etc. , the yield of the second manufacturing process itself can be improved.

また、前記第1製造プロセス、前記第2製造プロセスの
夫々を独立にしたので、前記第2製造プロセスの歩留り
に相当する分、前記第1製造プロセスの歩留りを向上す
ることができる。
Further, since the first manufacturing process and the second manufacturing process are made independent, the yield of the first manufacturing process can be improved by an amount corresponding to the yield of the second manufacturing process.

また、突起状電極3の製造プロセスにおいて、フォトレ
ジスト膜の塗布、露光、現像、フォトレジスト膜の除去
の夫々の工程を含むフォトリソグラフィ技術を廃止した
ので、より半導体装置の生産性を向上することができる
In addition, in the manufacturing process of the protruding electrode 3, the photolithography technology, which includes the steps of applying a photoresist film, exposing, developing, and removing the photoresist film, has been abolished, thereby further improving the productivity of semiconductor devices. I can do it.

また、突起状電極3の形成は半導体ウェーハの状態、半
導体チップ1の状態のいずれの場合においても行うこと
ができるので、前記第1製造プロセスの自由度が向上す
る。
Furthermore, since the protruding electrodes 3 can be formed in either the semiconductor wafer state or the semiconductor chip 1 state, the degree of freedom in the first manufacturing process is improved.

本実施例■は前記突起状電極3を半田で形成した場合に
ついて説明したが、本発明はそれ以外の材料例えばAu
膜、Cu膜、Mo膜等の高展性金属材料で突起状電極3
を形成してもよい。高展性金属材料で形成された突起状
電極3は熱圧着等の手段によって半導体チップ1の外部
端子IC上に接着される。
In this embodiment (2), the projecting electrode 3 is formed of solder, but the present invention is also applicable to other materials such as Au.
The protruding electrode 3 is made of highly malleable metal material such as film, Cu film, Mo film, etc.
may be formed. The protruding electrode 3 made of a highly malleable metal material is bonded onto the external terminal IC of the semiconductor chip 1 by means such as thermocompression bonding.

また、突起状電極3を半導体チップ1の外部端子ICと
実質的に同一金属材料で形成した場合は。
Further, when the protruding electrode 3 is formed of substantially the same metal material as the external terminal IC of the semiconductor chip 1.

同一金属材料の接着性は良好なので、接着性を高める下
地金属膜2を廃止することができる。
Since the adhesiveness of the same metal material is good, the base metal film 2 which increases the adhesiveness can be omitted.

(実施例■) 本実施例■は、TAB法で形成された半導体装置に本発
明を適用した、本発明の第2実施例である。
(Example 2) This example 2 is a second example of the present invention in which the present invention is applied to a semiconductor device formed by the TAB method.

本発明の実施例■である半導体装置の概要を第5図(部
分断面斜視図)で示す。
FIG. 5 (partially sectional perspective view) shows an outline of a semiconductor device which is Embodiment 2 of the present invention.

第5図に示すように、半導体装置は、半導体チップ1の
外部端子ICに突起状電極3を形成するフィルム状基板
5Aをそのまま配線基板として使用している。つまり、
フィルム状基板5Aは、半導体チップ1の外部端子IC
に対応する位置に突起状電極3を埋込み、半導体チップ
1と対向する面と反対側の面に配線(リード配線)5C
を設けている。半導体チップ1の外部端子ICと突起状
電極3とは前記実施例■と同様に接着されており、突起
状電極3と配線SCとも接着されている。
As shown in FIG. 5, the semiconductor device uses a film-like substrate 5A on which protruding electrodes 3 are formed on the external terminal IC of the semiconductor chip 1 as it is as a wiring board. In other words,
The film-like substrate 5A is an external terminal IC of the semiconductor chip 1.
A protruding electrode 3 is embedded in a position corresponding to the wiring (lead wiring) 5C on the surface opposite to the surface facing the semiconductor chip 1.
has been established. The external terminal IC of the semiconductor chip 1 and the protruding electrode 3 are bonded together in the same manner as in the embodiment (2), and the protruding electrode 3 and the wiring SC are also bonded together.

半導体チップ1はフィルム状基板5Aの中央部分におい
て取り付けられている。この半導体装置のフィルム状基
板5Aの周辺部分は外部装置の配線基板6に取り付られ
ている。フィルム状基板5Aの配線5Cは埋込まれた突
起状電極3を介在させて配線基板6の配線6Aと電気的
かつ機械的に接続されている。なお1図示していないが
、このフィルム状基板5Aの配線5Cと配線基板6の配
線6Aとを接続するレイアウトルールは半導体チップ1
の外部端子ICと配線5Cとを接続するレイアウトルー
ルに比べて緩いので、配線5Cと配線6Aとの接続はボ
ンディングワイヤ法や従来型の突起状電極で行ってもよ
い。
The semiconductor chip 1 is attached at the center of the film-like substrate 5A. A peripheral portion of the film-like substrate 5A of this semiconductor device is attached to a wiring board 6 of an external device. The wiring 5C of the film-like substrate 5A is electrically and mechanically connected to the wiring 6A of the wiring board 6 through the embedded protruding electrode 3. Although not shown in the figure, the layout rule for connecting the wiring 5C of the film-like substrate 5A and the wiring 6A of the wiring board 6 is based on the semiconductor chip 1.
Since the layout rules for connecting the external terminal IC and the wiring 5C are looser than the layout rules for connecting the wiring 5C and the wiring 6A, the wiring 5C and the wiring 6A may be connected by a bonding wire method or a conventional protruding electrode.

フィルム状基板5Aは埋込用穴5Bとそれに埋込まれた
突起状電極3との接着性が劣化しないように、突起状電
極3として低融点金属である半田を使用する場合、半導
体チップ1の外部端子ICと突起状電極3との接着は低
温超音波接合法で行う。この低温超音波接合法で使用さ
れる温度は約200 [’C]以下である。
When using solder, which is a metal with a low melting point, as the protruding electrode 3, the film-like substrate 5A is designed to prevent the adhesion between the embedding hole 5B and the protruding electrode 3 embedded therein from deteriorating. The external terminal IC and the protruding electrode 3 are bonded together using a low-temperature ultrasonic bonding method. The temperature used in this low-temperature ultrasonic bonding method is about 200 ['C] or less.

このように、TAB法で形成された半導体装置であって
、半導体チップ1の外部端子ICが配列された側の表面
に対向する絶縁性のフィルム状基板5Aを設け、前記半
導体チップ1の表面に配列された外部端子ICに対応す
る位置において前記フィルム状基板5Aに埋込まれしか
も一端側が前記外部端子ICに接着された突起状電極3
を設け。
In this semiconductor device formed by the TAB method, an insulating film-like substrate 5A is provided opposite to the surface of the semiconductor chip 1 on which external terminals IC are arranged. A protruding electrode 3 is embedded in the film-like substrate 5A at a position corresponding to the arranged external terminal IC, and has one end bonded to the external terminal IC.
established.

このフィルム状基板5Aの半導体チップ1と対向する面
と反対側の面に前記突起状電極3の他端側に電気的に接
続された配mscを設けることにより、前記突起状電極
3の高さや平面形状を規定するフィルム状基板5Aを配
線基板として使用したので、半導体装置そのものの構造
を簡単化することができる。
By providing a wiring msc electrically connected to the other end of the protruding electrode 3 on the surface opposite to the surface facing the semiconductor chip 1 of the film-like substrate 5A, the height of the protruding electrode 3 can be adjusted. Since the film-like substrate 5A that defines the planar shape is used as a wiring board, the structure of the semiconductor device itself can be simplified.

また、フィルム状基板5Aを樹脂で形成することにより
、フィルム状基板5Aそのものに弾力性があるので、半
導体チップ1の表面を保護することができる。
Further, by forming the film-like substrate 5A with resin, the film-like substrate 5A itself has elasticity, so that the surface of the semiconductor chip 1 can be protected.

また、フィルム状基板SA上の配線5Cは実質的に全域
がフィルム状基板5Aと接着された状態にあるので、特
に、フィルム状基板5Aの中央部分の細い配線5Cの機
械的強度を向上することができる。このフィルム状基板
5Aの配線5Cの機械的強度の向上は、配線5Cの変形
を低減し、半導体チップ1の外部端子1の配列された位
置と配線5Cの位置とが変化しないので、多数端子の同
時ボンディングが簡単に行える。
Furthermore, since substantially the entire area of the wiring 5C on the film-like substrate SA is bonded to the film-like substrate 5A, it is possible to particularly improve the mechanical strength of the thin wiring 5C in the center of the film-like substrate 5A. I can do it. This improvement in the mechanical strength of the wiring 5C of the film-like substrate 5A reduces the deformation of the wiring 5C, and since the position where the external terminals 1 of the semiconductor chip 1 are arranged and the position of the wiring 5C do not change, many terminals are Simultaneous bonding can be easily performed.

以上1本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。
The invention made by the present inventor has been specifically explained above based on the above embodiments, but the present invention is as follows.

前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
It goes without saying that the invention is not limited to the embodiments described above, and that various changes can be made without departing from the spirit thereof.

例えば、本発明は、半導体チップと配線基板との接続に
限定されず、配線基板間の接続に適用することができる
For example, the present invention is not limited to connection between a semiconductor chip and a wiring board, but can be applied to connection between wiring boards.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

突起状電極を使用する半導体装置において、半導体装置
の製造プロセスに組込まれる突起状電極の製造プロセス
を低減し、半導体装置の生産性を向上することができる
In a semiconductor device using a protruding electrode, the number of protruding electrode manufacturing processes incorporated in the semiconductor device manufacturing process can be reduced, and the productivity of the semiconductor device can be improved.

突起状電極を使用する半導体装置の構造を簡単化するこ
とができる。
The structure of a semiconductor device using protruding electrodes can be simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1本発明の実施例Iである半導体装置の概要を
示す部分断面構成図、 第2図及び第3図は、前記半導体装置に使用される突起
状電極を製造プロセス毎に示す拡大断面図、 第4図は、前記突起状電極を形成するフィルム状基板の
原形構造を示す斜視図、 第5図は、本発明の実施例■である半導体装置の概要を
示す部分断面斜視図である。 図中、1・・・半導体チップ、IC・・・外部端子、3
・・・突起状電極、4・・・搭載基板、5A・・・フィ
ルム状基板、5B・・・埋込用穴、5C・・・配線であ
る。 第1図
FIG. 1 is a partial cross-sectional configuration diagram showing an outline of a semiconductor device that is Embodiment I of the present invention, and FIGS. 2 and 3 are enlarged views showing protruding electrodes used in the semiconductor device for each manufacturing process. 4 is a perspective view showing the original structure of the film-like substrate on which the projecting electrodes are formed; FIG. 5 is a partially sectional perspective view showing an outline of a semiconductor device which is Embodiment 2 of the present invention. be. In the figure, 1... semiconductor chip, IC... external terminal, 3
... Protruding electrode, 4... Mounting substrate, 5A... Film-like substrate, 5B... Hole for embedding, 5C... Wiring. Figure 1

Claims (1)

【特許請求の範囲】 1、基板表面に配列された電極に突起状電極を形成する
電極形成方法であって、前記基板表面に配列された電極
に対応する位置においてフィルム状基板に埋込用穴を形
成し、この埋込用穴に突起状電極を埋込む工程と、該フ
ィルム状基板を前記基板表面に対向させ、該フィルム状
基板に埋込まれた突起状電極を前記基板表面に配列され
た電極上に接着する工程とを備えたことを特徴とする電
極形成方法。 2、前記突起状電極は半田等の低融点金属やAu、Cu
、Mo等の高展性金属で形成され、前記フィルム状基板
は樹脂で形成されていることを特徴とする特許請求の範
囲第1項に記載の電極形成方法。 3、前記突起状電極は前記基板表面に配列された電極と
実質的に同一金属材料で形成されていることを特徴とす
る特許請求の範囲第1項又は第2項に記載の電極形成方
法。 4、半導体チップの外部端子が配列された側の表面に対
向する絶縁性のフィルム状基板を設け、前記半導体チッ
プの表面に配列された外部端子に対応する位置において
前記フィルム状基板に埋込まれしかも一端側が前記外部
端子に接着された突起状電極を設け、該フィルム状基板
の半導体チップと対向する面と反対側の面に前記突起状
電極の他端側に電気的に接続された配線を設けたことを
特徴とする半導体装置。
[Claims] 1. An electrode forming method for forming protruding electrodes on electrodes arranged on the surface of a substrate, the method comprising: forming holes for embedding in a film-like substrate at positions corresponding to the electrodes arranged on the surface of the substrate; and embedding protruding electrodes in the embedding holes, placing the film-like substrate facing the surface of the substrate, and arranging the protruding electrodes embedded in the film-like substrate on the surface of the substrate. A method for forming an electrode, comprising the step of adhering the electrode onto the electrode. 2. The protruding electrode is made of low melting point metal such as solder, Au, Cu.
2. The method of forming an electrode according to claim 1, wherein the electrode is made of a highly malleable metal such as Mo, and the film-like substrate is made of a resin. 3. The electrode forming method according to claim 1 or 2, wherein the protruding electrodes are formed of substantially the same metal material as the electrodes arranged on the surface of the substrate. 4. An insulating film-like substrate is provided opposite the surface of the semiconductor chip on which external terminals are arranged, and the film-like substrate is embedded in the film-like substrate at a position corresponding to the external terminals arranged on the surface of the semiconductor chip. Moreover, a protruding electrode is provided with one end adhered to the external terminal, and a wiring electrically connected to the other end of the protruding electrode is provided on the surface of the film-like substrate opposite to the surface facing the semiconductor chip. A semiconductor device characterized in that:
JP14272588A 1988-06-09 1988-06-09 Electrode formation and semiconductor using the same Pending JPH021929A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14272588A JPH021929A (en) 1988-06-09 1988-06-09 Electrode formation and semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14272588A JPH021929A (en) 1988-06-09 1988-06-09 Electrode formation and semiconductor using the same

Publications (1)

Publication Number Publication Date
JPH021929A true JPH021929A (en) 1990-01-08

Family

ID=15322134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14272588A Pending JPH021929A (en) 1988-06-09 1988-06-09 Electrode formation and semiconductor using the same

Country Status (1)

Country Link
JP (1) JPH021929A (en)

Similar Documents

Publication Publication Date Title
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
JP2792532B2 (en) Semiconductor device manufacturing method and semiconductor wafer
US6087201A (en) Method of manufacturing ball grid array electronic component
JPH11135663A (en) Molded bga type semiconductor device and manufacture thereof
JP2002110898A (en) Semiconductor device
US7396754B2 (en) Method of making wafer level ball grid array
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6664138B2 (en) Method for fabricating a circuit device
JP2009516369A (en) Chip assembly and method of manufacturing the chip assembly
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
JPH1174312A (en) Semiconductor device and method for forming solder bump
JPS61214444A (en) Semiconductor device
JPH0831879A (en) Semiconductor device, tab tape and production thereof
JPS60120543A (en) Semiconductor device and lead frame used therefor
JPH021929A (en) Electrode formation and semiconductor using the same
JP4168494B2 (en) Manufacturing method of semiconductor device
JP3397045B2 (en) Semiconductor device and manufacturing method thereof
JP2004327652A (en) Semiconductor device and its manufacturing method
JPS5824014B2 (en) Manufacturing method of mounting body
JPH11340267A (en) Semiconductor chip and its manufacture and semiconductor device
EP1365450A1 (en) An improved wire-bonded chip on board package
JP3773427B2 (en) Manufacturing method of BGA type semiconductor device
JP2549278Y2 (en) Hybrid integrated circuit board
US20030205793A1 (en) Wire-bonded chip on board package
JP3674550B2 (en) Semiconductor device