JPH02190955A

JPH02190955A - 入出力制御方式

Info

Publication number: JPH02190955A
Application number: JP970889A
Authority: JP
Inventors: Riichi Yasue; 利一安江; Tomihisa Hatano; 幡野　冨久; Shiro Oishi; 大石　志郎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-01-20
Filing date: 1989-01-20
Publication date: 1990-07-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マイクロコンピュータの入出力デバイスの制
御方式に関する。

〔従来の技術〕

パーソナルコンピュータやワープロ、ワークステーショ
ンでは、半導体技術の進歩に伴ない高性能マイクロプロ
セッサや周辺ＬＳＩが安価に供給される様になったため
、次々に新機種が発表されるに至った。また、オペレー
ティングシステムやアプリケーションソフトウェアの機
能を向上させた新モデル展開が頻繁に行なわれるように
なった。

一方、入力装置の進歩も目覚ましいものがある。

ハードディスクやフロンピディスクでは小型、大容量化
が進み、プリンタでは高速、高品質の方向に行き、通信
でも回線の高速化や異機種間接続のための通信プロトコ
ルが出現している。

しかし、新しい入出力装置を採用するためには。

オペレーティングシステムやアプリケーションソフトウ
ェアの手直しが必要になり、従来装置を使っているユー
ザはソフトウェアの入替えを行なわなければならず、上
記のように、新機種が次々に開発されるに至っては、ハ
ードウェアとソフトウェアを対応させるのはユーザもメ
ーカ側も大変となる。いかに新入出力装置とソフトウェ
アの互換性をとるかが大きな課題となっている。

ところで、ソフトウェアの構成方法を見ると、例えば、
マイクロソフト社が開発しパーソナルコンピュータで広
く使われているＭＳ−ＤＯＳオペレーティングシステム
では、ハードウェアを直接制御する部分はデバイスドラ
イバに集め、その上にオペレーティングシステムとアプ
リケーションプログラムを構築し、ハードウェアに依存
しない形にしてソフトウェアの拡張を行なっている。い
いかえると、ハードウェアであるデバイスの上にデバイ
スドライバ、オペレーティングシステム。

アプリケーションプログラムを積み上げており、デバイ
スドライバがドライバの仕様変更をすべて吸収しており
、ハードウェアとオペレーティングシステム、アプリケ
ーションといったソフトウェアの緩衝地帯となっている
。

このデバイスドライバは１通常、オペレーティングと一
緒に供給されるため、新しいデバイスに交換したときに
は、その都度、新しいバージョンのオペレーティングシ
ステムに入れ替えなければならない。

アプリケーションソフトウェアだけを考えると、例えば
、特開昭６３−１０８４５９号公報のように、メモリカ
ードでプログラムを供給し、メモリカードの交換によっ
てプログラム入れ替えを行なう方法もあるが、ハードウ
ェア資源の仕様変更に対しては考慮されていない。

〔発明が解決しようとする課題〕

以上の説明のように、′Ｉ！Ａ在のマイクロコンピュー
タシステムは、入出力装置に対するソフトウェアの互換
性について配慮がされておらず、入出力装置の交換に伴
なってソフトウェアを入れ替えなければならないという
問題があった。

本発明は上記事情に鑑みてなされたものであり、入出力
装置が変更・追加になってもソフトウェアの修正が全く
いらない入出力制御方式を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、入出力装置をマイクロコン
ピュータシステムに接続するための入出力制御アダプタ
を設け、アダプタに入出力装置を直接制御する入出力デ
バイスと制御プログラムを記憶したＲＯＭを搭載し、マ
イクロプロセッサシステムの、例えばＯ８やアプリケー
ションプログラムなどの入出力デバイスを使用するソフ
トウェアからの呼出しで、上記の制御プログラムがマイ
クロプロセッサ上で実行されながら入出力デバイスを制
御するようにしたものである。

また、マイクロプロセッサシステムの負荷を軽減するた
めに、アダプタに、さらに、別のマイクロコンピュータ
サブシステムを搭載し、入出力デバイスの制御をうけも
たせることにより、システムとサブシステムが並列処理
できるようにしたものである。

また、必要に応じて、アダプタにシステムとサブシステ
ムの両方からアクセスできる２ポートメモリを追加し、
２ポートメモリを介して、多量のデータの受渡しをでき
るようにしたものである。

さらに、制御プログラムを記憶したＲＯＭのアクセス時
間が遅いときには、ＲＯＭの内容をシステムのメインメ
モリにコピーして、これをマイクロプロセッサで実行す
るようにしたものである。

また、さらに、システムから見て、ＲＯＭのアドレス空
間が多きすぎたり、位置が問題になるときは、アドレス
変換回路で別のアドレス空間に動かすようにしたもので
ある。

〔作用〕

上記構成において、制御プログラムとこれを使用するソ
フトウェアとは互換性のあるインタフェースでデータの
交換を行なう、いずれもシステムのマイクロプロセッサ
で動作するため、物理的な位置が違っていてもとくに問
題はない、新しい入出力装置に置き換えるときは、新し
い入出力デバイスとこれを制御するプログラムがアダプ
タの交換によって一緒に入れ替わるので、従来のオペレ
ーティングシステムやアプリケーションソフトウェアが
そのまま使用できることになる。

〔実施例〕

以下１本発明の一実施例を図面を使用して説明する。

第１図は本発明が採用されているマイクロコンピュータ
システムの構成例を示すブロック図である。同図におい
て、２は全体及び個々の装置の制御を統轄するＣＰＵで
、このＣＰＵ２にはキーボード７１からの入力データが
キーボードコントローラ７を介して与えられ、表示器５
１にＣＰＵ２の指示で文字や線分が表示コントローラ５
を介して表示される。６はＦＤコントローラで、ＣＰＵ
２からの指令に従って、フロッピディスク（ＦＤ）６１
を駆動制御する。ＲＯＭ３は、プログラムをＦＤ６１か
ら読むためのローダが入っており、電源がオンすると、
ＣＰＵ２は、ローダから実行し、ＦＤ６１からプログラ
ムをＲＡＭ４に読み込んで処理をプログラムに移す。Ｒ
ＡＭ４のプログラムにはオペレーティングシステムやア
プリケーションソフトウェアがあるが、これらは本発明
の要旨とは直接関係しないため、ここではこれらをまと
めて入出力装置を動かすアプリケーションプログラム（
略してＡＰ）と呼ぶことにする。

ＲＯＭ３．ＲＡＭ４．表示コントローラ５．ＦＤコント
ローラ６、キーボードコントローラ７はシステムバス１
１を通してＣＰＵ２で制御され、これらは図中の点線に
示すシステム本体１に格納されている。表示［５１，Ｆ
Ｄ６１．キーボード７１は各コントローラとケーブルで
接続される。

８はプリンタカードで、システム本体に挿入することに
よりシステムバス１１と接続され、ＣＰＵ２の制御に従
ってプリンタケーブル８２で繋がっているプリンタ８１
を印字駆動する。

９は通信カードで、プリンタカード８と同様に、システ
ム本体に挿入することによりシステムバス１１と接続さ
れ、ＣＰＵ２の制御に従って通信ケーブル９１ヘデータ
の送信、受信を行なう。

第２図は、第１図の実施例におけるプリンタカード８内
部の構成例を示すブロック図である。同図のプリンタコ
ントローラ８４はプリンタケーブル８２とシステムバス
１１の間に位置し、ＣＰＵ２からシステムバス１１を通
してくる指令をプリンタケーブル８２を介してプリンタ
８１に伝えるための回路である。プリンタコントローラ
８４は例えば、インテル社製、ＩＣ８２５５Ａを用いる
。８３はシステムバス１１に接続されているＲＯＭで、
この中に記憶されているプリンタコントローラ制御プロ
グラムＣ以下、これをプリンタハンドラと呼ぶ）が、Ｃ
ＰＵ２により、プリンタコントローラ８４を直接制御す
る。ＲＯＭ８３のプリンタハンドラは、上位のソフトウ
ェアであるＲＡＭ４のＡＰから呼出されてプリンタコン
トローラ８４を駆動するハードウェア依存のプログラム
であり、これをプリンタカード８に収納している点が本
実施例の要点である。

第３図は、第１図の実施例における通信カード９内部の
構成例を示すブロック図である。同図におイテ、ＣＰＵ
９４．ＲＯＭ９５．通信コントローラ９７．及びバス９
８で、マイクロコンピュータサブシステムを植成してい
る。通信コントローラ９７は、例えば、インテル社製、
ＩＣ８２５１Ａを用いる。ＣＰＵ９４はカード内のＲＯ
Ｍ９３以外の回路の制御を統轄し、システム本体１のＣ
ＰＵ２と同時に動作（並列動作）することができる。こ
のＣＰＵ９４には回、Ｉ！９１からの受信データが通信
コントローラ９７を介して入力され、ＣＰＵ９４の指示
で送信データが通信コントローラ９７を介して回線９１
に出力される。ＲＯＭ９５は、データの送受信を正しく
行なうためにあらかじめ決められた通信手順を実行する
プログラムが入っている。例えば、公衆網に接続するた
めのモデムの制御や、データ伝送の際の伝送誤りのチエ
ツク等である。国際標準として規格化されているデータ
伝送制御手順であるＨＤＬＣ（ｈ　ｉ　ｇ　ｈｌｅｖｅ
ｌ　　ｄａｔａ　　１ｉｎｋ　　ｃｏｎｔｒ。

ｌ　　ｐｒｏｃｅｄｕｒｅｓ）手順のような高度な通信
手順を処理するプログラムを入れておけば。

これらのプログラムの実行をＣＰＵ９４を中心としたマ
イクロコンピュータサブシステムが受は持つことができ
、システム本体１のＣＰＵ２の負荷が軽くなる。ＲＡＭ
９９はＣＰＵ９４がデータを送受信するためのワークメ
モリである。

通信カードコントローラ９６は通信カード９のアダプタ
コントローラとして動作する。このコントローラ９６と
２ポートメモリ９２は、ＣＰＵ２を中心１としたマイク
ロコンピュータシステムとＣＰＵ９４を中心としたマイ
クロコンピュータサブシステムの両方に接続されており
、その詳細は後で詳述する。ＣＰＵ２からシステムバス
１１を通して伝えられる指令は５通信カードコントロー
ラ９６を介してＣＰＵ９４への割込みとなり、これに従
ってＲＯＭ９５の通信プログラムが動く、逆に、ＲＯＭ
９５の通信プログラムがデータ受信を通知するときは、
ＣＰＵ９４から通信カードコントローラ９６を介してＣ
ＰＵ２に割込みをかける。

送受信のデータは、２ポートメモリ９２を介してＣＰＵ
２とＣＰＵ９４間で受渡される。２ポートメモリ９２に
は、システムバス１１とサブシステムバス９８の両方か
ら同時に読書きすることができる。この２ポートメモリ
９２の具体例は第８図に示した。したがって回線９１か
らの受信データをＣＰＵ９４が２ポートメモリ９２に書
いているときに、ＣＰＵ２が前受信データを読出して処
理することができる。

９３はシステムバス１１に接続されているＲＯＭで、こ
の中に記憶されている通信制御プログラム（以下、これ
を通信カードハンドラと呼ぶ）が。

ＲＡＭ４のＡＰから呼出され、ＣＰＵ２により、通信カ
ードコントローラ９６を制御する。

第４図は、システム本体１のＣＰＵ２のメモリ空間１６
Ｍ（メガ）バイトに対するメモリ割当て状態を示したも
のである。立上げプログラムの入ったＲＯＭ３．ＡＰの
入ったＲＡＭ４の他に、キーボードコントローラ７、表
示コントローラ５゜ＦＤコントローラ６、プリンタコン
トローラ８４゜通信カードコントローラ９６の各種コン
トローラがメモリ空間に割当てである。システム本体１
に搭載されていない通信カードハンドラ９３．プリンタ
ハンドラ８３のプログラムなども同メモリ空間の一部に
割当てられる。

第８図は、第３図の２ポートメモリ９２の楕成例を示す
ブロック図である。２ポートメモリ９２は、マイクロコ
ンピュータシステム、マイクロコンピュータサブシステ
ムの両方から読み出し／書き込み可能なＲＡＭ９２４．
システムバス１１を制御するシステムバス制御部９２１
．サブシステムバス９８を制御するサブシステムバス制
御部９２３、システムバス１１とサブシステムバス９８
から同時にＲＡＭ９２４をアクセスしたときのメモリ競
合調停を行なうメモリ競合調停部９２２からなる。シス
テムバス１１とサブシステムバス９８は独立した非同期
バスであり、お互を二は識せずにＲＡＭ９２４を自由に
アクセスできるようにするために、メモリ競合調停部９
２２では、先着順にＲＡＭ９２４へのアクセス権を認め
、片方のバスがＲＡＭ９２４をアクセス中のとき他方の
バスからのアクセスを待たせるようにする。このメモリ
競合調停部９２２としては、例えば日立製ＩＣ・ＨＤ６
３３１０などを用いることができる。

第９図は、本発明の一つの要部である第３図の通信カー
ドコントローラ９６の一実施例を示すブロック図である
。通信カードコントローラ９６は。

システムバス１１を制御するシステムバス制御部９６１
、サブシステムバス９８を制御するサブシステムバス制
御部９６６、システムバス１１上のＣＰＵ２からサブシ
ステムバス９８上のＣＰＵ９４への動作指示の有無を示
す起動フラグ９６２、動作指示情報を格納する起動レジ
スタ９６３、ＣＰＵ９４からＣＰ　Ｕ、　２への報告フ
ラグ９６５、報告情報を格納する報告レジスタ９６４か
らなる。

次に第８図、第９図を用いて通信カード９の送信動作に
ついて説明する。ＣＰＵ２は２ポートメモリ９２のＲＡ
Ｍ９２４に送信データを設定し、起動レジスタ９６３に
送信指示動作情報を設定した後、起動フラグ９６２をセ
ットする。これによりＣＰＵ９４に割込み９６８が発生
し、ＣＰＵ２から動作起動がかかったことを知る。その
後、ＣＰＵ９４は起動レジスタ９６３の内容をＲＡＭ９
９内に退避し、起動フラグ９６２をリセットした後、動
作指示内容にしたがってデータ送信を開始する。起動フ
ラグ９６２はＣＰＵ２から読出し可能であり、ＣＰＵ２
は起動フラグ９６２がリセットされたことで、通信カー
ド９が次の動作指示を受は入れ可能であることを知る。

これは、通信カード９がＣＰＵ２からの動作指示を、紛
失することなく連続的に受は入れること馨可能にするた
めのインタフェースである。

また、該処理は、データ通信とは非同期に１割込み処理
として速やかに実行される。

次に受信動作について説明する。回線９１からの受信デ
ータは通信コントローラ９７により２ポートメモリ９２
に転送した後、受信動作の終結をＣＰＵ９４に知らせる
。ＣＰＵ９４は通信コントローラ９７の終結状態を見て
受信が正常に行なねれたことを確認し、受信報告情報を
報告レジスタ９６４に設定し、報告フラグ９６５をセッ
トする。

これによりＣＰＵへ割込み９６７が発生し、ＣＰＵ２は
、報告レジスタ９６４の報告情報を読みとった後、報告
フラグをリセットする。ＣＰＵ９４は報告フラグがリセ
ットされたことで、次の通信カード９からの報告をＣＰ
Ｕ２が処理可能であることを知る。

これは、ＣＰＵ２がＣＰＵ９４からの報告を、紛失する
ことなく連続的に受は入れることを可能とするためのイ
ンタフェースである。

起動レジスタ９６３はＣＰＵ２から読み出し／書き込み
可能なレジスタ、報告レジスタ９６４はＣＰＵ９４から
読み出し／書き込み可能なレジスタである。いずれも、
読み出しを可能にしているのは、レジスタの故障チエツ
クを書き込み側のＣＰＵで行なうためである。

つぎに第１図に示した本発明の動作について、回線９１
からのデータをプリンタ８１に印字する例で説明する。

第５図はＲＡＭ４のＡＰ、第６図はＲＯＭ８３のプリン
タハンドラ、第７図はＲＯＭ９３の通信カードハンドラ
のフローチャートの例を示したものである。第７図のＲ
ＯＭ９３には３つの通信カードハンドラが入っているも
のとする。

最初に電源が入ると、ＲＯＭ３の立上げプログラムでＦ
Ｄ６１からＲＡＭ４に、第４図に示す。

ＦＤハンドラ、表示ハンドラ、キーボードハンドラ４ｂ
をロードし、続いて割込みベクタ４Ｃのあらかじめ決め
られた位置にＦＤハンドラ、表示ハンドラ、キーボード
ハンドラ４ｂとプリンタハンドラ８３２通信ハンドラの
３つのプログラムの先頭位置を書込む。以降、外部割込
みや内部の割込み命令によって、各ハンドラを呼出すこ
とができる。つぎにＦＤハンドラを用いてＦＤ　６１か
らＲＡＭ４にＡ　Ｐ　４　ａをロードしてＡＰ４ａに処
理を移す。

ＡＰ４　ａは第５図のフローチャートに従って動作する
。まずステップＡ１で通信カード９が挿入されているか
チエツクし、挿入されていればステップＡ２で通信カー
ドハンドラ９３の初期処理部を呼出して通信カード９の
中を初期化する。第７図（ａ）に通信ハンドラ初期処理
部のフローチャートを示す。ステップＥ１で通信カード
９内部の２ポートメモリ９２や通信カードコントローラ
９７を初期化し、ステップＥ２で２ポートメモリ上に受
信バッファエリアを複数個定義して待ち行列にしてつな
げておく。これを空キューと呼ぶ。ステップ３では空キ
ューから先頭の受信バッファを取出し、これを通信カー
ドコントローラ９６を介してＲＯＭ９５の通信プログラ
ムに渡して受信指示して処理を終了し、呼出し元の第５
図のステップＡ−３へ戻る。ステップＡ３ではプリンタ
力−ド８の有無をチエツクする。ステップＡｌ、ステッ
プＡ３で通信カード９やプリンタカード８が挿入されて
いなければＡＰの処理を終了する。もし通信カード９や
プリタカードが無い状態で通信カードハンドラ９３やプ
リンタハンドラ８３を呼出した場合、ハンドラプログラ
ムが存在していないためにＣＰＵ２は暴走する。ステッ
プＡｌ、ステップＡ３はこれを防ぐためのチエツク処理
である。

第５図のステップＡ４では通信ハンドラ９３のＡＰ処理
部を呼出して受信データを受取る。もしまだデータが送
られてこなければ、ステップＡ５で再度ステップＡ４の
通信カードハンドラ９３を呼出す。データが受信される
までステップＡ４とステップＡ５を繰返すが、ＡＰを複
数個持っているシステムでは、この間に別のＡＰを実行
することもできる。データが受信されると、ステップＡ
６に移り、ここでプリンタハンドラ８３を呼出して受信
データをプリンタ８１に印字させ、再び受信データを持
つ。

つぎに１通信カードハンドラ９３の通信カード処理部を
第７図（ｂ）のフローチャートを参照しながら説明する
。通信カードハンドラ９３の通信カード処理部は、サブ
システムがデータを受信すると通信カードコントローラ
９６を介してＣＰＵ２に割込みを発生させ、これによっ
て呼出される。

ステップＤ１では受信データが入っている受信バッファ
を待ち行列としてつなげる。

これを処理キューと呼ぶ。つぎにステップＤ２で空キュ
ーを調べ、受信バッファがあればステップＤ３に移って
、ステップＥ３と同様に、サブシステムに受信バッファ
を渡して受信起動を指示する。

ステップＤ２で受信バッファが空いていなければそのま
ま処理を終了し、割込みで中断した処理を再開する。受
信バッファが空いていないというのは全受信バッファが
プリンタに印字待ちになっている状態である。

第７図（ａ）の通信カードハンドラ９３のＡＰ処理部は
第５図のＡＰから呼出される。ステップＣ１で処理キュ
ーを見て受信データの有無をチエツクし、無ければ処理
を終了して呼出し元へ戻る。

受信データが有る場合は、ステップＣ２で、受信バッフ
ァから受信データを取出してＡＰのあらかじめ決められ
たエリアにコピーし、ステップＣ３で受信バッファを空
キューに戻す。つぎに、ステップＣ４でサブシステムが
受信起動されているかを調べ、起動されていなければ、
ステップＣ５で、ステップＤ３、ステップＥ３と同じ方
法でサブシステムに空キューの受信バッッファを渡して
受信起動を指示する。受信起動がすでに行なわれている
場合は処理を終了する。

第６図はプリンタハンドラ８３のフローチャートである
。ここではプリンタ８１がＪＩＳ漢字コードを扱うのに
対し、回線データがシフトＪＩＳ漢字コードであるとし
、プリンタハンドラ８３でシフトＪＩＳからＪＩＳコー
ドへのコード変換を行なうものとする。コード変換テー
ブルは、第４図に示すように、プリンタハンドラ８３の
ＲＯＭ８３の中に８３ｂとして格納されている。第６図
のステップＢ１でプリンタ８１を起動した後、受信デー
タを順番にＡＰのバッファから読み出してステップＢ２
で上記のコード変換を行ない、ステップＢ３で変換され
たコードをプリンタ８１に出力する。つぎにステップＢ
４でバッファのアドレスを更新し、受信データが無くな
るまでステップＢ２からステップＢ５を繰返す。

上記詳述した本発明の実施例では、プリンタハンドラ８
３や通信カードハンドラ９３をカードの１く０Ｍに記憶
されたまま実行したが、これを、旦、ＲＡＭ４にコピー
してＲＡＭ４上で動かすこともできる。また、各ハンド
ラをメモリ空間の固定位置に割付けたが、ハンドラプロ
グラムを再配置可能な構造にしてシステムでハンドラの
配置を自由に変えて動かすこともできる。また、各ハン
ドラの呼出し方法として割込みベクタを用いたが、テー
ブルを使ったり、直接呼出すこともできる。

また、プリンタと通信について説明したが、本発明はデ
ィスク装置や一般の入出力装置全てに適用することがで
きることはいうまでもない。

［発明の効果］以上説明したように本発明によれば、ハードウエアを制
御するプログラムをハードウェアと一緒に提供できるの
で従来ソフトウェアを変更せずにそのまま動かすことが
できるという効果がある。

また、ハードウェアとソフトウェアを対応づける必要が
ないためユーザ、メーカともに管理が簡単になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すマイクロコンピュータ
システムのブロック構成図、第２図、第３図は第１図の
実施例中、カード８．９のブロック構成図、第４図は第
１図のシステムの記憶構成図、第５図はアプリケーショ
ンソフトウェアの動作を示すフローチャート、第６図、
第７図はプリンタと通信のハードウェア制御動作を示す
フローチャート、第８図及び第９図は第３図の実施例中
、２ボ一トメモリ９２１通信カードコントローラ９６の
詳細ブロック構成図である。１・・・マイクロコンピュータシステム、２・・・ＣＰ
Ｕ、３・・・ＲＯＭ、４・・・ＲＡＭ、５・・・表示コ
ントローラ、６・・・ＦＤコントローラ、７・・・キー
ボードコントローラ、８・・・プリンタカード、９・・・通信カー第：５目晃２０晃４圓光７目（θ）（ｂ＞（の第８圀

Claims

【特許請求の範囲】１、バスに接続されたマイクロプロセッサ、メインメモ
リ、各種入出力デバイス、入出力制御アダプタ用ポート
を含むマイクロコンピュータシステムにおいて、該入出
力デバイスとその制御プログラムを記憶した第１のＲＯ
Ｍで構成される入出力制御アダプタを前記入出力制御ア
ダプタ用ポートに搭載し、前記マイクロプロセッサで前
記制御プログラムを直接実行して前記アダプタ上の前記
入出力デバイスを制御できるようにした入出力制御方式
。２、前記入出力制御アダプタが、前記入出力デバイスと
これを制御する別のマイクロコンピュータサブシステム
及びアダプタコントローラ、第２のＲＯＭで構成され、
該第２のＲＯＭの制御プログラムが該アダプタコントロ
ーラ、該マイクロコンピュータサブシステムを通して前
記入出力デバイスを制御できるようにした請求項１記載
の入出力制御方式。３、前記入出力アダプタに、入出力デバイスとこれを制
御する別のマイクロコンピュータサブシステムと、前記
第１のＲＯＭと該サブシステムとからアクセスできる２
ポートメモリを追加し、該２ポートメモリを介してデー
タの受渡しができるようにした請求項２記載の入出力制
御方式。４、前記第１のＲＯＭ内容を前記メインメモリにコピー
してこれを前記マイクロプロセッサで実行することによ
り前記入出力デバイスの制御を行なうようにした請求項
１、２又は３記載の入出力制御方式。