JPH02186633A - Semiconductor device and manufacture thereof of semiconductor device - Google Patents

Semiconductor device and manufacture thereof of semiconductor device

Info

Publication number
JPH02186633A
JPH02186633A JP465089A JP465089A JPH02186633A JP H02186633 A JPH02186633 A JP H02186633A JP 465089 A JP465089 A JP 465089A JP 465089 A JP465089 A JP 465089A JP H02186633 A JPH02186633 A JP H02186633A
Authority
JP
Japan
Prior art keywords
layer
wiring
interface
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP465089A
Other languages
Japanese (ja)
Inventor
Takashi Kawakubo
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP465089A priority Critical patent/JPH02186633A/en
Publication of JPH02186633A publication Critical patent/JPH02186633A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make it possible to avoid a trouble due to an electromigration and a stress-migration by a method wherein an interface layer due to ion irradiation is formed on the interface between an insulating layer and a wiring layer. CONSTITUTION:A wiring layer 1 and an insulating layer 2 are formed and thereafter, impact is inflicted on atoms constituting the layers 1 and 2 by ion irradiation. Moreover, the atoms in the layer 2 are sputtered in the interior of the layer 1 to diffuse in the layer 1 and reversely, the atoms in the layer 1 are diffused in the layer 2 and an interface layer is formed in the vicinity of the interface between the layers 1 and 2.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、微細配線を有する高集積度の半導体装置およ
び半導体装置の製造方法に関し、更に詳しくは、前記微
細配線のエレクトロマイグレーション耐性およびストレ
スマイグレーション耐性の向上技術に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a highly integrated semiconductor device having fine wiring and a method for manufacturing the semiconductor device, and more particularly, to Concerning techniques for improving migration resistance and stress migration resistance.

(従来の技術) 近年、半導体技術の急激な発展にともなって、半導体装
置への高密度、高集積化が要求され続けている。
(Prior Art) In recent years, with the rapid development of semiconductor technology, there continues to be a demand for higher density and higher integration of semiconductor devices.

この高密度、高集積化の要求により微細配線が施された
半導体装置においては、エレクトロマイグレーションお
よびストレスマイグレーションが大きな課題となってい
る。すなわち、このエレクトロマイグレーションとは、
常温以上に保持された配線において、電流によって質量
の移動が誘起される現象である。この現象が起こると、
配線を構成する導体材料が部分的に除去されたり蓄積さ
れたりするため、配線の断線や短絡が生じることがある
。またストレスマイグレーションとは、常温以上に保持
された配線において、電流を流さない状態で内部応力に
よって質量の移動が誘起される現象であり、この現象が
起こると、配線に局所的な断線が生じる原因となる。
Due to the demand for high density and high integration, electromigration and stress migration have become major issues in semiconductor devices with fine wiring. In other words, this electromigration is
This is a phenomenon in which mass movement is induced by electric current in wiring that is maintained at room temperature or higher. When this phenomenon occurs,
Because the conductive material that makes up the wiring is partially removed or accumulated, disconnections or short circuits may occur in the wiring. Stress migration is a phenomenon in which mass movement is induced by internal stress in wiring that is kept above room temperature without current flowing. When this phenomenon occurs, it causes local disconnections in the wiring. becomes.

このエレクトロマイグレーションおよびストレスマイグ
レーションを防止するため、半導体集積回路に設けられ
ている微小配線を構成する導体材料として、従来よりア
ルミニウム合金が使用されている。
In order to prevent this electromigration and stress migration, aluminum alloys have conventionally been used as a conductive material constituting minute wiring provided in semiconductor integrated circuits.

例えば、アルミニウム(AI)に対し1〜10重量%、
好適には2重量%の銅(Cu)の添加で形成されるアル
ミニウム合金配線は(特開昭4951871号公報)、
A1粒界に介在するCuA1□粒子によりAI原子の移
動を抑制しようとするもので、この合金配線の使用によ
り、エレクトロマイグレーションに対する平均寿命が延
ばされている。
For example, 1 to 10% by weight of aluminum (AI),
The aluminum alloy wiring preferably formed by adding 2% by weight of copper (Cu) (Japanese Unexamined Patent Publication No. 4951871)
The purpose is to suppress the movement of AI atoms by CuA1□ particles interposed in the A1 grain boundaries, and the use of this alloy wiring extends the average lifespan against electromigration.

(発明が解決しようとする課題) しかしながら、集積回路の回路密度が高められ、デバイ
スの小型化が進むにつれて相互接続のための配線の幅が
微細になっている傾向下では、上述のCu添加A1合金
配線であっても、エレクトロマイグレーションに対する
十分な耐性が得られない。特に、配線の幅が1.5μm
以下になると、エレクトロマイグレーションおよびスト
レスマイグレーションによるものとみられる故障が顕著
になるf噴量にあった。
(Problem to be Solved by the Invention) However, as the circuit density of integrated circuits increases and the width of wiring for interconnection becomes finer as devices become smaller, the above-mentioned Cu-added A1 Even with alloy wiring, sufficient resistance to electromigration cannot be obtained. In particular, the wiring width is 1.5 μm
Below this, the f injection amount was such that failures likely to be caused by electromigration and stress migration became noticeable.

本発明の目的は前記問題点を解決することであり、高集
積化に対応した微細幅の配線形成において、エレクトロ
マイグレーションおよびストレスマイグレーションによ
る故障を回避し得る半導体装置、および半導体装置の製
造方法を提供することを目的とする。
An object of the present invention is to solve the above-mentioned problems, and to provide a semiconductor device and a method for manufacturing a semiconductor device that can avoid failures due to electromigration and stress migration in forming fine-width wiring corresponding to high integration. The purpose is to

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明者は上記目的を達成すべく鋭意研究を重ねた結果
、絶縁層と配線層との界面にイオン照射による界面層を
形成することにより、微小配線におけるエレクトロマイ
グレーション耐性およびストレスマイグレーション耐性
が著しく向上されることを見出して本発明を完成するに
至った。
(Means for Solving the Problems) As a result of extensive research to achieve the above object, the present inventors have developed an approach to reduce electromagnetic effects in microwirings by forming an interface layer by ion irradiation at the interface between an insulating layer and a wiring layer. The present invention was completed based on the discovery that migration resistance and stress migration resistance are significantly improved.

すなわち本発明は、半導体基板上に絶縁層を介して配線
層を形成する過程と、この配線層を被覆する絶縁層を形
成する過程とを有する半導体装置の製造方法において、
前記絶縁層と配線層との界面に、界面層を形成し得るイ
オン照射を施す過程を加えてこの界面に強固な界面層を
生成させ、エレクトロマイグレーションおよびストレス
マイグレーションによる断線を抑制することを特徴とす
るものである。
That is, the present invention provides a method for manufacturing a semiconductor device that includes the steps of forming a wiring layer on a semiconductor substrate via an insulating layer, and forming an insulating layer covering the wiring layer.
A process of irradiating ions capable of forming an interface layer is added to the interface between the insulating layer and the wiring layer to generate a strong interface layer at the interface, thereby suppressing wire breakage due to electromigration and stress migration. It is something to do.

このイオン照射は、半導体基板に絶縁層を介して配線層
を形成し、この配線層を被覆する絶縁層を形成した後、
この半導体基板全体に対して施し、前記配線層とこの配
線層の下側および上側の絶縁層とのそれぞれの界面に界
面層を形成してもよいし、半導体基板上に絶縁層を介し
て配線層を形成した後に行って、−旦これら絶縁層と配
線層との界面に界面層を形成し、その後、前記配線層を
被覆する絶縁層を形成し、再度イオン照射により配線層
とこの配線層を被覆する絶縁層との界面に界面層を形成
する方法をとってもよい。
This ion irradiation forms a wiring layer on the semiconductor substrate via an insulating layer, and after forming an insulating layer covering this wiring layer,
It may be applied to the entire semiconductor substrate to form an interface layer at each interface between the wiring layer and an insulating layer on the lower side and upper side of this wiring layer, or it may be applied to the entire semiconductor substrate to form an interface layer on the interface between the wiring layer and the insulating layer on the lower side and the upper side of this wiring layer. After forming the wiring layer, an interface layer is first formed at the interface between the insulating layer and the wiring layer, and then an insulating layer covering the wiring layer is formed, and the wiring layer and this wiring layer are separated by ion irradiation again. A method may also be used in which an interface layer is formed at the interface with an insulating layer covering the substrate.

本発明において、配線層を構成する材料としては、例え
ばAl−3t、Al−3i−Cu等のアルミニウム合金
、あるいは銅合金をあげることがでる。
In the present invention, examples of materials constituting the wiring layer include aluminum alloys such as Al-3t and Al-3i-Cu, and copper alloys.

また、本発明において、絶縁層を構成する材料としては
、ケイ酸ガラス、窒化ケイ素、酸窒化ケイ素などの無機
化合物、あるいはポリイミド樹脂などの有機化合物をあ
げることができる。
Further, in the present invention, examples of the material constituting the insulating layer include inorganic compounds such as silicate glass, silicon nitride, and silicon oxynitride, and organic compounds such as polyimide resin.

また、本発明において、照射するイオンの種類としては
、アルゴン(A r )等の不活性ガス、ケイ素(Si
)、酸素(0□)等をあげることができる。
In the present invention, the types of ions to be irradiated include inert gas such as argon (Ar), silicon (Si
), oxygen (0□), etc.

そしてイオン照射の際の加速電圧は、10keV以上1
000keV以下であることが望ましい。この設定は、
配線層とこの配線層の下側または上側の絶縁層とのそれ
ぞれの界面をイオンが透過するためには10keV以上
の電圧が必要であり、1000keV以上の加速電圧で
は半導体基板内に形成された活性層に損傷を与えるため
である。
The accelerating voltage during ion irradiation is 10 keV or more.
000 keV or less is desirable. This setting is
A voltage of 10 keV or more is required for ions to pass through the interface between the wiring layer and the insulating layer below or above this wiring layer, and an accelerating voltage of 1000 keV or more will destroy the active material formed in the semiconductor substrate. This is because it damages the layer.

またイオンの照射量は、10′4個/CIf以上102
°個/d以下が望ましい。この設定は、10′4個/c
I11以下では配線層と絶縁層との界面付近の原子を衝
撃により拡散して界面層を形成するのに不十分であり、
1020個/d以上では効果が増さずに逆に配線層や絶
縁層に及ぼす損傷が多くなるためである。
In addition, the ion irradiation amount is 10'4/CIf or more 102
Desirably less than °/d. This setting is 10′4 pieces/c
I11 or less is insufficient to diffuse atoms near the interface between the wiring layer and the insulating layer by impact to form an interface layer;
This is because if the number is more than 1020 pieces/d, the effect will not be increased and, on the contrary, damage to the wiring layer and insulating layer will increase.

なお、配線層と絶縁層との界面に対するイオン照射の際
には、照射を数置に分けて行うようにしてもよい。
Note that when ion irradiation is performed on the interface between the wiring layer and the insulating layer, the irradiation may be performed in several parts.

(作用) 本発明者は、エレクトロマイグレーションやストレスマ
イグレーションによる断線現象と配線層の構造などにつ
いて種々の検討を行った。その結果、アルミニウム合金
からなる配線層の幅カ月。
(Function) The present inventor has conducted various studies on the disconnection phenomenon caused by electromigration and stress migration, the structure of wiring layers, and the like. As a result, the width of the wiring layer made of aluminum alloy is 1 month.

5μm程度以下になると、第1図に示すように、配線層
1はその長手方向に沿って配線層1を構成する金属結晶
の単結晶が一列に並んだ、いわゆるバンブー構造を取る
ことが多いが、このようなバンブー構造の配線層lにお
いてエレクトロマイグレーションやストレスマイグレー
ションによる断線が生じる際には、後述するように配線
層1と絶縁層2の界面3の性質に強く支配されているこ
となどが判明した。
When the thickness is about 5 μm or less, as shown in FIG. 1, the wiring layer 1 often takes a so-called bamboo structure in which single crystals of the metal crystals constituting the wiring layer 1 are lined up in a row along its longitudinal direction. It has been found that when a disconnection occurs due to electromigration or stress migration in the wiring layer 1 of such a bamboo structure, it is strongly controlled by the properties of the interface 3 between the wiring layer 1 and the insulating layer 2, as described later. did.

例えばエレクトロマイグレーションは、電流すなわち電
子が配線材料の原子に衝突して活性化することにより原
子の拡散が加速され、この原子の拡散によりボイドの発
生・成長が促がされ断線が生じせしめられる現象である
が、第2図に矢印に示すように、常温以上に保持された
配線に電流を流した際の原子の拡散4は、配線層1と絶
縁層2との界面3において頻繁に起こっている。すなわ
ち、この界面3に置ける原子の拡散4がエレクトロマイ
グレーションに寄与していることがわかる。
For example, electromigration is a phenomenon in which current, or electrons, collide with and activate atoms in the wiring material, accelerating the diffusion of atoms, and this diffusion of atoms promotes the generation and growth of voids, resulting in wire breakage. However, as shown by the arrow in Figure 2, atomic diffusion 4 occurs frequently at the interface 3 between the wiring layer 1 and the insulating layer 2 when a current is passed through the wiring held above room temperature. . That is, it can be seen that the diffusion 4 of atoms at this interface 3 contributes to electromigration.

また、ボイド5の発生も結晶粒界6と界面3の接点であ
ることが多い。したがってエレクトロマイグレーション
は、配線層1と絶縁層2との界面3の性質すなわち微構
造、界面エネルギ、強度などに依存するといえる。
Further, voids 5 often occur at points of contact between grain boundaries 6 and interfaces 3. Therefore, it can be said that electromigration depends on the properties of the interface 3 between the wiring layer 1 and the insulating layer 2, ie, the microstructure, interface energy, strength, etc.

またストレスマイグレーションは、主として熱応力によ
り生じた配線層内の3軸的引っ張り応力により原子の拡
散が加速され、ボイドの発生・成長が促され断線に至る
現象であるが、第3図に矢印で示すように、常温以上に
保持され且つ電流が流されていない配線における原子の
拡散7も、配線層1と絶縁層2との界面3において頻繁
に起こっており、この界面3に置ける原子の拡散7がス
トレスマイグレーションに寄与していることがわかる。
Stress migration is a phenomenon in which the triaxial tensile stress in the wiring layer caused mainly by thermal stress accelerates the diffusion of atoms, promoting the generation and growth of voids and leading to disconnection. As shown, atomic diffusion 7 in the wiring that is kept above room temperature and no current is flowing occurs frequently at the interface 3 between the wiring layer 1 and the insulating layer 2, and the atomic diffusion 7 at this interface 3 It can be seen that 7 contributes to stress migration.

またボイド5も結晶粒界6と界面3の接点から発生し成
長してゆく。
Further, voids 5 also occur and grow from the contact points between grain boundaries 6 and interfaces 3.

このエレクトロマイグレーションおよびストレスマイグ
レーションの性質から、特に配線幅の小さいバンブー構
造の結晶を有する配線層1においてエレクトロマイグレ
ーションやストレスマイグレーションを防止するために
は、配線層Iと絶縁層2との界面3における原子の界面
拡散を抑制することが有効であり、またボイド5の発生
のサイトとなる界面3や粒界6のエネルギを低減するこ
とが有効であることがわかる。
Due to the nature of this electromigration and stress migration, in order to prevent electromigration and stress migration especially in the wiring layer 1 having a bamboo structure crystal with a small wiring width, atoms at the interface 3 between the wiring layer I and the insulating layer 2 must be It can be seen that it is effective to suppress the interfacial diffusion of , and it is also effective to reduce the energy of the interface 3 and grain boundaries 6, which are the sites where voids 5 occur.

本発明においては、配線層lと絶縁層2を形成した後、
イオン照射により配線層1および絶縁層2を構成する原
子に衝撃を与えることで、絶縁層2の原子を内部でスパ
ッタリングして配線層l中に拡散させ、また逆に配線層
lの原子を絶縁層2中にスパッタリングさせることで、
配線層lと絶縁層2との界面3付近に界面層を形成させ
る。この配線層1中への絶縁層2の原子の拡散、および
配線層lの原子による界面層の形成により、界面3にお
ける配線層1の原子の拡散が抑制され、配線層1に電流
や熱応力が加わった際に原子の拡散によって生じるエレ
クトロマイグレーションやストレスマイグレーションに
よる断線等の故障を防止できる。
In the present invention, after forming the wiring layer l and the insulating layer 2,
By bombarding the atoms constituting the wiring layer 1 and the insulating layer 2 with ion irradiation, the atoms of the insulating layer 2 are internally sputtered and diffused into the wiring layer l, and conversely, the atoms of the wiring layer l are insulated. By sputtering into layer 2,
An interface layer is formed near the interface 3 between the wiring layer 1 and the insulating layer 2. Due to the diffusion of the atoms of the insulating layer 2 into the wiring layer 1 and the formation of an interface layer by the atoms of the wiring layer 1, the diffusion of the atoms of the wiring layer 1 at the interface 3 is suppressed, and the wiring layer 1 is subjected to electric current and thermal stress. It is possible to prevent failures such as wire breakage due to electromigration and stress migration caused by atomic diffusion when ions are applied.

また、イオン照射により配線層lおよび絶縁層2を構成
する原子に衝撃を与えた際に、配線層lの結晶にボイド
5や格子間原子などの結晶欠陥を誘起し、配線抵抗の増
大や結晶粒内の拡散速度の増大により、エレクトロマイ
グレーションやストレスマイグレーションへ悪影響を与
えることがある。この悪影響に対して、配線層lを構成
する材料の融点の絶対温度の1/’4〜3/4の温度、
例えばAIであれば絶対温度での融点が933にである
からその1/4〜3/4である233に〜700に程度
の温度で焼鈍を行うことにより、生成した界面層に実質
的に影響を与えずに、誘起された結晶欠陥を除去するこ
とができる。
Furthermore, when the atoms constituting the wiring layer 1 and the insulating layer 2 are bombarded by ion irradiation, crystal defects such as voids 5 and interstitial atoms are induced in the crystal of the wiring layer 1, resulting in an increase in wiring resistance and crystallization. An increase in the diffusion rate within the grains may adversely affect electromigration and stress migration. To deal with this adverse effect, a temperature of 1/4 to 3/4 of the absolute melting point of the material constituting the wiring layer l,
For example, in the case of AI, the melting point at absolute temperature is 933, so annealing at a temperature of 233 to 700, which is 1/4 to 3/4 of that, will substantially affect the generated interface layer. The induced crystal defects can be removed without causing any damage.

また配線層1を、シリサイドと金属等の2層以上で形成
する場合があるが、この場合にも同様にイオン照射によ
り、配線層1と絶縁層2との間に強固な界面層が生成さ
れるともに、2種類以上の配線層間の界面の結合が強固
になされ、界面での拡散を抑制でき、さらに配線層間の
コンタクト抵抗の低減を図れる利点がある。
Further, the wiring layer 1 may be formed of two or more layers such as silicide and metal, but in this case as well, a strong interface layer is generated between the wiring layer 1 and the insulating layer 2 by ion irradiation. Both have the advantage that the interface between two or more types of wiring layers is strongly bonded, diffusion at the interface can be suppressed, and contact resistance between the wiring layers can be reduced.

(実施例) 以下、本発明にかかる半導体装置の一実施例について、
第4図を参照しながら説明する。
(Example) Hereinafter, an example of the semiconductor device according to the present invention will be described.
This will be explained with reference to FIG.

まず、シリコン基板8(拡散層は図示せず)の表面にC
VD法によりホウ酸リン酸ケイ酸ガラスからなる膜厚1
.2±0.2μmの絶縁層2aを形成した。この絶縁層
2aにリソグラフィ工程によりコンタクトホール(図示
せず)などの所定のパターンを形成した。次に、Al−
0,5%Si合金をターゲットとしてスパッタリングを
行い、膜厚O08十0.1μmのA I −0,5%S
i層を堆積した後、リソグラフィ工程により幅1.2μ
mの配線層1を形成した。続いてCVD法により全面に
リン酸ケイ酸ガラスからなる膜厚0.5±0.1μmの
絶縁層2bを形成した。この後、イオン照射装置を用い
て、150keνで加速されたアルゴンイオン(Ar+
)を5X10Is個/ c+!照射した。さらに、大気
中で350°C15分の焼鈍熱処理を行った。
First, C was applied to the surface of the silicon substrate 8 (diffusion layer not shown).
Film thickness 1 made of borate phosphate silicate glass by VD method
.. An insulating layer 2a having a thickness of 2±0.2 μm was formed. A predetermined pattern such as a contact hole (not shown) was formed in this insulating layer 2a by a lithography process. Next, Al-
Sputtering was performed using a 0.5% Si alloy as a target to form an A I -0.5% S film with a film thickness of 08-0.1 μm.
After depositing the i-layer, the width is 1.2μ by a lithography process.
A wiring layer 1 of m was formed. Subsequently, an insulating layer 2b made of phosphosilicate glass and having a thickness of 0.5±0.1 μm was formed on the entire surface by CVD. After that, using an ion irradiation device, argon ions (Ar+
) 5X10Is/c+! Irradiated. Further, annealing heat treatment was performed at 350° C. for 15 minutes in the atmosphere.

比較のためにイオン照射以外は全く上記実施例と同様の
半導体装置を製造した。
For comparison, a semiconductor device was manufactured that was completely the same as the above example except for ion irradiation.

上記実施例および比較例で製造された半導体装置の配線
層1に2X106A/ci!の電流を流し、大気中、2
00°Cで500時間保持してエレクトロマイグレーシ
ョンによる故障率を測定した。その結果、イオン照射を
していない比較例では故障率が7%であったのに対し、
実施例では故障は全く認められなかった。
2X106A/ci! A current of 2 is passed through the atmosphere,
The failure rate due to electromigration was measured after holding at 00°C for 500 hours. As a result, the failure rate was 7% in the comparative example without ion irradiation, whereas
No failures were observed in the examples.

また上記実施例および比較例で製造された別の半導体装
置を、大気中、180°Cで2000時間保持してスト
レスマイグレーションによる故障率を測定した。その結
果、イオン照射をしていない比較例では故障率が12%
であったのに対し、実施例では故障は全く認められなか
った。
Further, other semiconductor devices manufactured in the above Examples and Comparative Examples were held in the atmosphere at 180° C. for 2000 hours, and the failure rate due to stress migration was measured. As a result, in a comparative example without ion irradiation, the failure rate was 12%.
In contrast, no failure was observed in the example.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明にかかる半導体装置および
半導体装置の製造方法によれば、エレクトロマイグレー
ションおよびストレスマイグレーションによる故障を有
効に防止することができ、特に配線幅が2μm以下の場
合には顕著な効果がみられる等、微細配線において素子
の高い信軌性を実現できるものであり、その工業的有用
性は極めて高い。
As detailed above, according to the semiconductor device and the method for manufacturing a semiconductor device according to the present invention, failures due to electromigration and stress migration can be effectively prevented, and this is particularly noticeable when the wiring width is 2 μm or less. It is possible to achieve high reliability of the element in fine wiring, such as the effects seen, and its industrial usefulness is extremely high.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はバンブー構造の配線の模式図、第2図はエレク
トロマイグレーションによる配線破断の模式図、第3図
はストレスマイグレーションによる配線破断の模式図、
第4図は本発明の実施例において製造された半導体装置
の断面図である。 1・・・配線層     2.2a、2b・・・絶縁層
3・・・界面      4,7・・・原子の拡散5・
・・ボイド 6・・・粒界
Fig. 1 is a schematic diagram of wiring in a bamboo structure, Fig. 2 is a schematic diagram of wiring rupture due to electromigration, and Fig. 3 is a schematic diagram of wiring rupture due to stress migration.
FIG. 4 is a sectional view of a semiconductor device manufactured in an example of the present invention. 1... Wiring layer 2.2a, 2b... Insulating layer 3... Interface 4, 7... Diffusion of atoms 5.
...Void 6...Grain boundary

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板上に絶縁層を介して配線層、および該
配線層を被覆する絶縁層が形成される半導体装置におい
て、前記絶縁層と配線層との界面にイオン照射による界
面層を有したことを特徴とする半導体装置。
(1) In a semiconductor device in which a wiring layer and an insulating layer covering the wiring layer are formed on a semiconductor substrate via an insulating layer, an interface layer formed by ion irradiation is provided at the interface between the insulating layer and the wiring layer. A semiconductor device characterized by:
(2)半導体基板上に絶縁層を介して配線層を形成する
過程と、該配線層を被覆する絶縁層を形成する過程を有
する半導体装置の製造方法において、前記絶縁層と配線
層との界面に、界面層を形成し得るイオン照射を施す過
程を有することを特徴とする半導体装置の製造方法。
(2) In a method for manufacturing a semiconductor device, the method includes forming a wiring layer on a semiconductor substrate via an insulating layer, and forming an insulating layer covering the wiring layer, at an interface between the insulating layer and the wiring layer. 1. A method for manufacturing a semiconductor device, comprising the step of applying ion irradiation capable of forming an interface layer.
JP465089A 1989-01-13 1989-01-13 Semiconductor device and manufacture thereof of semiconductor device Pending JPH02186633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP465089A JPH02186633A (en) 1989-01-13 1989-01-13 Semiconductor device and manufacture thereof of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP465089A JPH02186633A (en) 1989-01-13 1989-01-13 Semiconductor device and manufacture thereof of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02186633A true JPH02186633A (en) 1990-07-20

Family

ID=11589831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP465089A Pending JPH02186633A (en) 1989-01-13 1989-01-13 Semiconductor device and manufacture thereof of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02186633A (en)

Similar Documents

Publication Publication Date Title
KR0169270B1 (en) Method for manufacturing a semiconductor
JP3096699B2 (en) Aluminum alloy wiring layer, method for producing the same, and aluminum alloy sputtering target
JP3535893B2 (en) Method for forming metal layer of semiconductor device
JP3631392B2 (en) Method for forming wiring film
US4899206A (en) Semiconductor device
JPH03148131A (en) Semiconductor element and its manufacture
JP2000349085A (en) Semiconductor device and its manufacture
JPH0963992A (en) Formation method of metal layer and formation method of interconnection
US6638856B1 (en) Method of depositing metal onto a substrate
KR100654520B1 (en) Copper alloy for semiconductor interconnections, fabrication method thereof, semiconductor device having copper alloy interconnections fabricated by the method, and sputtering target for fabricating copper alloy interconnections for semiconductors
JPH02186633A (en) Semiconductor device and manufacture thereof of semiconductor device
JPH10172923A (en) Forming mehtod for metallic wiring for semiconductor device
JP3179065B2 (en) Method for manufacturing semiconductor device
JP3471266B2 (en) Semiconductor device manufacturing method and semiconductor device
JPS59114841A (en) Manufacture of semiconductor device
JPH04186629A (en) Semiconductor device and manufacture thereof
JP2007242951A (en) Barrier film for semiconductor wiring, copper wiring for semiconductor, manufacturing method of this wiring, and sputtering target for forming semiconductor barrier film
JP2008016627A (en) Semiconductor device and method of manufacturing the same
JP3638678B2 (en) Wiring hole and method for manufacturing wiring hole
JPH0774177A (en) Method and equipment for manufacturing semiconductor device
JP2961840B2 (en) Manufacturing method of Al wiring structure
JP2558732B2 (en) Method for forming thin film wiring for semiconductor device
JP2001068475A (en) Copper wiring
JPS62165328A (en) Method of alloying metal after oxidization
JPS6410097B2 (en)