JPH02179695A - Processor for electronic musical instrument - Google Patents

Processor for electronic musical instrument

Info

Publication number
JPH02179695A
JPH02179695A JP63334162A JP33416288A JPH02179695A JP H02179695 A JPH02179695 A JP H02179695A JP 63334162 A JP63334162 A JP 63334162A JP 33416288 A JP33416288 A JP 33416288A JP H02179695 A JPH02179695 A JP H02179695A
Authority
JP
Japan
Prior art keywords
signal
latch
microcomputer
processing
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63334162A
Other languages
Japanese (ja)
Other versions
JP2576616B2 (en
Inventor
Kosuke Shiba
斯波 康祐
Koichiro Oki
広一郎 太期
Kazuo Ogura
和夫 小倉
Ryuji Usami
隆二 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63334162A priority Critical patent/JP2576616B2/en
Priority to KR8920242A priority patent/KR930005221B1/en
Priority to DE68917113T priority patent/DE68917113T2/en
Priority to EP89124128A priority patent/EP0376342B1/en
Publication of JPH02179695A publication Critical patent/JPH02179695A/en
Priority to US07/855,431 priority patent/US5319151A/en
Priority to US08/223,589 priority patent/US5726371A/en
Application granted granted Critical
Publication of JP2576616B2 publication Critical patent/JP2576616B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve the quality of musical sounds by providing a latch controlled by a program control signal and providing another latch, into which the output signal of a latch is taken at the timing of an accurate sampling period signal, between the output of the latch and the input of a D/A converter. CONSTITUTION:An interrupt control latch 46 controlled by the accurate timing signal from an interrupt control part 40 is provided between a soft control latch 45 controlled by the program control signal from an operation analyzing part 38 ad a D/A converter 43A which converts a digital musical sound signal to an analog musical sound signal. The generation period of the interrupt signal is very stable because according with the stability of a clock oscillator. Since the output of the latch 46 is switched synchronously with the interrupt signal, switching of input data of the converter 43A is synchronized with the interrupt signal. Consequently, the conversion period in the D/A conversion time is stably kept, and distortionless musical sounds are outputted to the external.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は電子楽器用処理装置に関し、特にマイクロコ
ンピュータのプログラム制御により生成されるデジタル
楽音信号をアナログに変換する技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a processing device for an electronic musical instrument, and more particularly to a technique for converting a digital musical tone signal generated under program control of a microcomputer into an analog signal.

[発明の背景] 近年、電子楽器はコンピユータ化されている。[Background of the invention] In recent years, electronic musical instruments have been computerized.

しかし、大量で高速のデータ演算が必要な楽音の生成に
係る部分は音源回路と呼ばれる専用構造のハードウェア
で行われており、マイクロコンビュ−タは楽器への制御
入力([iやコンソールパネルからの入力、MIDIそ
の他の外部制御入力、内部または外部の演奏メモリから
の入力等)を処理し、音源回路に適したコマンドを音源
回路に転送するに留まっている。
However, the part related to the generation of musical tones, which requires large amounts of high-speed data calculation, is performed by dedicated hardware called a sound source circuit, and the microcomputer inputs control inputs to the instrument (from the i and the console panel). inputs, MIDI and other external control inputs, inputs from internal or external performance memories, etc.) and transfers appropriate commands to the tone generator circuit.

楽音生成処理は音源回路ハードウェアで行い、楽器の制
御入力の処理をマイクロコンピュータで行うという電子
楽器のシステムアーキテクチャ−にはいくつかの問題が
ある。第1に音源回路ハードウェアは楽音パラメータを
処理する種々の処理段階の随所にデータを一時的に保持
する記憶装置、演算を行う演算回路から構成されるので
、必然的に回路規模が大きくなる0代表的にはマイクロ
コンピュータの2倍程度の規模となる。第2に音源回路
ハードウェアで行う楽音合成の仕方をマイクロコンピュ
ータで可変に制御するには限界がある0例えば、同時発
音数(ポリフォニ−/り数)はハード的に固定されてい
るのでマイクロコンピュータからのコマンドで変えるこ
とはできない。
There are several problems with the system architecture of electronic musical instruments, in which musical tone generation processing is performed by sound source circuit hardware, and musical instrument control input processing is performed by a microcomputer. First, the tone generator circuit hardware consists of storage devices that temporarily store data and arithmetic circuits that perform calculations at various stages of processing musical tone parameters, so the circuit size inevitably increases. Typically, it is about twice the size of a microcomputer. Second, there is a limit to the ability of a microcomputer to variably control the way musical tones are synthesized using sound source circuit hardware.For example, the number of simultaneous polyphony is fixed in hardware, so a microcomputer It cannot be changed using commands from .

この制御の限界は新しい音源回路ハードウェアを設計す
る場合の障壁になる。すなわち、しばしば大規模な回路
変更が余儀なくなり、多大の開発時間、労力を要する。
This control limit becomes a barrier when designing new sound source circuit hardware. That is, large-scale circuit changes are often necessary, which requires a great deal of development time and effort.

更に、マイクロコンピュータと音源回路ハードウェアと
の通信プロトコルあるいはインタフェース(転送方式、
コマンドのセット等)についても、音源回路ハードウェ
アごとに検fiitし直し、開発し直す必要がある。
Furthermore, the communication protocol or interface (transfer method,
Command sets, etc.) also need to be re-examined and re-developed for each sound source circuit hardware.

以上の理由から、本件出願人は音源回路ハードウェアを
使用することなく、マイクロコンピュータのプログラム
制御だけで楽音を生成することのできる新しい電子楽器
用処理装置のシステムアーキテクチャ−を研究しており
、その結果、その実現を見た。
For the above reasons, the applicant has been researching the system architecture of a new electronic musical instrument processing device that can generate musical tones solely through microcomputer program control without using sound source circuit hardware. As a result, I saw it come true.

しかし、マイクロコンピュータ自身で楽音を生成する構
造では、プログラム制御の性質上、マイクロコンピュー
タからデジタル拳アナログCD/A)変換器に送出する
デジタル楽音のサンプル列の周期を完全に一定に保つこ
とは不可能あるいは非常に困難である。すなわち、マイ
クロコンピュータの処理すべき仕事量(処理量)は、マ
イクロコンピュータへの入力等により時々刻々変化する
ため、処理対象に含まれる楽音生成のための処理量も変
化する。これは、とりもなおさずデジタル楽音の生成周
期の変動を意味する。そして不安定な周期で変化するデ
ジタル楽音をアナログ信号に変換した場合には、楽音に
歪みが生じ、電子楽器にとって大きな問題となる。
However, in a structure where the microcomputer itself generates musical tones, due to the nature of program control, it is impossible to keep the period of the sample sequence of the digital musical tones sent from the microcomputer to the digital analog CD/A) converter completely constant. Possible or very difficult. That is, since the amount of work (processing amount) to be processed by the microcomputer changes from time to time due to inputs to the microcomputer, etc., the amount of processing for generating musical sounds included in the processing target also changes. This essentially means a fluctuation in the generation cycle of digital musical tones. When a digital musical tone that changes at an unstable period is converted into an analog signal, distortion occurs in the musical tone, which poses a major problem for electronic musical instruments.

[発明の目的] したがって、この発明の目的はマイクロコンピュータ自
身が生成したデジタル楽音を正確なサンプリング周期で
抽出して歪みの少ないアナログ信号として出力すること
のできる電子楽器用処理装置を提供することである。
[Object of the Invention] Therefore, the object of the present invention is to provide a processing device for an electronic musical instrument that can extract digital musical tones generated by a microcomputer itself at an accurate sampling period and output them as an analog signal with less distortion. be.

[発明の構成、作用] この発明によれば、上記の目的を達成するため、プログ
ラム制御によりマイクロコンピュータ自身が楽音を生成
する電子楽2用処理装置において、前記マイクロコンピ
ュータの生成したデジタル楽音信号をマイクロコンピュ
ータからのプログラムM制御信号のタイミングでラッチ
する第1ラー2チ手段と、この第1ラー7千手段の出力
とデジタル・アナログ変換器の入力(通常、ビットスイ
ッチと呼ばれるスイッチの制御ゲート)との間に設けら
れ、正確なサンプリング周期信号のタイミングで前記第
1ラッチ手段からの出力信号をラッチする第2ラッチ手
段とを有することを特徴とする電子楽器用処理装置が提
供される。
[Structure and operation of the invention] According to the present invention, in order to achieve the above object, in an electronic music 2 processing device in which a microcomputer itself generates musical tones under program control, a digital musical tone signal generated by the microcomputer is processed. A first latch means that latches at the timing of a program M control signal from a microcomputer, and an output of this first latch means and an input of a digital-to-analog converter (usually a control gate of a switch called a bit switch). and a second latch means provided between the second latch means and the second latch means for latching the output signal from the first latch means at the timing of an accurate sampling period signal.

このaIO1t4の場合、デジタル・アナログ(D/A
)変換器手段の入力に供給されるデジタル楽音信号は、
第2ラッチ手段の作用により、正確なサンプリング周期
信号のタイミングで切り換わることになる。このことは
、デジタル−アナログ変換器手段におけるデジタルから
のアナログへの変換周期がサンプリング周期信号の正確
性をもって誰1、シされることを意味する。したがって
、デジタル楽音信号からアナログ楽音信号へと変換の過
程で生じる歪みは可及的に小さくなり、良質の音響信号
を外部に出力できる。
In the case of this aIO1t4, digital/analog (D/A
) The digital musical tone signal supplied to the input of the converter means is
Due to the action of the second latch means, switching occurs at accurate timing of the sampling period signal. This means that the digital to analog conversion period in the digital-to-analog converter means can be determined by anyone with the accuracy of the sampling period signal. Therefore, distortion caused in the process of converting a digital musical tone signal to an analog musical tone signal is minimized, and a high quality acoustic signal can be output to the outside.

−構成例において、上記マイクロコンピュータは集積回
路チップで実現され、このチップ上に−E記千手段加え
、生成したデジタル楽音信号をアナログ信号に変換する
デジタル・アナログ(D/A)変換器と2J!塁を制御
する入力を受けるポートも実装される。
- In the configuration example, the microcomputer is realized by an integrated circuit chip, and on this chip - E-recording means are added, and a digital-to-analog (D/A) converter for converting the generated digital musical tone signal into an analog signal, and a 2J ! A port that receives input to control the bases is also implemented.

[実施例] 以下、図面を参照してこの発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

本実施例に係る電子楽器の全体構成を第1図に示す、装
置全体の制御はマイクロコンピュータlにより行われる
。すなわち、プログラム制御により楽器の制御入力の処
理のみならず、楽音を生成する処理もマイクロコンピュ
ータlで実行され、楽音生成用の音源回路ハードウェア
は必要としない、鍵512と機能キー3とから成るスイ
ッチ部4は楽器の間御入力源であり、スイッチ部4から
入力された情報はマイクロコンピュータ1で処理される
。マイクロコンピュータlの生成したデジタル楽音信号
はデジタル・アナログ変換器(第1図ではブロックl内
にある)でアナログ信号に変換され、その後、ローパス
フィルタ5でフィルタリングされ、アンプ6で増幅され
、スピーカ7を介して放音される。電源回路8はマイク
ロコンピュータl、ローパスフィルタ5、アンプ6に必
要な電源を供給する。
The overall configuration of the electronic musical instrument according to this embodiment is shown in FIG. 1, and the entire device is controlled by a microcomputer l. That is, the microcomputer 1 executes not only the processing of control inputs for the musical instrument but also the processing of generating musical tones under program control, and does not require any sound source circuit hardware for generating musical tones. The switch section 4 is a control input source for the musical instrument, and information input from the switch section 4 is processed by the microcomputer 1. The digital musical tone signal generated by the microcomputer l is converted into an analog signal by a digital-to-analog converter (located in block l in FIG. 1), then filtered by a low-pass filter 5, amplified by an amplifier 6, and then sent to a speaker 7. The sound is emitted through. A power supply circuit 8 supplies necessary power to the microcomputer 1, low-pass filter 5, and amplifier 6.

L記マイクロコンピュータ1の内部構造を第2図にブロ
ック図で示す0図示の各要素はワンチップ上に実装され
ている。実際に製作したものは5 X 5 m mのチ
ップサイズで、8音ボリフオニー。
The internal structure of the microcomputer 1 is shown in a block diagram in FIG. 2. Each element shown in FIG. 0 is mounted on one chip. The one we actually produced had a chip size of 5 x 5 mm and an 8-note boliphony.

りの回持発音数をもち、楽音合成方式はPCM(波形読
み出し方式)であるが、本発明は他のポリフォニック数
、他の楽音合成方式にも適用できる。
Although the musical tone synthesis method is PCM (waveform reading method), the present invention can be applied to other polyphonic numbers and other musical tone synthesis methods.

制御用ROM31には楽器の各種制御入力を処理するプ
ログラムと楽音を生成するプログラムが記憶されており
、ROMアドレス制御部39からROMアドレスデコー
ダ32を介して指定されたアドレスのプログラム語(命
令)を順次出力してい〈、なお、具体的実施例では、プ
ログラム語長は28ビツトであり、プログラム語の一部
が次に読み出されるべきアドレスの下位部(ページ内ア
ドレス)としてROMアドレス制御部39に入力される
ネタストアドレス方式となっているが、代りにプログラ
ムカウンタ方式を使用してもよい。
The control ROM 31 stores a program for processing various control inputs of the musical instrument and a program for generating musical tones, and a program word (instruction) at a specified address is sent from the ROM address control unit 39 via the ROM address decoder 32. In the specific embodiment, the program word length is 28 bits, and a part of the program word is sent to the ROM address control unit 39 as the lower part (intra-page address) of the address to be read next. Although the input netast address method is used, a program counter method may be used instead.

RAMアドレス制御部33は制御用ROM31からの命
令のオペランドがレジスタを指定している場合に、RA
M34内の対応するレジスタのアドレスを指定する。R
AM34はレジスタ群であり、汎用演算、フラグ演算、
楽音の演算等に使用される。加減算器及び論理演算部3
5と乗算器36はM運用ROM32からの命令が演算命
令のときに用いられる。特に乗算器36は楽音波形の演
算に使用しており、そのための最適化として第1と第2
のデータ入力(例えば16ビツトデータ)を乗算して入
力と同じ長さ(16ビツト)のデータを出力するように
なっている。上記RAM34、加減算器35、乗算器3
6により、演算回路(AU)が構成される。制御データ
兼波形用ROM37にはピッチデータ、エンベロープデ
ータ(レート、レベル)などの各種楽音制御パラメータ
と、PCM(パルス符号変調)の楽音波形データが記憶
されている。エンベロープデータと楽音波形データは楽
aの音色ごとに用意される。
When the operand of the instruction from the control ROM 31 specifies a register, the RAM address control unit 33
Specifies the address of the corresponding register in M34. R
AM34 is a register group, and is used for general purpose operations, flag operations,
Used for calculations of musical tones, etc. Adder/subtractor and logic operation section 3
5 and the multiplier 36 are used when the instruction from the M operational ROM 32 is an operation instruction. In particular, the multiplier 36 is used to calculate the musical sound waveform, and the first and second multipliers are optimized for this purpose.
The data input (for example, 16 bit data) is multiplied and data of the same length (16 bits) as the input is output. The above RAM 34, adder/subtractor 35, multiplier 3
6 constitutes an arithmetic circuit (AU). The control data/waveform ROM 37 stores various tone control parameters such as pitch data and envelope data (rate, level), and PCM (pulse code modulation) tone waveform data. Envelope data and tone waveform data are prepared for each tone of tone a.

オペレーション解析部(オペレージ、ン制御回路)38
は制御用ROM31からの命令のオペコードを解読し、
指示されるオペレーションを実行するために1回路の各
部に制御信号を送る。
Operation analysis section (operation control circuit) 38
decodes the operation code of the instruction from the control ROM 31,
Control signals are sent to each part of a circuit to carry out the instructed operation.

所定時間ごとに制御用ROM31の楽音生成プログラム
を実行するため、この実施例ではタイマーインタラブド
を採用している。すなわち、タイマー(ハードウェアカ
ウンタ)を有するインタラブド制御部40により、一定
時間ごとにROMアドレス制御部39に制御信号(割込
要求信号)を送り、この信号により、ROMアドレス制
御部39は次に行ラメインプログラムの命令のアドレス
を退避(保持)し、楽音の生成が行われるインタラブド
処理プログラム(サブルーチン)の先頭アドレスを代り
にセットする。これにより、インタラブト処理プログラ
ムが開始される。インタラブド処理プログラムの最後に
はリターン命令があるので、このリターン命令がオペレ
ーション解析部38で解読された時点で、ROMアドレ
ス制御部39は退避してあったアドレスを再度上−2ト
し、メインプログラムに復帰する。なお、インタラブド
制御部40は図の上ではマイクロコンピュータ1 (C
PU)の内部要素として描いであるが、マイクロコンピ
ュータlに対して現在行っている仕事を停止させ特別の
処理を要求するものであり、論理的にはマイクロコンピ
ュータlの外部要素(周辺装置)である。
In order to execute the musical tone generation program in the control ROM 31 at predetermined intervals, this embodiment employs timer interaction. That is, the interwoven control unit 40 having a timer (hardware counter) sends a control signal (interrupt request signal) to the ROM address control unit 39 at regular intervals, and this signal causes the ROM address control unit 39 to select the next row The address of the instruction of the main program is saved (held), and the start address of the interwoven processing program (subroutine) in which musical tones are generated is set instead. This starts the interact processing program. Since there is a return instruction at the end of the interwoven processing program, when this return instruction is decoded by the operation analysis section 38, the ROM address control section 39 again writes the saved address up - 2, and the main program to return to. Note that the interconnected control unit 40 is the microcomputer 1 (C
Although it is depicted as an internal element of the microcomputer (PU), it requests the microcomputer to stop its current work and perform special processing, and logically it is an external element (peripheral device) of the microcomputer. be.

入力ポート41と出力ボート42は鍵!2.41能キー
3のキースキャンのために使用される。インタラブド処
理プログラムにおいて生成された楽音はデジタル/アナ
ログ変換器43でアナログ信号に変換され、外部に出力
される。
Input port 41 and output port 42 are the key! 2.41 Function Used for key scanning of key 3. The musical tones generated in the interwoven processing program are converted into analog signals by the digital/analog converter 43 and output to the outside.

第3図(A)に本実施例のマイクロコンピュータlのメ
インプログラムのフローを示す、AIは電源投入時のイ
ニシャル処理であり、マイクロコンピュータ1のRAM
 (レジスタ群)34のクリアや、リズムテンポ等の初
期値の設定等を行う。
FIG. 3(A) shows the flow of the main program of the microcomputer 1 of this embodiment. AI is the initial processing when the power is turned on, and the RAM of the microcomputer 1
Clears (register group) 34, sets initial values such as rhythm tempo, etc.

A2でマイクロコンピュータlは出力ボート42からキ
ー走査のための信号を出力し、スイー、チ部4の状態を
入カポ−)41から取り込むことにより、機能キー、1
191キーの状態をRAM34のキーバッファエリアに
記憶する。A3ではA2で得たJa1#、キー3の新し
い状態と前回の状態とから、状態の変化した機能キーを
識別し、指示される機能の実行を行う(例えば、楽音番
号のセット、エンベロープ番号のセット、リズム番号の
セット等)、A4ではA2で得た鍵912の最新の状態
と前回の状態とから、変化した鍵(押鍵、離鍵)を識別
する0次のA5でA4の処理結果から、3?!音処理A
9のためのキーアサイン処理を行う、A6では機ず七キ
ー3でデモ演奏キーが押鍵されたとき制御データ兼波形
用ROM37から、デモ演奏データ(シーケンサデータ
)を順次読み出し、処理することにより5発音処理A9
のためのキーアサイン処理等を行う、A7ではリズムス
タートキーが押鍵されたとき制御データ兼波形用ROM
37からリズムデータを順次読み出し1発音処理A9の
ためのキーアサイン処理を行う、フロー−周タイプー処
理へ8では、メインフローで必要なイベントのタイミン
グを知るために、フロー−同時間(これは、70−を一
周する間に実行されたタイマーインタラブドの回数を計
数することで得られる。この計数処理は後述のインタラ
ブドタイマー処理B3で行われる。)を基にyI算ヲ行
い、エンベロープ用タイマー(エンベロープの演算周期
)やリズム用の基準値を得る0発音処理A9ではA5.
A6.A7でセットされたデータから、実際に楽音を発
音させるための各種演算を行い、結果をRAM34内の
音源処理レジスタ(第6図)にセットする。A10は次
のメインフローのバスのための準備処理であり、今回の
パスで得た押鍵状態への変化を示すNEW  ON状態
をON中にしたり、離鍵状態への変化を示すNEW  
OFF状態をOFF中に変える等の処理を行う。
At A2, the microcomputer 1 outputs a signal for key scanning from the output port 42, and imports the state of the switch section 4 from the input port 41, thereby scanning the function key 1.
The state of the 191 keys is stored in the key buffer area of the RAM 34. In A3, the function key whose state has changed is identified from Ja1# obtained in A2, the new state of key 3, and the previous state, and the instructed function is executed (for example, setting the musical note number, setting the envelope number, etc.). set, rhythm number set, etc.), A4 identifies the key that has changed (key press, key release) from the latest state and previous state of the key 912 obtained in A2. Processing result of A4 in 0-order A5. From, 3? ! Sound processing A
In A6, when the demo performance key is pressed with the 7 key 3, the demo performance data (sequencer data) is sequentially read from the control data/waveform ROM 37 and processed. 5 Pronunciation processing A9
In A7, when the rhythm start key is pressed, the control data and waveform ROM is
The rhythm data is sequentially read from 37 and the key assignment processing for 1 sound processing A9 is performed.In 8, flow-period type processing is performed.In order to know the timing of events required in the main flow, flow-same time (this is It is obtained by counting the number of timer interrelated operations executed during one cycle of 70-.This counting process is performed in the interrelated timer processing B3 described later.) yI calculation is performed based on (Envelope calculation cycle) and rhythm reference value A9 0 sound generation processing A5.
A6. From the data set in A7, various calculations are performed to actually generate musical tones, and the results are set in the sound source processing register (FIG. 6) in the RAM 34. A10 is a preparation process for the next main flow bus, which includes changing the NEW ON state that indicates a change to the key pressed state obtained in this pass to ON, or NEW indicating a change to the key released state.
Processing such as changing the OFF state to OFF is performed.

楽音の生成が行われるインタラブド処理プログラムのフ
ローを第3B図に示す、B1で前回のインタラブドの音
源処理B2で生成しである楽音波形データ(8音分の累
算波形値)をD/A変換器43に送出する0次の音源処
理B2では各々のチャンネルに対する楽音波形データを
生成し、累算し、記憶する。従来はこの処理を音源回路
ハードウェアで行っていた0次のインタラブドタイマー
処理B3ではインタラブドが一定時間ごとにかかること
を利用して、フロー−置針時用のタイマーレジスタ(R
AM34内)を通過の都度、プラス1する。
Figure 3B shows the flow of the interwoven processing program in which musical tones are generated.In B1, the musical sound waveform data (accumulated waveform value for 8 tones) generated in the previous interwoven sound source processing B2 is D/A converted. In zero-order sound source processing B2, which is sent to the processor 43, musical sound waveform data for each channel is generated, accumulated, and stored. Conventionally, this process was performed by the sound source circuit hardware, but in the zero-order interwoven timer process B3, the timer register (R
Add 1 each time you pass AM34).

なお、この実施例ではインタラブド処理プログラム内で
はメインプログラムで書込を行うレジスタについては、
内容の書替を行わないようにしているので1通常のイン
タラブド処理の開始時と終了時に行われるレジスタの退
避と回復の処理は不要である。
Note that in this embodiment, the registers to be written by the main program in the interwoven processing program are as follows:
Since the contents are not rewritten, there is no need to save and restore registers, which is normally performed at the start and end of interwoven processing.

音源処理B2の詳細を第3C図に示す、CIで累算波形
値が記憶される波形加算用RAM領域(第6図参照)を
クリアした後、8チャンネル分の処理C2〜C9を順番
に行っている。各チャンネル処理の最後で、チャンネル
の楽音波形値が波形加算用RAM領域のデータに加算さ
れる。
Details of sound source processing B2 are shown in Figure 3C. After clearing the waveform addition RAM area (see Figure 6) in which accumulated waveform values are stored in the CI, processes C2 to C9 for 8 channels are performed in order. ing. At the end of each channel process, the tone waveform value of the channel is added to the data in the waveform addition RAM area.

第4図は、実施例のプログラム制御動作の流れを描いた
ものである。A、B、C,D、E、Fはメインプログラ
ム(第3A図)の断片であり、インタラブド制御部40
から割込の要求がある都度インタラブド処理(第3B図
)が実行される。この動作の流れをタイムチャートで示
すと第5図のようになる。第5図において、インタラブ
ド信号の発生間隔Tは非常に安定している。なぜなら、
インタラブド信号はインタラブド制御部40のハードウ
ェアカウンタで生成されるからである。
FIG. 4 depicts the flow of the program control operation of the embodiment. A, B, C, D, E, and F are fragments of the main program (Fig. 3A), and are the fragments of the interactive control section 40.
Interrupt processing (FIG. 3B) is executed every time there is an interrupt request from . The flow of this operation is shown in a time chart as shown in FIG. In FIG. 5, the interwoven signal generation interval T is very stable. because,
This is because the interwoven signal is generated by the hardware counter of the interwoven control section 40.

したがって、その安定度は図示はしないがクロック発振
器(代表的には水晶発振等)の安定度によって決定され
る。実施例ではこのインタラブド信号によってメイン処
理を中断させ、楽音生成処理(インタラブド処理)を行
わせることにより、楽音の生成サンプリング周期を一定
にしようとしている。たしかに、このアプローチにより
、楽音の生成サンプリングの平均的な周期をインタラブ
ド信号の発生間隔Tと等しくすることができる。
Therefore, although not shown, its stability is determined by the stability of a clock oscillator (typically a crystal oscillation or the like). In this embodiment, the main processing is interrupted by this interwoven signal, and musical tone generation processing (interwoven processing) is performed, thereby making the generation sampling period of musical tones constant. Indeed, this approach makes it possible to make the average period of musical tone generation sampling equal to the generation interval T of the interwoven signal.

にもかかわらず、第5図に強調して示すようにインタラ
ブド処理が実際に開始するタイミングは変動し得る。こ
の変動はプログラム制御に起因するものである。すなわ
ち、マイクロコンピュータlに外部から割込がかかって
も、マイクロコンピュータlは実行中のオペレーション
を即時に中断することは不可能であるため、その実行が
終了してからインタラブド処理に入る。また、中断する
ことが望ましくないプロセスに入っている間は割込をマ
スクしてそのプロセスに対する一連のオペレーションが
完了するまでインタラブド処理に行わないようにするこ
ともあり得る。インタラブド処理への移行が、そのとき
そのときの実行中のプロセスに依存するので、楽音生成
の周期は不安定になる。具体的にいえば、第3B図のス
テップBlで実行される処理、すなわち、RAM34内
の波形加算用レジスタにあるデジタル楽音データを取り
出しD/A変換器43のボートにセットする処理のタイ
ミングが前後にずれる。もし、 D/A変換器43のサ
ンプリング周期がステップBlの実行間隔と同じであれ
ば、デジタルからアナログへの変換の過程で大幅な歪み
が生じることになる。この発明はこの問題を解決したも
のである。
Nevertheless, as highlighted in FIG. 5, the timing at which interwoven processing actually begins may vary. This variation is due to program control. That is, even if the microcomputer 1 is interrupted from the outside, it is impossible for the microcomputer 1 to immediately interrupt the operation being executed, so the microcomputer 1 enters the interactive processing after the execution is completed. Furthermore, while a process is in a process that is undesirable to be interrupted, interrupts may be masked to prevent inter- rupted processing from occurring until a series of operations for that process is completed. Since the transition to interwoven processing depends on the process being executed at that time, the period of musical tone generation becomes unstable. Specifically, the timing of the process executed in step Bl in FIG. 3B, that is, the process of taking out the digital musical tone data in the waveform addition register in the RAM 34 and setting it in the port of the D/A converter 43, is different. It shifts to If the sampling period of the D/A converter 43 is the same as the execution interval of step Bl, significant distortion will occur in the process of converting from digital to analog. This invention solves this problem.

その手段については後で詳述する。The means will be detailed later.

次に、チャンネル処理について説明する。第3C図の0
2〜C9の処理を1チャンネル分について詳細に示した
のが第7図である。チャンネル処理は大きく分けてエン
ベロープ処理(DI−07)と波形処理(′D8〜D2
1)から成る。
Next, channel processing will be explained. 0 in Figure 3C
FIG. 7 shows details of the processing of steps 2 to C9 for one channel. Channel processing can be broadly divided into envelope processing (DI-07) and waveform processing ('D8 to D2).
Consists of 1).

第8図はエンベロープ処理で生成されるエンベロープを
示したものである。1つの楽音のエンベロープはいくつ
かのステップ(セグメント)から成っている0図では4
セグメントで示しである。
FIG. 8 shows an envelope generated by envelope processing. The envelope of one musical note consists of several steps (segments).
It is shown in segments.

図中のΔXはエンベロープのサンプリング周期であり、
Δyはエンベロープ値の変化幅である。
ΔX in the figure is the sampling period of the envelope,
Δy is the change width of the envelope value.

チャンネルのエンベロープ%[(Dx〜D7)では、サ
ンプリングタイムごとのエンベロープの計算とステップ
の目標レベルに達したかどうかのチエツクを行っている
。一致したときには現在エンベロープレジスタ(第6図
参!!@)に目標値が設定されるので、メインプログラ
ムの発音処理A9内でそれを検知して、次のステップの
エンベロープのためのデータ(ΔX、Δy、目標エンベ
ロープ値)を各レジスタにセットしている。
Channel envelope % [(Dx to D7) calculates the envelope for each sampling time and checks whether the target level of the step has been reached. When they match, the target value is set in the current envelope register (see Figure 6!!@), so this is detected in the main program's sound processing A9 and the data for the next step's envelope (ΔX, Δy, target envelope value) is set in each register.

詳細に述べると、01でエンベロープのyi算周期ΔX
と比較するためのタイマーレジスタをインタラブドごと
にインクリメントし、D2でΔXと一致したときD3で
エンベロープ変位分のデータΔyの加減算フラグ(符号
ビット)をテストしてエンベロープが上昇中か下降中か
を判別し、D4、D5でそれぞれ現在エンベロープの減
算または加算を行う、D6で現在エンベロープが目標エ
ンベロープ値に達したかどうかをチエツクし、達してお
れば、現在エンベロープに目標レベルをセットする。こ
れによりメインプログラムの発音処理A9で次のエンベ
ロープステップのデータがセットされることになる。ま
た発音処JIA9でゼロの現在エンベロープを読んだと
きには発音の終了として処理される。
To explain in detail, yi calculation period ΔX of the envelope is 01
Increment the timer register for comparison with ΔX for each interconnect, and when it matches ΔX in D2, test the addition/subtraction flag (sign bit) of the envelope displacement data Δy in D3 to determine whether the envelope is rising or falling. Then, in D4 and D5, the current envelope is subtracted or added, respectively.In D6, it is checked whether the current envelope has reached the target envelope value, and if it has, the target level is set in the current envelope. As a result, data for the next envelope step will be set in the sound generation process A9 of the main program. Furthermore, when the current envelope of zero is read by the sound generation processor JIA9, it is processed as the end of sound generation.

次に、波形処理D8〜021について述べる。Next, waveform processing D8-021 will be described.

波形処理では、現在アドレスの整数部を使って波形RO
Mから隣り合う2つアドレスの波形データを読み出し、
(整数部子小数部)で示される現在アドレスに対して想
定される波形値を補則で求めている。補間が必要な理由
は、インタラブドによる波形サンプリング周期が一定で
あり、アドレスの加算値(ピッチデータ)が楽器への応
用上、ある音域にわたるためである(音階音しか出力し
ない楽器で音階音ごとに波形データを用意すれば補則の
必要はないが許容で!ない記憶容量の増大となる)、補
間による音色の劣化、歪みは高音域の方が著しいため、
通常は、原音の記録サンプリング周期より高速の周期で
原音を再生する。この実施例では原音(A4)再生の周
期を2倍にしている(第9図)、シたがって、アドレス
加算値が0.5のとき、A4の音が得られるようになっ
ている。この場合、A#4ではアドレス加算値は0.5
29となり、A3のとき、lとなる。これらのアドレス
加算値はピッチデータとして制御データ兼波形ROM3
7に記憶されており、押鍵時には発音処理A9において
、鍵に対応するピッチデータと選択されている音色の波
形スタートアドレス、波形エンドアドレス及び波形ルー
プアドレスがRAM34の対応するレジスタ、すなわち
、アドレス加算値レジスタ、スタートアドレス蒼現在ア
ドレスレジスタ、エンドアドレスレジスタ、ループアド
レスレジスタにセットされる。
In waveform processing, the integer part of the current address is used to convert the waveform RO
Read the waveform data of two adjacent addresses from M,
The expected waveform value for the current address indicated by (integer part to decimal part) is calculated using supplementary rules. The reason why interpolation is necessary is that the waveform sampling period by Interabdo is constant, and the address addition value (pitch data) spans a certain range in application to musical instruments. If you prepare the waveform data, there is no need for supplementary rules, but it will increase the storage capacity which is unacceptable!), as the deterioration and distortion of the timbre due to interpolation are more pronounced in the high range,
Normally, the original sound is reproduced at a faster cycle than the recording sampling cycle of the original sound. In this embodiment, the period of reproduction of the original sound (A4) is doubled (FIG. 9). Therefore, when the address addition value is 0.5, the A4 sound can be obtained. In this case, the address addition value for A#4 is 0.5
29, and when A3, it becomes l. These address addition values are stored as pitch data in the control data/waveform ROM 3.
7, and when a key is pressed, in the sound generation process A9, the pitch data corresponding to the key, the waveform start address, waveform end address, and waveform loop address of the selected tone are stored in the corresponding register of the RAM 34, that is, address addition It is set in the value register, start address blue, current address register, end address register, and loop address register.

参考までに、第10図に時間に対する補間波形データを
示す9図中、白丸は波形ROMのアドレスにある波形デ
ータ値、黒丸は補間値を示している。
For reference, in FIG. 9 showing interpolated waveform data with respect to time in FIG. 10, white circles indicate waveform data values at addresses in the waveform ROM, and black circles indicate interpolated values.

補間の方式はいろいろあるが、ここでは直線補間を採用
している。第7図の波形生成処理D8〜021を詳細に
述べると、まず、D8で現在アドレスにアドレス加算値
を加算して新しい現在アドレスを得る。D9で現在アド
レスとエンドアドレスを比較し、現在アドレス〉エンド
アドレスならば、010.Dllにより、現在アドレス
くエンドアドレスのときはD12により、物理上(番地
h)または論理L(動作上)の次のアドレスを計算し、
014でその整数部により波形ROMをアクセスして次
回波形データを得る。ループアドレスは動作上エンドア
ドレスの次のアドレスである。すなわち、第9図の場合
、図示の波形は繰り返し読み出される。したがって2現
在アドレス=エンドアドレスのときは次のアドレスとし
てループアドレスの波形データを読み出す(D 13)
 。
There are various interpolation methods, but here we use linear interpolation. Describing the waveform generation processing D8-021 in FIG. 7 in detail, first, in D8, an address addition value is added to the current address to obtain a new current address. D9 compares the current address and end address, and if current address>end address, 010. When the current address is the end address, Dll calculates the next physical (address h) or logical L (operational) address using D12.
At 014, the waveform ROM is accessed using the integer part to obtain the next waveform data. The loop address is operationally the next address after the end address. That is, in the case of FIG. 9, the illustrated waveform is repeatedly read out. Therefore, when 2 current address = end address, read the waveform data of the loop address as the next address (D13)
.

D15、DIBにより、現在アドレスの整数部で波形R
OMをアクセスして今回の波形データを読み出す0次に
、D17で次回波形値から今回波形値を減算し、018
でその差に現在アドレスの小数部を乗算し、その結果を
019で今回の波形値に加えることにより、波形の直線
補間値を求める。この直線補間したデータに現在エンベ
ロープ値を乗算してチャンネルの楽音データ値を得(D
20)、それを波形加算用レジスタの内容に加えて楽音
データを累算する(021)、このレジスタに累算され
た全チャンネル分のデジタル楽音データが次の割込時の
ステップB1でD/A変換器43に送出される。
By D15 and DIB, waveform R is generated at the integer part of the current address.
Access the OM and read the current waveform data. Next, subtract the current waveform value from the next waveform value in D17, and
By multiplying the difference by the decimal part of the current address at 019 and adding the result to the current waveform value at 019, the linearly interpolated value of the waveform is obtained. This linearly interpolated data is multiplied by the current envelope value to obtain the musical tone data value of the channel (D
20), add it to the contents of the waveform addition register and accumulate the musical tone data (021), the digital musical tone data for all channels accumulated in this register will be D/D in step B1 at the next interrupt. The signal is sent to the A converter 43.

第5図に関連して述べたように、マイクロコンピュータ
lの楽音生成のサンプリング周期は厳密には一定でない
、第11図(A)は楽音生成のサンプリング周期をD/
A変換器43の変換周期にした構成である。すなわち、
D/A変換器43のポートとしてソフト制御ラッチ45
を設け、このラッチ45をオペレーション解析部38か
らのプムグラム制御信号で制御し、う7チ45の出力を
ブロック43A内の対応するビットスイッチ(図示せず
、代表的には電流制御タイプの電子スイッチ)の制御ゲ
ートに入力する。ブロック43Aは¥際にデジタル信号
をアナログ信号に変換するところであるので、以下、D
/A変換器と呼ぶことにする。すなわち、第11図(A
)の場合、インタラブド処理プログラムのステップBl
の実行時に、オペレーション解析部38の制御のもとに
As mentioned in connection with FIG. 5, the sampling period for musical tone generation by the microcomputer l is not strictly constant; FIG.
This configuration is set to the conversion period of the A converter 43. That is,
Soft control latch 45 as a port of D/A converter 43
This latch 45 is controlled by a Pumgram control signal from the operation analysis unit 38, and the output of the latch 45 is connected to a corresponding bit switch (not shown, typically a current control type electronic switch) in the block 43A. ) to the control gate. Block 43A is where the digital signal is converted into an analog signal, so below, D
/A converter. That is, Fig. 11 (A
), step Bl of the interwoven processing program
, under the control of the operation analysis unit 38.

RAM34内の波形加算用レジスタが指定され。The waveform addition register in RAM 34 is specified.

そこに記憶される最新のデジタル楽音データが取り出さ
れ、データバスに乗り、データバスにデジタル楽音デー
タが乗っているタイミングでラッチ45のりaツク入力
にストローブ用のプログラム制御信号がオペレーション
解析部38から与えられデータバス上のデータがセット
され、ラッチ45から新しいデジタル楽音データがD/
A変換器43Aに入力される。したがって、第12図(
A)に示すように、D/A変換器43Aに入力されるデ
ジタル楽音データはプログラム制御のために不安定な周
期で切り換わることになる。D/A変換器43Aの変換
周期(サンプリング周期)は非常に安定してなげれば、
その変換において大さな歪みが発生する0例えば、マイ
クロコンピュータlのマシンサイクルを数十ナノあるい
は数百ナノ秒だとすると、この1回のマシンサイクルの
遅れであってもD/A変換3143Aが可聴周波数のデ
ジタル信号を忠実にアナログ信号に変換するのに必要な
変換周期の精度からは達すぎる。すなわち、ナノ秒のオ
ーダーのずれでも人間の聴覚に感じられるほどの歪みが
発生するのである。
The latest digital musical tone data stored therein is retrieved and put on the data bus, and at the timing when the digital musical tone data is on the data bus, a strobe program control signal is sent from the operation analysis section 38 to the latch 45's gate input. The data on the data bus is set, and new digital musical tone data is sent from the latch 45 to the D/D.
The signal is input to the A converter 43A. Therefore, Fig. 12 (
As shown in A), the digital musical tone data input to the D/A converter 43A is switched at an unstable cycle due to program control. If the conversion period (sampling period) of the D/A converter 43A is very stable,
For example, if the machine cycle of a microcomputer I is several tens or hundreds of nanoseconds, even this one machine cycle delay causes the D/A converter 3143A to reach the audible frequency. The accuracy of the conversion cycle required to faithfully convert a digital signal into an analog signal is too high. In other words, even a difference on the order of nanoseconds causes distortion that is perceptible to human hearing.

この問題は第11図(B)に示すような構成をとること
により解決される。すなわち、オペレージ讐ン解析部3
8からのプログラム制御信号によって制御されるソフト
制御ラッチ45と、デジタル楽音信号をアナログ楽音信
号に変換するD/A変換器43Aとの間に、インタラブ
ド制御部40からの正確なタイミング信号であるインタ
ラブド信号で制御されるインタラブド制御ラッチ46を
設ける。インタラブド信号の発生周期はクロック発振器
の安定度に従うので極めて安定である。ラッチ46の出
力はインタラブド信号のタイミングに同期して切り換わ
る。すなわち、インタラブド信号の発生周期がD/A変
換器43Aの変換(サンプリング)周期となる。第11
図(B)の構成に対するタイムチャートを第12図(B
)に示す0図示のように、ラッチ45の出力が切り換わ
るタイミングはインタラブド処理のタイミングずれに交
って変動するがインタラブド信号で動作するラッチ46
があるのでD/A変換器43Aの入力データが切り換わ
るタイミングはインタラブド信号と同期する。ラッチ4
6のために、D/A変換543Aに入力されるデジタル
楽音信号は平均してインタラブド信号の一周期分だけ遅
れるが、この遅れは全く問題とならない0例えば、イン
タラブド信号の周期は47マイクロ秒であり。
This problem can be solved by adopting a configuration as shown in FIG. 11(B). In other words, the operation analysis section 3
An interlaced signal, which is a precise timing signal from the interlaced control section 40, is connected between the soft control latch 45 controlled by the program control signal from the interconnected controller 40 and the D/A converter 43A that converts the digital musical tone signal to an analog musical tone signal. A signal controlled interlaced control latch 46 is provided. The generation period of the interwoven signal follows the stability of the clock oscillator, so it is extremely stable. The output of the latch 46 is switched in synchronization with the timing of the interlaced signal. That is, the generation period of the interwoven signal becomes the conversion (sampling) period of the D/A converter 43A. 11th
Figure 12 (B) shows a time chart for the configuration shown in Figure (B).
), the timing at which the output of the latch 45 is switched varies depending on the timing shift of the interwoven processing, but the latch 46 operates on the interwoven signal.
Therefore, the timing at which the input data of the D/A converter 43A is switched is synchronized with the interwoven signal. latch 4
6, the digital musical tone signal input to the D/A converter 543A is delayed by one period of the interwoven signal on average, but this delay is not a problem at all.For example, the period of the interwoven signal is 47 microseconds. can be.

このような短時間の遅れは人間の聴覚では側底感知し得
ない(通常、数ミリ秒程度が知覚し得る限界である)。
Such a short delay cannot be detected by human hearing (usually a few milliseconds is the perceptible limit).

以上で実施例の説明を終えるが発明の範囲を逸脱するこ
となく種々の変形が可能である0例えば、上記実施例で
は、マイクロコンピュータ1における楽音の生成をイン
タラブド信号で起動されるインタラブド処理プログラム
を実行することによって行っているが1割込によらない
サブルーチンの処理で行ってもよい、その場合、サブル
ーチンの実行から次のサブルーチンまでの実行間隔が状
況によらずほぼ一定になるように、ノーオペレーション
命令(NOP命令、ダミー命令)をプログラムに分散配
置すればよい、また、プログラムで実行する楽音合成の
方式、ポリフォニック数についてもマイクロコンピュー
タの能力が許す範囲で任意の方式、ポリフォニック数を
採用し得る。要するに、この発明は、プログラム制御に
よりマイクロコンピュータ自身が楽音を生成する構成の
すべてに適用可能である。
This concludes the description of the embodiment, but various modifications are possible without departing from the scope of the invention. Although this is done by executing a subroutine, it may also be done by a subroutine that does not depend on an interrupt. In that case, the node Operation instructions (NOP instructions, dummy instructions) can be distributed in the program, and any method and polyphonic number can be used as far as the microcomputer's capabilities allow for the musical tone synthesis method and polyphonic number to be executed in the program. obtain. In short, the present invention is applicable to all configurations in which a microcomputer itself generates musical tones under program control.

[発明の効果] 以上のように、この発明ではプログラム制御によりマイ
クロコンピュータ自身が楽音を生成する構成の電子楽審
用処理装置において、マイクロコンピュータの生成した
デジタル楽音信号を、マイクロコンピュータからのプロ
グラム制御信号によって取り込む第1ラッチ手段と、こ
の第1ラッチ手段の出力とデジタル・アナログ変換器手
段の入力との間に挿入され、W4iラッチ手段からの出
方信号を正確なサンプリング周期信号によって増り込む
第2ラー2チ手段とを使用するので、デジタル・アナロ
グ変換器手段における変換周期を安定に保つことができ
、歪みの少ない楽音を外部に出方することができる。
[Effects of the Invention] As described above, in this invention, in an electronic music evaluation processing device configured such that a microcomputer itself generates musical tones under program control, the digital musical tone signals generated by the microcomputer are controlled by the program control from the microcomputer. a first latch means for capturing by the signal, inserted between the output of the first latch means and the input of the digital-to-analog converter means, for augmenting the output signal from the W4i latch means with a precise sampling period signal; Since the second latch means is used, the conversion period in the digital-to-analog converter means can be kept stable, and musical tones with less distortion can be output to the outside.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例に係る電子楽器の全体構成図
、第2図は実施例のマイクロコンピュータの構成を示す
ブロック図、第3A図はマイクロコンピュータのメイン
プログラムのフローを示す図、第3B図は楽音の生成が
行われるインタラブド処理のフローチャート、第3C図
は第3B図の音源処理の詳細なフローチャート、第4図
は詩間に沿ったプログラムの流れを示す図、第5図は時
間に沿った処理の概要を示すタイムチャート、第6図は
第2図のRAM34内に置かれる楽音生成用RAMのテ
ーブルを示す図、第7図は第3C図の1つのチャンネル
処理の詳細なフローチャート、第8図はエンベロープを
示す図、第9図は波形ROMの波形データを示す図、第
1O図は時間に沿う補間演算波形を示す図、第11図は
D/A変換器のサンプリング周期が不安定になる構成と
、この発明に従い、D/A変換嚢のサンプリング周期を
安定にした構成を比較して示す図、第12図はD/A変
換器のサンプリング周期が不安定な場合のタイムチャー
トと安定な場合のタイムチャートを比較して示す図であ
る。 l・・・・・・マイクロコンピュータ、31・・・・・
・制御用ROM、34・・・・・・RAM、35・・・
・・・加減算器及び論理濾算部、36・・・・・・乗算
器、37・・・・・・制御データ兼波形ROM、38・
・・・・・オペレーション解析部、40・・・・・・イ
ンタラブド制御部、43A・・・・・・D/A変換器、
45・・・・・・ソフト制御ラッチ、46・・・・・・
インタラブド制御ラッチ。
FIG. 1 is an overall configuration diagram of an electronic musical instrument according to an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a microcomputer according to the embodiment, FIG. 3A is a diagram showing the flow of the main program of the microcomputer, and FIG. Figure 3B is a flowchart of the interwoven processing in which musical tones are generated, Figure 3C is a detailed flowchart of the sound source processing of Figure 3B, Figure 4 is a diagram showing the flow of the program along the verses, and Figure 5 is the time 6 is a diagram showing a table of the musical tone generation RAM placed in the RAM 34 of FIG. 2, and FIG. 7 is a detailed flowchart of one channel processing of FIG. 3C. , Fig. 8 shows the envelope, Fig. 9 shows the waveform data of the waveform ROM, Fig. 1O shows the interpolation calculation waveform along time, and Fig. 11 shows the sampling period of the D/A converter. A diagram comparing a configuration that becomes unstable and a configuration in which the sampling period of the D/A converter is stabilized according to the present invention. Figure 12 shows the time when the sampling period of the D/A converter is unstable. It is a figure which compares and shows a chart and a time chart in a stable case. l...Microcomputer, 31...
・Control ROM, 34...RAM, 35...
. . . Adder/subtractor and logical filter unit, 36 . . . Multiplier, 37 . . . Control data/waveform ROM, 38.
...Operation analysis section, 40... Interwoven control section, 43A... D/A converter,
45...Soft control latch, 46...
Interconnected control latch.

Claims (2)

【特許請求の範囲】[Claims] (1)プログラム制御によりマイクロコンピュータ自身
が楽音を生成する電子楽器用処理装置において、 前記マイクロコンピュータの生成したデジタル楽音信号
を前記マイクロコンピュータからのプログラム制御信号
のタイミングでラッチする第1ラッチ手段と、 前記第1ラッチ手段の出力とデジタル・アナログ変換器
手段の入力との間に設けられ、正確なサンプリング周期
信号のタイミングで前記第1ラッチ手段からの出力信号
をラッチする第2ラッチ手段と、 を有することを特徴とする電子楽器用処理装置。
(1) In a processing device for an electronic musical instrument in which a microcomputer itself generates musical tones under program control, a first latch means for latching a digital musical tone signal generated by the microcomputer at the timing of a program control signal from the microcomputer; a second latch means provided between the output of the first latch means and the input of the digital-to-analog converter means, and latches the output signal from the first latch means at accurate sampling period signal timing; An electronic musical instrument processing device comprising:
(2)請求項1記載の電子楽器用処理装置において、前
記マイクロコンピュータは集積回路チップで構成され、
このチップ上にデジタルの楽音信号をアナログ信号に変
換するデジタル・アナログ変換器と楽器を制御する入力
を受けるポートが更に設けられることを特徴とする電子
楽器用処理装置。
(2) The processing device for an electronic musical instrument according to claim 1, wherein the microcomputer is composed of an integrated circuit chip;
A processing device for an electronic musical instrument, characterized in that the chip is further provided with a digital-to-analog converter for converting a digital tone signal into an analog signal, and a port for receiving input for controlling the musical instrument.
JP63334162A 1988-12-29 1988-12-29 Processing equipment Expired - Lifetime JP2576616B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63334162A JP2576616B2 (en) 1988-12-29 1988-12-29 Processing equipment
KR8920242A KR930005221B1 (en) 1988-12-29 1989-12-29 Tone signal generating apparatus for electronic musical instrument
DE68917113T DE68917113T2 (en) 1988-12-29 1989-12-29 Data processing device for an electronic musical instrument.
EP89124128A EP0376342B1 (en) 1988-12-29 1989-12-29 Data processing apparatus for electronic musical instruments
US07/855,431 US5319151A (en) 1988-12-29 1992-03-23 Data processing apparatus outputting waveform data in a certain interval
US08/223,589 US5726371A (en) 1988-12-29 1994-04-06 Data processing apparatus outputting waveform data for sound signals with precise timings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334162A JP2576616B2 (en) 1988-12-29 1988-12-29 Processing equipment

Publications (2)

Publication Number Publication Date
JPH02179695A true JPH02179695A (en) 1990-07-12
JP2576616B2 JP2576616B2 (en) 1997-01-29

Family

ID=18274235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334162A Expired - Lifetime JP2576616B2 (en) 1988-12-29 1988-12-29 Processing equipment

Country Status (1)

Country Link
JP (1) JP2576616B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283386A (en) * 1991-08-30 1994-02-01 Casio Computer Co., Ltd. Musical-tone signal generating apparatus and musical-tone controlling apparatus including delay means and automatic reset means
JPH07219552A (en) * 1994-12-28 1995-08-18 Casio Comput Co Ltd Musical sound waveform generation device and musical sound waveform compression device
JP2005274782A (en) * 2004-03-23 2005-10-06 Kawai Musical Instr Mfg Co Ltd Electronic musical sound generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5489439A (en) * 1977-12-12 1979-07-16 Philips Nv Data buffer memory of pushup type having variable input area and stationary output area
JPS57185492A (en) * 1981-05-11 1982-11-15 Matsushita Electric Ind Co Ltd Data latch circuit
JPS6033600A (en) * 1983-08-04 1985-02-20 松下電器産業株式会社 Light source unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5489439A (en) * 1977-12-12 1979-07-16 Philips Nv Data buffer memory of pushup type having variable input area and stationary output area
JPS57185492A (en) * 1981-05-11 1982-11-15 Matsushita Electric Ind Co Ltd Data latch circuit
JPS6033600A (en) * 1983-08-04 1985-02-20 松下電器産業株式会社 Light source unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283386A (en) * 1991-08-30 1994-02-01 Casio Computer Co., Ltd. Musical-tone signal generating apparatus and musical-tone controlling apparatus including delay means and automatic reset means
JPH07219552A (en) * 1994-12-28 1995-08-18 Casio Comput Co Ltd Musical sound waveform generation device and musical sound waveform compression device
JP2005274782A (en) * 2004-03-23 2005-10-06 Kawai Musical Instr Mfg Co Ltd Electronic musical sound generator

Also Published As

Publication number Publication date
JP2576616B2 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US5319151A (en) Data processing apparatus outputting waveform data in a certain interval
JP2576647B2 (en) Waveform generator
US5386529A (en) Digital signal processor for use in sound quality treatment by filtering
EP0376342B1 (en) Data processing apparatus for electronic musical instruments
JPH02179695A (en) Processor for electronic musical instrument
JP2576617B2 (en) Processing equipment
JPH07121181A (en) Sound information processor
JP3658826B2 (en) Music generation method
JP2576613B2 (en) Processing equipment
JP2576614B2 (en) Processing equipment
JP2950461B2 (en) Tone generator
US5324882A (en) Tone generating apparatus producing smoothly linked waveforms
JP2576618B2 (en) Processing equipment
JP2576615B2 (en) Processing equipment
JP2626315B2 (en) Signal processing device
JP2001083970A (en) Aural signal processing device
JP3740717B2 (en) Tone generator and musical sound generation method
JP3211829B2 (en) Audio signal processing device
JPH0743597B2 (en) Musical sound generator
JPH07122796B2 (en) Processor
JP3610759B2 (en) Digital signal processor
JP3116447B2 (en) Digital signal processor
JPH0462595A (en) Processor for electronic musical instrument
JP3693046B2 (en) Music generator
JPH08328552A (en) Method for generating musical tone waveform

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 13