JPH02179285A - Controller of spindle motor - Google Patents

Controller of spindle motor

Info

Publication number
JPH02179285A
JPH02179285A JP63329367A JP32936788A JPH02179285A JP H02179285 A JPH02179285 A JP H02179285A JP 63329367 A JP63329367 A JP 63329367A JP 32936788 A JP32936788 A JP 32936788A JP H02179285 A JPH02179285 A JP H02179285A
Authority
JP
Japan
Prior art keywords
pulse signal
signal
encoder
spindle motor
encoder pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63329367A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kiguchi
博之 木口
Hitoshi Inada
均 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63329367A priority Critical patent/JPH02179285A/en
Publication of JPH02179285A publication Critical patent/JPH02179285A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

PURPOSE:To prevent the rotation of a spindle motor from varying by detecting the defect of an encoder pulse signal, forming a complementary pulse for complementing it, and combining it therewith. CONSTITUTION:A controller of a spindle motor SM is composed of a control unit 20, a reference signal generator 2, an incremental/decremental counter 23, a D/a converter 26, a motor driver 29, etc. The control unit 20 determines whether an encoder pulse signal SE is defective or not on the basis of the time interval of the change of the signal SE, and outputs a complementary pulse signal SC at the time of defect. As a result, the encoder pulse signal SE is corrected on the basis of the complementary pulse signal SC.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ディスク記憶媒体を回転駆動するスピンドル
モータの制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control device for a spindle motor that rotationally drives a disk storage medium.

[従来の技術] 例えば、光ディスクを回転駆動するスピンドルモータS
Hの一例を第9図に示す。
[Prior art] For example, a spindle motor S that rotationally drives an optical disk
An example of H is shown in FIG.

このスピンドルモータSMj±、光ディスク(図示路)
を取り付けるためのターンテーブルlが先端部に付設さ
れている軸2、軸2の下端部に取り付けられている下部
ヨーク3、下部ヨーク3に配設されている永久磁石4、
永久磁石4に対向配設されている駆動コイル5、および
、駆動コイル5を取り付ける上部ヨーク6からなり、さ
らに、下部ヨーク3の下側には、回転型のパルスエンコ
ーダPHを構成するエンコーダ板7が配設され、また、
エンコーダ板7のパターン8を検出するための光センサ
9が配設されている。
This spindle motor SMj±, optical disk (path shown)
a shaft 2 having a turntable l attached to its tip for attaching it; a lower yoke 3 attached to the lower end of the shaft 2; a permanent magnet 4 disposed on the lower yoke 3;
It consists of a drive coil 5 disposed to face the permanent magnet 4 and an upper yoke 6 to which the drive coil 5 is attached.Furthermore, below the lower yoke 3 is an encoder plate 7 constituting a rotary pulse encoder PH. is arranged, and
An optical sensor 9 for detecting the pattern 8 on the encoder plate 7 is provided.

また、エンコーダ板7および光センサ9の光路上にごみ
やほこりが付着しないように、スピンドルモータSHの
本体を覆うカバーlOが付設されている。
Further, a cover 1O is provided to cover the main body of the spindle motor SH to prevent dirt and dust from adhering to the optical paths of the encoder plate 7 and the optical sensor 9.

以上の構成で1図示しない駆動回路から駆動信号を駆動
コイル5に印加すると、下部ヨーク3が回転し、軸2お
よびターンテーブル1がそれに伴って回転する。
With the above configuration, when a drive signal is applied to the drive coil 5 from a drive circuit (not shown), the lower yoke 3 rotates, and the shaft 2 and turntable 1 rotate accordingly.

それとともに、パルスエンコーダPEからは、軸2が所
定角度だけ回転するたびに、例えば、第2図(b)に示
すように、デユーティ50%のエンコーダパルス信号P
1が出力される。
At the same time, every time the shaft 2 rotates by a predetermined angle, the pulse encoder PE outputs an encoder pulse signal P with a duty of 50%, as shown in FIG. 2(b).
1 is output.

一方、スピンドルモータSHの回転を制御する制御部f
i!(図示略)では、スピンドルモータSHの基準回転
速度に対応した周波数の基準パルス信号P2を発生し、
この基準パルス信号P2と、パルスエンコーダPRから
出力されるエンコーダパルス信号ptの位相差Δtが一
定値以下となるように、駆動装置に制御信号を与えてい
る。
On the other hand, a control section f that controls the rotation of the spindle motor SH
i! (not shown) generates a reference pulse signal P2 of a frequency corresponding to the reference rotation speed of the spindle motor SH,
A control signal is given to the drive device so that the phase difference Δt between this reference pulse signal P2 and the encoder pulse signal pt output from the pulse encoder PR is equal to or less than a certain value.

このようにして、パルスエンコーダPEから出力される
エンコーダパルス信号PIに基づいて、スピンドルモー
タSHの回転制御が行われている。
In this way, the rotation of the spindle motor SH is controlled based on the encoder pulse signal PI output from the pulse encoder PE.

[発明が解決しようとする課題] しかしながら、このような従来装置では、次のような不
都合を生じていた。
[Problems to be Solved by the Invention] However, such conventional devices have the following disadvantages.

すなわち、例えば、パルスエンコーダPHのエンコーダ
板7のパターン8の部分にごみやほこりなどが付着する
と、第11図(a)、(b)に示すように、エンコーダ
パルス信号PIが欠落する。
That is, for example, if dirt or dust adheres to the pattern 8 portion of the encoder plate 7 of the pulse encoder PH, the encoder pulse signal PI will be lost as shown in FIGS. 11(a) and 11(b).

このように、エンコーダパルス信号P1の欠落を生じる
と、みかけ上、基準パルス信号P2とエンコーダパルス
信号P1の位相差Δtj、Δt”が非常に大きくなるた
め、制御装置がその位相差Δt′、Δt″′を基準の位
相差Δtに一致する方向に作用するので、スピンドルモ
ータSMの回転変動が大きくなるという不都合を生じる
In this way, when the encoder pulse signal P1 is missing, the phase difference Δtj, Δt'' between the reference pulse signal P2 and the encoder pulse signal P1 becomes very large, so the control device adjusts the phase difference Δt', Δt. ``'' acts in a direction that coincides with the reference phase difference Δt, resulting in an inconvenience that rotational fluctuations of the spindle motor SM become large.

そこで5このような不都合を解消するために、外部から
のごみやほこりが侵入するのを防止するカバー10を取
り付けているが、駆動コイル5などにごみなどが付着し
ていると、そのごみが落下してエンコーダ板7に付着す
ることがある。
Therefore, in order to solve this problem, a cover 10 is installed to prevent dirt and dust from entering from the outside, but if there is dirt attached to the drive coil 5, etc., the dirt may It may fall and adhere to the encoder plate 7.

このために、駆動コイル5などを十分に洗浄する必要が
あり、組立時のコストが上昇するという不都合を生じて
いた。
For this reason, it is necessary to thoroughly clean the drive coil 5 and the like, resulting in an inconvenience that the cost at the time of assembly increases.

本発明は、このような従来装置の課題を解決し、スピン
ドルモータの回転変動を防止できるスピンドルモータの
制御装置を提供することを目的としている。
SUMMARY OF THE INVENTION An object of the present invention is to provide a spindle motor control device that can solve the problems of the conventional devices and prevent rotational fluctuations of the spindle motor.

[課題を解決するための手段] 本発明は、エンコーダパルス信号の信号変化時間間隔に
基づいてエンコーダパルス信号の欠落を検出するパルス
信号欠落検出手段と、このパルス信号欠落検出手段が検
出動作すると補完パルス信号を発生する補完パルス信号
発生手段と、補完パルス信号とエンコーダパルス信号を
合成して補正エンコーダパルス信号を発生するパルス信
号合成手段を備えたものである。
[Means for Solving the Problems] The present invention provides a pulse signal loss detection means for detecting loss of an encoder pulse signal based on a signal change time interval of the encoder pulse signal, and a supplementary pulse signal loss detection means when the pulse signal loss detection means performs a detection operation. The encoder includes complementary pulse signal generating means for generating a pulse signal, and pulse signal synthesizing means for generating a corrected encoder pulse signal by combining the complementary pulse signal and the encoder pulse signal.

[作用] したがって、エンコーダパルス信号が欠落しているとき
には、その欠落したエンコーダパルス信号を補間する補
完パルス信号が出力され、この補完パルス信号に基づい
てエンコーダパルス信号が補正されるので、スピンドル
モータの回転変動が防止される。
[Operation] Therefore, when an encoder pulse signal is missing, a complementary pulse signal that interpolates the missing encoder pulse signal is output, and the encoder pulse signal is corrected based on this complementary pulse signal, so that the spindle motor Rotational fluctuations are prevented.

[実施例] 以下、添付図面を参照しながら1本発明の実施例を詳細
に説明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明の一実施例にかかるスピンドルモータ
の制御装置を示している。なお、この装置は、第9図に
示したと同一構成のスピンドルモータに適用される。
FIG. 1 shows a spindle motor control device according to an embodiment of the present invention. Note that this device is applied to a spindle motor having the same configuration as shown in FIG.

同図において、スピンドルモータSHの回転に伴ってパ
ルスエンコーダPEより出力されるデユーティが50%
のエンコーダパルス信号SEは、制御部20および排他
的論理和回路21の一方の入力端に加えられている。
In the figure, the duty output from the pulse encoder PE as the spindle motor SH rotates is 50%.
The encoder pulse signal SE is applied to one input terminal of the control section 20 and the exclusive OR circuit 21.

基準信号発生回路22は、スピンドルモータSHの回転
が目標速度に達しているときに、パルスエンコーダPE
から出力されるエンコーダパルス信号SEと同一波形に
なる基準パルス信号PRを出力するものであり(第2図
(a)、(b)参照)、その基準パルス信号PRは、ア
ップダウンカウンタ23のアップカウント入力端U、制
御部20、および1周波数/電圧変換器24に加えられ
ている。また、この基準信号発生回路22が発生する基
準パルス信号PRの周波数は、制御部20により制御さ
れる。
The reference signal generation circuit 22 outputs a signal from the pulse encoder PE when the rotation of the spindle motor SH reaches the target speed.
The reference pulse signal PR has the same waveform as the encoder pulse signal SE output from the encoder pulse signal SE (see FIGS. 2(a) and (b)). A count input U, a control unit 20 and a frequency/voltage converter 24 are added. Further, the frequency of the reference pulse signal PR generated by the reference signal generation circuit 22 is controlled by the control section 20.

制御部20は、スピンドルモータSMを目的の回転速度
に制御するものであり、その目的速度に対応したスピン
ドルモータSHの回転速度が目標値に達すると、エンコ
ーダパルス信号SEの信号変化の時間間隔に基づいてエ
ンコーダパルス信号SEが欠落しているかどうかを判定
し、欠落していると判定しているときには、補完パルス
信号SCを出力して排他的論理和回路21の他方の入力
端に出力する。
The control unit 20 controls the spindle motor SM to a target rotation speed, and when the rotation speed of the spindle motor SH corresponding to the target speed reaches the target value, the time interval of the signal change of the encoder pulse signal SE is changed. Based on this, it is determined whether or not the encoder pulse signal SE is missing. If it is determined that the encoder pulse signal SE is missing, a complementary pulse signal SC is outputted to the other input terminal of the exclusive OR circuit 21.

排他的論理和回路21の出力信号は、補正エンコーダパ
ルス信号PEとして、アップダウンカウンタ23のダウ
ンカウント入力端D、および、周波数/電圧変換器25
に加えられている。
The output signal of the exclusive OR circuit 21 is sent to the down count input terminal D of the up/down counter 23 and the frequency/voltage converter 25 as a correction encoder pulse signal PE.
has been added to.

アップダウンカウンタ23は、基準パルス信号PRと補
正エンコーダパルス信号PEの位相差を検出するための
ものであり、アップカウント入力端υに加えられている
基準パルス信号PRの立上り端に同期してアップカウン
ト動作するとともに、ダウンカウント入力端りに加えら
れている補正エンコーダパルス信号PEの立上り端に同
期してダウンカウント動作し、その計数結果は、位相誤
差データDE(符号付き)として制御部20およびデジ
タル/アナログ変換器26に加えられている。
The up/down counter 23 is for detecting the phase difference between the reference pulse signal PR and the corrected encoder pulse signal PE, and is up/down in synchronization with the rising edge of the reference pulse signal PR applied to the up count input terminal υ. Along with the counting operation, the down-counting operation is performed in synchronization with the rising edge of the correction encoder pulse signal PE applied to the down-counting input edge, and the counting result is sent to the control unit 20 and the control unit 20 as phase error data DE (signed). is added to the digital/analog converter 26.

周波数/電圧変換器24は、基準パルス信号PRの周波
数に対応した電圧の速度基準信号SRを形成するもので
あり、その速度基準信号SRは、偏差演算器27の+側
入力端に加えられている。
The frequency/voltage converter 24 forms a speed reference signal SR of a voltage corresponding to the frequency of the reference pulse signal PR, and the speed reference signal SR is applied to the + side input terminal of the deviation calculator 27. There is.

周波数l電圧変換器25は、補正エンコーダパルス信号
PEの周波数に対応した電圧の速度検出信号spを形成
するものであり、その速度検出信号spは、偏差演算器
27の一側入力端に加えられている。
The frequency l voltage converter 25 forms a speed detection signal sp of a voltage corresponding to the frequency of the corrected encoder pulse signal PE, and the speed detection signal sp is applied to one input terminal of the deviation calculator 27. ing.

偏差演算器27は、速度基準信号SRと速度検出信号s
pの差を演算するものであり、その演算結果は、速度誤
差信号SSとして加算器28に加えられている。
The deviation calculator 27 calculates the speed reference signal SR and the speed detection signal s.
The calculation result is added to the adder 28 as a speed error signal SS.

デジタル/アナログ変換器26は、位相誤差データDE
を対応するアナログ信号に変換するものであり、そのア
ナログ信号を位相誤差信号SRとして加算器28に出力
する。なお、位相誤差信号S8は、位相誤差データDE
の符号に対応した極性をもつ。
The digital/analog converter 26 outputs phase error data DE
is converted into a corresponding analog signal, and the analog signal is outputted to the adder 28 as a phase error signal SR. Note that the phase error signal S8 is the phase error data DE
It has a polarity corresponding to the sign of .

加算器28は、速度誤差信号SSと位相誤差信号SBを
加算し、その加算結果の信号を、誤差信号CCとしてモ
ータ駆動回路29に出力する。
Adder 28 adds speed error signal SS and phase error signal SB, and outputs the addition result signal to motor drive circuit 29 as error signal CC.

モータ駆動回路29は、その誤差信号CCが0になる方
向に、スピンドルモータSHに印加している駆動信号C
Dを変化させる。
The motor drive circuit 29 changes the drive signal C applied to the spindle motor SH in the direction in which the error signal CC becomes 0.
Change D.

制御部20が、スピンドルモータSHの回転制御時に実
行する処理例を第3図に示す。
FIG. 3 shows an example of processing executed by the control unit 20 when controlling the rotation of the spindle motor SH.

まず、スピンドルモータSHの回転速度を設定し、その
回転速度に対応した周波数設定信号DTを基準信号発生
回路22に出力するとともに、そのときに基準信号発生
回路22より出力される基準パルス信号PRのパルス幅
の172を時間Δtrに、基準パルス信号PRのパルス
幅を時間Δt2にそれぞれ設定する(処理101)。
First, the rotational speed of the spindle motor SH is set, and the frequency setting signal DT corresponding to the rotational speed is output to the reference signal generation circuit 22. At the same time, the reference pulse signal PR output from the reference signal generation circuit 22 at that time is The pulse width 172 is set to time Δtr, and the pulse width of the reference pulse signal PR is set to time Δt2 (processing 101).

それにより、基準信号発生回路22より出力される基準
パルス信号PRは、スピンドルモータSHの目標回転速
度に対応した周波数のパルス信号となる。
Thereby, the reference pulse signal PR output from the reference signal generation circuit 22 becomes a pulse signal with a frequency corresponding to the target rotational speed of the spindle motor SH.

これに対し、その時点ではスピンドルモータSHの回転
速度が目標回転速度と大きくずれているので1例えば、
スピンドルモータSMの回転速度が目標速度よりも小さ
い場合、アップダウンカウンタ23の計数値は正方向に
オーバフローし、それによって、位相誤差信号SBは正
の最大値に変化している。
On the other hand, at that point, the rotational speed of the spindle motor SH is largely deviated from the target rotational speed, so 1. For example,
When the rotational speed of the spindle motor SM is smaller than the target speed, the count value of the up/down counter 23 overflows in the positive direction, thereby changing the phase error signal SB to the maximum positive value.

なお、この状態では、制御部20からは補完パルス信号
Sεは出力されずに、排他的論理和回路21の他方の入
力端の信号レベルが論理Lレベルに固定されているので
、エンコーダパルス信号SEがそのまま補正エンコーダ
パルス信号PEとして出力されている。
In this state, the control unit 20 does not output the complementary pulse signal Sε, and the signal level at the other input terminal of the exclusive OR circuit 21 is fixed at the logic L level, so the encoder pulse signal SE is output as is as the corrected encoder pulse signal PE.

また、速度誤差信号SSは、目標速度とスピンドルモー
タSHの回転速度の差に対応した値となる。
Further, the speed error signal SS has a value corresponding to the difference between the target speed and the rotational speed of the spindle motor SH.

これらの位相誤差信号SBと速度誤差信号SSの和が、
誤差信号CCとしてモータ駆動回路29に出力され、そ
れにより、モータ駆動回路29は、スピンドルモータS
Mに印加できる最大の加速度に対応して、駆動信号CD
の値を増速方向に変化させる。
The sum of these phase error signals SB and speed error signals SS is
It is output to the motor drive circuit 29 as an error signal CC, and thereby the motor drive circuit 29 controls the spindle motor S.
Corresponding to the maximum acceleration that can be applied to M, the drive signal CD
The value of is changed in the direction of speed increase.

その結果、スピンドルモータS旧よ、最大の加速度をも
って昇速する。
As a result, the spindle motor S speeds up with maximum acceleration.

このスピンドルモータSMの昇速に伴って、エンコーダ
パルス信号SHの周波数が上昇するので、速度誤差信号
SSが徐々に減少する6 また。スピンドルモータSHの回転速度が目標回転速度
に近接すると、アップダウンカウンタ23がら出力され
る位相誤差データDBの値も徐々に減少する。
As the speed of the spindle motor SM increases, the frequency of the encoder pulse signal SH increases, so the speed error signal SS gradually decreases6. When the rotational speed of the spindle motor SH approaches the target rotational speed, the value of the phase error data DB output from the up/down counter 23 also gradually decreases.

そして、スピンドルモータSHの回転速度が目標速度に
一致する状態になると、第2図(a)〜(e)または第
4図(a)〜(b)に示すように、基準パルス信号PR
とエンコーダパルス信号SHの波形が同一となり、かつ
、基準パルス信号PRとエンコーダパルス4’R号SE
の立上り端の間隔、すなわち、位相誤差が、そのパルス
幅よりも小さい°値となる。なお、第2図は基準パルス
信号PRの位相が進んでいる状態を示し、第4図は、み
かけ上エンコーダパルス信号SHの位相が進んでいる状
態を示す。
When the rotational speed of the spindle motor SH matches the target speed, the reference pulse signal PR is generated as shown in FIGS.
and encoder pulse signal SH have the same waveform, and the reference pulse signal PR and encoder pulse No. 4'R SE
The interval between the rising edges of , that is, the phase error, takes a value smaller than the pulse width. Note that FIG. 2 shows a state in which the phase of the reference pulse signal PR is advanced, and FIG. 4 shows a state in which the phase of the encoder pulse signal SH appears to be advanced.

この状態では、基準パルス信号PRとエンコーダパルス
信号SHの立上り端が、同一周期で、かつ、ずれたタイ
ミングであられれるので、アップダウンカウンタ23の
位相誤差データDBは、−1,0,1のいずれかの値を
とる状態となる。
In this state, the rising edges of the reference pulse signal PR and the encoder pulse signal SH occur at the same period and at different timings, so the phase error data DB of the up/down counter 23 is -1, 0, 1. It will take on one of the values.

したがって、制御部20は、処理lO1で回転速度を設
定した後には、基準パルス信号PRの立ち下がり端を検
出するたび(判断102)に、位相誤差データDEを入
力しく処理103) 、その値が−1〜1の間になるか
どうかを調べ(判断104)、位相誤差データDEが一
1〜Iの間の値になるまで判断102から判断104の
処理を繰返し行うことで、スピンドルモータSHの回転
速度が目S速度に一致するまで待つ。
Therefore, after setting the rotation speed in process lO1, the control unit 20 inputs the phase error data DE every time it detects the falling edge of the reference pulse signal PR (determination 102). It is checked whether the value is between -1 and 1 (judgment 104), and by repeating the processes from judgment 102 to judgment 104 until the phase error data DE reaches a value between -1 and I, the spindle motor SH is Wait until the rotation speed matches the S speed.

そして、判断104の結果がvIESになると、そのと
きはスピンドルモータSHの回転速度が目標回転速度に
一致した状態なので、エンコーダパルス信号SHの状態
が変化するのを監視しく判断105のNoループ)、判
断105の結果がYESになると、その状態変化タイミ
ングから時間Δt1が経過するまで待ち(処理106)
、処理106を終了してから、時間Δt2が経過するま
での間に再度エンコーダパルス信号SHの状態変化があ
るかどうかを監視する(判断107,108のNoルー
プ)。
If the result of judgment 104 is vIES, then the rotational speed of the spindle motor SH is in a state that matches the target rotational speed, so changes in the state of the encoder pulse signal SH should be monitored (No loop of judgment 105). If the result of judgment 105 is YES, wait until time Δt1 has elapsed from the state change timing (process 106).
, it is again monitored whether or not there is a change in the state of the encoder pulse signal SH after the end of processing 106 until the time Δt2 has elapsed (No loop of judgments 107 and 108).

ここで、エンコーダパルス信号SEが欠落していない状
態では、エンコーダパルス信号SEには、1回の状態変
化が発生してから時間Δt1を経過した時点を起点とし
て1時間Δt2を経過するまでの間に俗の状態変化が必
ずあられれるので(第2図(a)〜(e)および第4図
(a)〜(s)参照)1判断ioaの結果がYESにな
ることがなく、判断107の結果がYESとなる。
Here, in a state where the encoder pulse signal SE is not missing, the encoder pulse signal SE has a period from the time Δt1 has elapsed since one state change occurs until 1 hour Δt2 has elapsed. Since there is always a common state change (see Figures 2 (a) to (e) and Figures 4 (a) to (s)), the result of decision 1ioa will never be YES, and the result of decision 107 will not be YES. The result is YES.

また、判断107の結果がYESになると、処理106
に戻る。
Further, if the result of judgment 107 is YES, processing 106
Return to

一方、エンコーダパルス信号SRの立上り部および立ち
下がり部が欠落しているときには、第5図(a)〜(8
)および第6図(a)(e)に示すように、直前の状態
変化から時間Δt1を経過した時点を起点として、時間
Δt2を経過するまでの間に次の状態変化があられれな
いので、判断108の結果がYESとなり、このときに
は、制御部2oは、パルス幅が時間Δt2に一致する論
理Hレベルの補完パルス信号SCを出力する(処理10
9)。
On the other hand, when the rising and falling parts of the encoder pulse signal SR are missing, FIGS.
) and as shown in FIGS. 6(a) and 6(e), the next state change cannot occur between the time Δt1 has elapsed since the previous state change and the time Δt2 has elapsed. The result of judgment 108 is YES, and in this case, the control unit 2o outputs the complementary pulse signal SC of logical H level whose pulse width matches the time Δt2 (process 10).
9).

これにより、この補完パルス信号scの信号変化に応じ
て、排他的論理和回路21がら出力される補正エンコー
ダパルス信号PEが1回状態変化するので、アップダウ
ンカウンタ23のダウンカウント動作が必ず1口実行さ
れ、それによって、位相誤差データDHが−1〜1の範
囲から逸脱することがない。
As a result, the state of the correction encoder pulse signal PE output from the exclusive OR circuit 21 changes once in accordance with the signal change of the complementary pulse signal sc, so that the down-count operation of the up-down counter 23 is always performed by one count. This is executed so that the phase error data DH does not deviate from the range of -1 to 1.

その結果、スピンドルモータSMの回転速度が目標回転
速度に一致した後は、位相誤差データDI!の値が−1
〜1の範囲を逸脱しないので、スピンドルモータSHの
回転制御系がスピンドルモータSMの回転速度を不要に
変動することが防止される。
As a result, after the rotational speed of the spindle motor SM matches the target rotational speed, the phase error data DI! The value of is -1
Since the rotational speed of the spindle motor SH does not deviate from the range of 1 to 1, the rotational speed of the spindle motor SH is prevented from unnecessarily changing the rotational speed of the spindle motor SM.

また、この処理106、判断107,108、および、
処理109の処理ループは、スピンドルモータSHの回
転速度が変更されるまで継続して実行される。
In addition, this processing 106, judgments 107 and 108, and
The processing loop of process 109 is continuously executed until the rotational speed of the spindle motor SH is changed.

なお、スピンドルモータSHの回転速度の変更は、主と
して、線速度一定で駆動される光ディスクのアクセスす
るトラックを移動するとき、および、スピンドルモータ
SMの始動/停止時に行われる。
Note that the rotational speed of the spindle motor SH is mainly changed when moving a track accessed by an optical disk driven at a constant linear velocity and when starting/stopping the spindle motor SM.

以上のようにして、本実施例では、スピンドルモータS
Hの回転速度が目標値にまで制御されると、エンコーダ
パルス信号SEの状態変化の時間間隔を監視してエンコ
ーダパルス信号SHの欠落を検出し、欠落したエンコー
ダパルス信号SEを補完する補完パルス信号SCを出力
し、その補完パルス信号Scによってエンコーダパルス
信号SEを補正しているので、位相誤差信号SBが一定
値以上になることが防止され、その結果、スピンドルモ
ータS?lの回転変動が防止される。
As described above, in this embodiment, the spindle motor S
When the rotational speed of H is controlled to the target value, the time interval between state changes of the encoder pulse signal SE is monitored to detect a lack of the encoder pulse signal SH, and a complementary pulse signal is generated to complement the missing encoder pulse signal SE. Since the encoder pulse signal SE is corrected by the complementary pulse signal Sc, the phase error signal SB is prevented from exceeding a certain value, and as a result, the spindle motor S? Rotational fluctuations in l are prevented.

ところで、上述した実施例では、エンコーダパルス信号
SHの状態変化の時間間隔をソフトウェア的に計測する
ことで、エンコーダパルス1号sEの欠落を検出し、補
完パルス信号SCを出力してエンコーダパルス信号SE
を補正しているが、この補正部分をロジック回路を用い
て実現することができ。
By the way, in the above-mentioned embodiment, by measuring the time interval of the state change of the encoder pulse signal SH using software, the omission of the encoder pulse No. 1 sE is detected, and the complementary pulse signal SC is outputted to replace the encoder pulse signal SE.
This correction part can be realized using a logic circuit.

かかる実施例を第7図に示す。Such an embodiment is shown in FIG.

ここで、第7図で示したエンコーダパルス補正回路EC
は、第1図においてパルスエンコーダPEからアップダ
ウンカウンタ23のダウンカウント入力端りの間に挿入
される要素であり、第1図と同一部分には同一符号を付
している。
Here, the encoder pulse correction circuit EC shown in FIG.
1 is an element inserted between the pulse encoder PE and the down count input end of the up/down counter 23 in FIG. 1, and the same parts as in FIG. 1 are given the same reference numerals.

同図において、エンコーダパルス信号SEは、エンコー
ダパルス信号SHに位相同期し、かつ、エンコーダパル
ス信号SEの周波数(f)の2倍の周波数(2f)のク
ロック信号cpを発生するPLL(Phase Loc
kedLoop) 回路30.エンコーダパルス信号S
Eが欠落していることを検出して補完パルス信号SKを
出力する補完パルス発生回路40、および、排他的論理
和回路21の一方の入力端に加えられている。
In the same figure, the encoder pulse signal SE is generated by a PLL (Phase Loc) that is phase-synchronized with the encoder pulse signal SH and generates a clock signal cp having a frequency (2f) twice the frequency (f) of the encoder pulse signal SE.
kedLoop) Circuit 30. Encoder pulse signal S
It is added to one input terminal of a complementary pulse generation circuit 40 which detects the absence of E and outputs a complementary pulse signal SK, and an exclusive OR circuit 21.

補完パルス発生回路40において、PLL回路30から
出力されたクロック信号CPは、インバータ回路41を
介して反転されてDフリップフロップ42.43のクロ
ック入力端に加えられるとともに、さらに、インバータ
回路44を介して反転され、Dフリップフロップ45の
クロック入力端に加えられている。
In the complementary pulse generation circuit 40, the clock signal CP output from the PLL circuit 30 is inverted via an inverter circuit 41 and applied to the clock input terminals of D flip-flops 42 and 43, and is further applied via an inverter circuit 44. The signal is inverted and applied to the clock input terminal of the D flip-flop 45.

したがって、Dフリップフロップ42.43には、クロ
ック信号CPの立ち下がり端に同期してデータ入力端り
の状態が記憶され、また、Dフリップフロップ45には
、クロック信号CPの立上り端に同期してデータ入力端
りの状態が記憶される。
Therefore, the D flip-flops 42 and 43 store the state of the data input end in synchronization with the falling edge of the clock signal CP, and the D flip-flop 45 stores the state of the data input end in synchronization with the rising edge of the clock signal CP. The state of the data input end is stored.

Dフリップフロップ42のデータ入力端りには、エンコ
ーダパルス信号SEが加えられており、Dフリップフロ
ップ42の出力端Qの信号は、Dフリップフロップ43
のデータ入力端りおよび排他的論理和回路46の一方の
入力端に加えられている。
An encoder pulse signal SE is applied to the data input end of the D flip-flop 42, and a signal at the output end Q of the D flip-flop 42 is applied to the data input end of the D flip-flop 43.
and one input terminal of the exclusive OR circuit 46.

Dフリップフロップ43の出力端Qの信号は、排他的論
理和回路46の他方の入力端に加えられており、排他的
論理和回路46の出力信号は、Dフリップフロップ45
のデータ入力端りに加えられるとともに、インバータ回
路47を介して反転されアンド回路48の一方の入力端
に加えられている。
The signal at the output terminal Q of the D flip-flop 43 is applied to the other input terminal of the exclusive OR circuit 46, and the output signal of the exclusive OR circuit 46 is applied to the output terminal Q of the D flip-flop 45.
The signal is applied to the data input terminal of , and is inverted via an inverter circuit 47 and applied to one input terminal of an AND circuit 48 .

Dフリップフロップ45の出力端Qの信号は、アンド回
路48の他方の入力端に加えられており、このアンド回
路48の出力信号は、補完パルス信号SKとして、切換
器50の一方の切換入力端51に加えられている。
The signal at the output terminal Q of the D flip-flop 45 is applied to the other input terminal of an AND circuit 48, and the output signal of this AND circuit 48 is applied to one switching input terminal of the switch 50 as a complementary pulse signal SK. It has been added to 51.

切換器50の他方の切換入力端52には、グランドレベ
ルが接続されており、そのコモン接続端53の信号は、
補完パルス信号SCとして、排他的論理和回路21の他
方の入力端に加えられている。
The other switching input terminal 52 of the switching device 50 is connected to the ground level, and the signal at the common connection terminal 53 is as follows.
It is applied to the other input terminal of the exclusive OR circuit 21 as a complementary pulse signal SC.

以上の構成で、スピンドルモータSMが目標回転速度に
達するまでの間、制御部20より出力される切換信号C
Bにより、切換器50は、切換入力端52を選択してお
り、これによって、排他的論理和回路21の他方の入力
端が論理Lレベルに固定され、エンコーダパルス信号S
Eがそのまま排他的論理和回路21を介し、補正パルス
信号PRとして出力される。
With the above configuration, the switching signal C is output from the control unit 20 until the spindle motor SM reaches the target rotational speed.
B, the switch 50 selects the switching input terminal 52, and thereby the other input terminal of the exclusive OR circuit 21 is fixed at the logic L level, and the encoder pulse signal S
E is directly outputted as a correction pulse signal PR via the exclusive OR circuit 21.

また、スピンドルモータSMが目標速度に達すると、切
換信号CBにより、切換器50は切換入力端51を選択
し、これによって、補完パルス発生回路40の動作が有
効となる。
Furthermore, when the spindle motor SM reaches the target speed, the switching signal CB causes the switching device 50 to select the switching input terminal 51, thereby enabling the operation of the complementary pulse generation circuit 40.

補完パルス発生回路40では、第8図(a)〜(i)に
示すように、Dフリップフロップ42にはエンコーダパ
ルス信号SRがクロック信号CPの立ち下がりタイミン
グで順次記憶され、Dフリップフロップ43にはDフリ
ップフロップ43の出力信号がクロック信号CPの立ち
下がりタイミングで順次記憶され、排他的論理和回路4
6は、Dフリップフロップ42の出力信号とDフリップ
フロップ43の出力信号を比較して、不一致の場合にそ
の出力信号を論理Hレベルに立ち上げる。
In the complementary pulse generation circuit 40, as shown in FIGS. 8(a) to (i), the encoder pulse signal SR is sequentially stored in the D flip-flop 42 at the falling timing of the clock signal CP, and is stored in the D flip-flop 43. The output signal of the D flip-flop 43 is sequentially stored at the falling timing of the clock signal CP, and the exclusive OR circuit 4
6 compares the output signal of the D flip-flop 42 and the output signal of the D flip-flop 43, and raises the output signal to a logic H level if they do not match.

したがって、エンコーダパルス信号SEが連続して出力
されているときには、Dフリップフロップ42とDフリ
ップフロップ43の出力が必ず相違しているので、排他
的論理和回路46の出力が論理11レベルに維持され、
それによって、インバータ47の出力信号が論理Lレベ
ルに維持されるので、その状態では5アンド回路48か
ら出力される補完パルス信号Sには論理Lレベルに維持
される。
Therefore, when the encoder pulse signal SE is continuously output, the outputs of the D flip-flop 42 and the D flip-flop 43 are always different, so the output of the exclusive OR circuit 46 is maintained at the logic 11 level. ,
As a result, the output signal of the inverter 47 is maintained at the logic L level, so in that state, the complementary pulse signal S output from the 5-AND circuit 48 is maintained at the logic L level.

これによって、エンコーダパルス信号SEが連続して出
力されている状態では、エンコーダパルス信号Sピが、
排他的論理和回路21を介して補正エンコーダパルス信
号PHとして出力される。
As a result, when the encoder pulse signal SE is continuously output, the encoder pulse signal S pi becomes
It is output via the exclusive OR circuit 21 as a corrected encoder pulse signal PH.

エンコーダパルス信号SEの立上り部が欠落すると、そ
の欠落した立上り部の立上りタイミングの直後のクロッ
ク信号CPの立ち下がりタイミングから0フリツプフロ
ツプ42の出力信号とDフリップフロップ43の出力信
号が一致状態となるので、排他的論理和回路46の出力
信号が論理Lレベルに立ち下がる。
If the rising edge of the encoder pulse signal SE is missing, the output signal of the 0 flip-flop 42 and the output signal of the D flip-flop 43 will match from the falling timing of the clock signal CP immediately after the rising timing of the missing rising edge. , the output signal of the exclusive OR circuit 46 falls to the logic L level.

一方、Dフリップフロップ45は、排他的論理和回路4
6の出力信号が論理Lレベルに立ち下がった直後のクロ
ック信号CPの立上りタイミングで論理しレベルに変化
する。
On the other hand, the D flip-flop 45 is connected to the exclusive OR circuit 4
The output signal of 6 changes to the logic level at the rising timing of the clock signal CP immediately after falling to the logic L level.

したがって、アンド回路48の2つの入力は、排他的論
理和回路46の出力信号が論理Lレベルに変化してから
、次にクロック信号CPが立ち上がるまでの間ともに論
理1ルベルに変化しているので、このタイミングで、パ
ルス幅がエンコーダパルス信号SHの172の補完パル
ス信号Sにが出力され、切換器50を介し、補完パルス
信号SCとして排他的論理和回路21に出力される。
Therefore, the two inputs of the AND circuit 48 both change to logic 1 level after the output signal of the exclusive OR circuit 46 changes to logic L level until the clock signal CP rises next. At this timing, a complementary pulse signal S having a pulse width of 172 equal to the encoder pulse signal SH is outputted, and is outputted to the exclusive OR circuit 21 via the switch 50 as a complementary pulse signal SC.

これにより、排他的論理和回路21からは、補完パルス
信号SCがエンコーダパルス信号SEに合成されて形成
された補正エンコーダパルス信号PEが出力される。
As a result, the exclusive OR circuit 21 outputs a corrected encoder pulse signal PE formed by combining the complementary pulse signal SC with the encoder pulse signal SE.

なお、エンコーダパルス信号SEの立ち下がり部が欠落
した場合にも、同様にして、補完パルス信号SCが排他
的論理和回路21に出力される。
Note that even when the falling edge of the encoder pulse signal SE is missing, the complementary pulse signal SC is similarly output to the exclusive OR circuit 21.

このようにして、エンコーダパルス信号SHの欠落を検
出して、それを補間するための補完パルス信号SCが出
力される。
In this way, a missing encoder pulse signal SH is detected and a complementary pulse signal SC for interpolating it is output.

なお、本発明は、第9図に示した以外のスピンドルモー
タにも、同様にして適用することができる。
Note that the present invention can be similarly applied to spindle motors other than those shown in FIG.

[発明の効果] 以上説明したように、本発明によれば、エンコーダパル
ス信号の信号変化時間間隔に基づいてエンコーダパルス
信号の欠落を検出し、欠落したエンコーダパルス信号を
補完する補完パルス信号を形成して、この補完パルス信
号をエンコーダパルス信号に合成しているので、エンコ
ーダ板にごみなどが付着してエンコーダパルス信号が異
常状態になったとしても、補完パルス信号に基づいてエ
ンコーダパルス信号が補正されるので、スピンドルモー
タの回転変動が防止されるという効果を得る。
[Effects of the Invention] As explained above, according to the present invention, a missing encoder pulse signal is detected based on the signal change time interval of the encoder pulse signal, and a complementary pulse signal is formed to complement the missing encoder pulse signal. This complementary pulse signal is then combined with the encoder pulse signal, so even if the encoder pulse signal becomes abnormal due to dust etc. adhering to the encoder plate, the encoder pulse signal can be corrected based on the complementary pulse signal. Therefore, it is possible to obtain the effect that rotational fluctuations of the spindle motor are prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にかかる制御装置を示すブロ
ック図、第2図はエンコーダパルス信号が欠落していな
い状態の動作例を説明するための波形図、第3図は制御
部が実行する処理例を示すフローチャート、第4図はエ
ンコーダパルス信号が欠落していない状態の他の動作例
を示す波形図、第5図はエンコーダパルス信号が欠落し
た場合の動作例を示す波形図、第6図はエンコーダパル
ス信号が欠落した場合の他の動作例を示す波形図、第7
図はエンコーダパルス補正回路の一例を示すブロック図
、第8図は第7図の回路の動作を説明するための波形図
、第9図はスピンドルモータの一例を示す概略断面図、
第10図は従来装置の概略動作を説明するための波形図
、第11図は従来装置の問題を説明するための波形図で
ある。 20・・・制御部、21.46・・・排他的論理和回路
、22・・・基準信号発生回路、23・・・アップダウ
ンカウンタ、24 、25・・・周波数/電圧変換器、
26・・・デジタル/アナログ変換器、27・・・偏差
演算器、28・・・加算器、29・・・モータ駆動回路
、3O−PLL(Phase Locked Loop
)回路、40・・・補完パルス発生回路、41,44,
47・・・インバータ回路、42,43.45・・・D
フリップフロップ、48・・・アンド回路、50・・・
切換器。 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図
FIG. 1 is a block diagram showing a control device according to an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining an example of operation in a state where encoder pulse signals are not missing, and FIG. 3 is a block diagram showing a control device according to an embodiment of the present invention. A flowchart showing an example of the processing to be executed, FIG. 4 is a waveform diagram showing another example of operation in a state where the encoder pulse signal is not missing, and FIG. 5 is a waveform diagram showing an example of the operation when the encoder pulse signal is missing. Figure 6 is a waveform diagram showing another example of operation when the encoder pulse signal is missing;
The figure is a block diagram showing an example of an encoder pulse correction circuit, FIG. 8 is a waveform diagram for explaining the operation of the circuit of FIG. 7, and FIG. 9 is a schematic sectional view showing an example of a spindle motor.
FIG. 10 is a waveform diagram for explaining the general operation of the conventional device, and FIG. 11 is a waveform diagram for explaining the problems of the conventional device. 20... Control unit, 21.46... Exclusive OR circuit, 22... Reference signal generation circuit, 23... Up/down counter, 24, 25... Frequency/voltage converter,
26... Digital/analog converter, 27... Deviation calculator, 28... Adder, 29... Motor drive circuit, 3O-PLL (Phase Locked Loop
) circuit, 40... complementary pulse generation circuit, 41, 44,
47...Inverter circuit, 42, 43.45...D
Flip-flop, 48...AND circuit, 50...
Switch. fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig fig.

Claims (1)

【特許請求の範囲】[Claims] ディスク記憶媒体を回転駆動するスピンドルモータを回
転制御するスピンドルモータの制御装置において、スピ
ンドルモータの回転に伴ってエンコーダパルス信号を出
力するパルスエンコーダと、エンコーダパルス信号の信
号変化時間間隔に基づいてエンコーダパルス信号の欠落
を検出するパルス信号欠落検出手段と、このパルス信号
欠落検出手段が検出動作すると補完パルス信号を発生す
る補完パルス信号発生手段と、上記補完パルス信号と上
記エンコーダパルス信号を合成して補正エンコーダパル
ス信号を発生するパルス信号合成手段を備えたことを特
徴とするスピンドルモータの制御装置。
A spindle motor control device that rotationally controls a spindle motor that rotationally drives a disk storage medium includes a pulse encoder that outputs an encoder pulse signal as the spindle motor rotates, and an encoder pulse that outputs an encoder pulse signal based on the signal change time interval of the encoder pulse signal. A pulse signal loss detection means for detecting a signal loss; a complementary pulse signal generation means for generating a complementary pulse signal when the pulse signal loss detection means performs a detection operation; and correction by combining the complementary pulse signal and the encoder pulse signal. A control device for a spindle motor, comprising a pulse signal synthesizing means for generating an encoder pulse signal.
JP63329367A 1988-12-28 1988-12-28 Controller of spindle motor Pending JPH02179285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63329367A JPH02179285A (en) 1988-12-28 1988-12-28 Controller of spindle motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63329367A JPH02179285A (en) 1988-12-28 1988-12-28 Controller of spindle motor

Publications (1)

Publication Number Publication Date
JPH02179285A true JPH02179285A (en) 1990-07-12

Family

ID=18220663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63329367A Pending JPH02179285A (en) 1988-12-28 1988-12-28 Controller of spindle motor

Country Status (1)

Country Link
JP (1) JPH02179285A (en)

Similar Documents

Publication Publication Date Title
US20140239874A1 (en) Motor driving circuit, electronic device using the same, and driving method thereof
JPH0378490A (en) Pwm controlling type of spindle motor
US5936365A (en) Method and apparatus for using back EMF to control a motor
JP2008236842A (en) Motor driving circuit, driving method, and disk device using same
JPS5947991A (en) Method and device for controlling brushless dc motor
JPS60195772A (en) Device for controlling rotational drive of recording disk
US6196650B1 (en) Sensorless motor driving circuit having a comparative phase lock loop arrangement
KR100331336B1 (en) Apparatus and method for detecting speed of dc spindle motor
JPH02179285A (en) Controller of spindle motor
JPH11232772A (en) Disk rotation controller
US7061193B2 (en) Motor drive apparatus
JPH0530152B2 (en)
KR100222616B1 (en) Motor control device
JP3609891B2 (en) Microcomputer
JP3277728B2 (en) Speed controller for electric motor
JP2527562B2 (en) Rotary head type digital magnetic reproducing device
JP3251007B2 (en) Disk drive device
JP3783359B2 (en) Motor drive circuit
JPH10247109A (en) Method and device for detecting abnormality of encoder and controller for actuator
JP3419171B2 (en) Magnetic recording / reproducing device
JPS63108547A (en) Rotational speed controller for rotary head type recording and reproducing device
JPH0767082B2 (en) Frequency divider
JPS6055870A (en) Stop control circuit for motor
JPH0731171A (en) Speed control circuit
JPH0251384A (en) Phase servo device