JPH02178869A - 実装入出力カードの認識処理方法 - Google Patents
実装入出力カードの認識処理方法Info
- Publication number
- JPH02178869A JPH02178869A JP33436288A JP33436288A JPH02178869A JP H02178869 A JPH02178869 A JP H02178869A JP 33436288 A JP33436288 A JP 33436288A JP 33436288 A JP33436288 A JP 33436288A JP H02178869 A JPH02178869 A JP H02178869A
- Authority
- JP
- Japan
- Prior art keywords
- card
- address
- cards
- device address
- nest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title description 3
- 239000013598 vector Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 9
- 241001234891 Bletia purpurea Species 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業」二の利用分野〉
本発明は、計算機システムに実装される入出力(以下I
/Oと略ず)カードの認識処理方法に関し、詳しくはI
/Oカードの実装情報、デバイスアドレス情報およびベ
クタ番号を自動的に決定づる方法に関するものである。
/Oと略ず)カードの認識処理方法に関し、詳しくはI
/Oカードの実装情報、デバイスアドレス情報およびベ
クタ番号を自動的に決定づる方法に関するものである。
〈発明が解決しようとする課題〉
従来より、VME (Versa Module [u
ropcan32ピッ1へマイクロプロセッサ用のバス
標準規格)バスを使用した計算機システムがあり、この
ようなシステムでは各種のIloはVMEバスを介して
接続される。この場合、各種■/○は通常所定の寸法の
ボード(カード)単位に構成されている。
ropcan32ピッ1へマイクロプロセッサ用のバス
標準規格)バスを使用した計算機システムがあり、この
ようなシステムでは各種のIloはVMEバスを介して
接続される。この場合、各種■/○は通常所定の寸法の
ボード(カード)単位に構成されている。
このようなI/Oカードをシステムに実装する場合、
■各I/Oについて固定的にデバイスアドレスを割り付
け、 ■システムジェネレーションによってIloに関する情
報をプログラムに組み込み、 ■システム立ち上げ時に組み込まれたデバイスアドレス
をアクセスし、実装の有無を調べるような処理が必要で
ある。
け、 ■システムジェネレーションによってIloに関する情
報をプログラムに組み込み、 ■システム立ち上げ時に組み込まれたデバイスアドレス
をアクセスし、実装の有無を調べるような処理が必要で
ある。
したがって、Iloの構成を変える場合にはシステムジ
ェネレーションが必要であり、そしてそれが血中1でも
あることから、Iloの構成を安易に変えられないとい
う問題があった。
ェネレーションが必要であり、そしてそれが血中1でも
あることから、Iloの構成を安易に変えられないとい
う問題があった。
本発明の目的は、このような点に鑑み、I/Oカードに
設定されるカード種別およびカードアドレスを読み込み
、これによってカードの実装枚数、デバイスアドレス、
ベクタ番号を自動的に決定することができるようにした
実装入出力カードの認識処理方法を提供することにある
。
設定されるカード種別およびカードアドレスを読み込み
、これによってカードの実装枚数、デバイスアドレス、
ベクタ番号を自動的に決定することができるようにした
実装入出力カードの認識処理方法を提供することにある
。
く課題を解決するための手段〉
第1図は本発明の実装入出力カードの認識処理方法に係
る原理フローである。
る原理フローである。
I/Oカードを実装するに先立って実装するネストおよ
びスロワ1への番号を設定しておく。ホス1〜番号とは
複数スロットを1単位とする番号て、例えば32個のス
ロワh (○〜31のスロット番号)を有する収納ケー
スを1つのネスl−とじ、ケースごとの番号をネスト番
号とする。
びスロワ1への番号を設定しておく。ホス1〜番号とは
複数スロットを1単位とする番号て、例えば32個のス
ロワh (○〜31のスロット番号)を有する収納ケー
スを1つのネスl−とじ、ケースごとの番号をネスト番
号とする。
そして、システムの電源投入後またはシステムリセット
後に、以下の処理を行う。
後に、以下の処理を行う。
■CPUは、予め設定されなネス1〜およびスロット番
号によって決まる特定のアドレスに実装されているI/
Oカードのカードr Dt R売み込み、ネス1〜およ
びスロット番号と共にカードID、aみ込み値テーブル
に格納する。
号によって決まる特定のアドレスに実装されているI/
Oカードのカードr Dt R売み込み、ネス1〜およ
びスロット番号と共にカードID、aみ込み値テーブル
に格納する。
なお、カードIDとは、■/Oカードの種別lこ固有な
コードであって、カードに作り込まれ変更不可となって
いる。
コードであって、カードに作り込まれ変更不可となって
いる。
■読み込んたカードIDと、ホス1〜番号およびスロッ
ト番号とからなるカードアドレスとから、実装されてい
るI/Oカードのデバイスアドレスを決定すると共に当
該I/Oカードにベクタ番号をセットしてカードID情
報テーブルを作成する。
ト番号とからなるカードアドレスとから、実装されてい
るI/Oカードのデバイスアドレスを決定すると共に当
該I/Oカードにベクタ番号をセットしてカードID情
報テーブルを作成する。
このベクタ番号はプログラムによってセラ1〜でき、l
/O1M成テーブルに保存される。なお、ベクタ番号は
、カードIDによって決まる割り込みの有無と便用ベク
タ数に基づいて割当てられる。
/O1M成テーブルに保存される。なお、ベクタ番号は
、カードIDによって決まる割り込みの有無と便用ベク
タ数に基づいて割当てられる。
■次に、リアルタイムO8(O8はオペレーティングシ
ステム)を開始させ、前記1/OWi成テーブルを参照
してI/Oドライバの初期化処理を行なう。
ステム)を開始させ、前記1/OWi成テーブルを参照
してI/Oドライバの初期化処理を行なう。
その後は通常のシステム定常動作か開始される。
く作用〉
本発明は、リアルタイムO8がスタートする前に、I/
Oカードに設定されたカードIDおよびカードアドレス
を読み込み、これに基づきカードの実装枚数、デバイス
アドレスおよびベクタ番号を認識し、自動的にl/O1
成を構築する6〈実施例〉 第2図は本発明の方法を実施するためのシステムの一実
施例である。図において、1はメモリ内蔵型の32ピッ
l−のマイクロプロセッサである。
Oカードに設定されたカードIDおよびカードアドレス
を読み込み、これに基づきカードの実装枚数、デバイス
アドレスおよびベクタ番号を認識し、自動的にl/O1
成を構築する6〈実施例〉 第2図は本発明の方法を実施するためのシステムの一実
施例である。図において、1はメモリ内蔵型の32ピッ
l−のマイクロプロセッサである。
3aおよび3bはそれぞれI/Oカードで、VMEバス
2を介してマイクロプロセッサ1と接続されている。
2を介してマイクロプロセッサ1と接続されている。
各I/Oカードは、
■カードの種別ごとに固有の値が割り当てられ、予めカ
ード内にハードウェアにより、設定される8ピツ1〜の
コードと、 ■カード上に設けられた8ピットのデイツプスイッチに
より、実装するネス1−およびスロット番号に合わせて
設定するカードアドレス との2つの設定情報を持つ。
ード内にハードウェアにより、設定される8ピツ1〜の
コードと、 ■カード上に設けられた8ピットのデイツプスイッチに
より、実装するネス1−およびスロット番号に合わせて
設定するカードアドレス との2つの設定情報を持つ。
なお、カードアドレス用のピッI−スイッヂは第3図に
示ずようになっており、1番のスイッチには標準I/O
<詳しくは後述)かショー1−1 / 0(詳しくは後
述)かを示す情報がセットされ、ONの場合はショーl
〜I/O,0FI)の場合は標準I/Oであることを示
す。また、2番と3番のスイッチには、ネスト番号かセ
ラ1〜され、4番から8番までのスイッチにはスロット
番号がセットされる。
示ずようになっており、1番のスイッチには標準I/O
<詳しくは後述)かショー1−1 / 0(詳しくは後
述)かを示す情報がセットされ、ONの場合はショーl
〜I/O,0FI)の場合は標準I/Oであることを示
す。また、2番と3番のスイッチには、ネスト番号かセ
ラ1〜され、4番から8番までのスイッチにはスロット
番号がセットされる。
この場合、ピットスイッヂをONにした場合は0、OF
Fにした場合は1の信号がセラ1〜されるようになって
いる。
Fにした場合は1の信号がセラ1〜されるようになって
いる。
マイクロプロセッサ1は、上記カードIDとカードアド
レスとから、実装されているI/Oカー)くのデバイス
アドレスを決定するが、この場合のカードID読み込み
アドレスは次のようになっている。すなわち、マイクロ
プロセッサのアドレス空間の特定領域がネストおよびス
ロッ1〜番号に対応して割り付けられ、マイクロプロセ
ッサからこのアドレスを読むと、対応するネスト/スロ
ッ1へに実装されているカードのカードIDが読み取れ
る。第4図は上記アドレスの内容を示す説明図で、ピッ
1〜1からビット7まで−には前記カードアドレス用の
デイツプスイッチの2番から8番までの設定値がセラ1
〜される。なおピット0には1がセットされており、し
たがって、カードID読み込みアドレスは、 FFFFFEOl、 〜 F F F゛ F
E F F H(、はその数値が16進数表記
であることを示す記号)までのアドレス空間の奇数番地
にある。そして、その番地の内容でアクセスした時、カ
ードが実装されているネスト/スロットでは実装カード
のカードIDが読め、カードが実装されていないネスト
/スロッ1〜てはバスエラーとなる。
レスとから、実装されているI/Oカー)くのデバイス
アドレスを決定するが、この場合のカードID読み込み
アドレスは次のようになっている。すなわち、マイクロ
プロセッサのアドレス空間の特定領域がネストおよびス
ロッ1〜番号に対応して割り付けられ、マイクロプロセ
ッサからこのアドレスを読むと、対応するネスト/スロ
ッ1へに実装されているカードのカードIDが読み取れ
る。第4図は上記アドレスの内容を示す説明図で、ピッ
1〜1からビット7まで−には前記カードアドレス用の
デイツプスイッチの2番から8番までの設定値がセラ1
〜される。なおピット0には1がセットされており、し
たがって、カードID読み込みアドレスは、 FFFFFEOl、 〜 F F F゛ F
E F F H(、はその数値が16進数表記
であることを示す記号)までのアドレス空間の奇数番地
にある。そして、その番地の内容でアクセスした時、カ
ードが実装されているネスト/スロットでは実装カード
のカードIDが読め、カードが実装されていないネスト
/スロッ1〜てはバスエラーとなる。
一方、VMlがバスに接続されるI/Oカードにおいて
は、カードが持つレジスタ等のデバイスアドレスはカー
ド上のデイツプスイッチに設定されたカードアドレスに
よって決まるか、以下のようにショー1−型と標準型に
分けられる。
は、カードが持つレジスタ等のデバイスアドレスはカー
ド上のデイツプスイッチに設定されたカードアドレスに
よって決まるか、以下のようにショー1−型と標準型に
分けられる。
(1)ショートアドレス空間タイプ(いわゆるショート
l/O)のもの カード内アドレスが256バイl〜(byte)以内で
、第5図に示すように16ビツト空間にマツピンクされ
る。
l/O)のもの カード内アドレスが256バイl〜(byte)以内で
、第5図に示すように16ビツト空間にマツピンクされ
る。
(2)標準アドレス空間タイプ(いわゆる標準■/O)
のもの カード内アドレスが64にパイ1〜以内で、第6図に示
ずように24ピット空間にマツピンクされる。
のもの カード内アドレスが64にパイ1〜以内で、第6図に示
ずように24ピット空間にマツピンクされる。
このような構成における動作を次に順を追って説明する
。
。
■カードID読み込み処理を行う。
FFFFFEOI 〜FFFFEFFHのアドレス範
囲において奇数番地を読み、実装されているカードのカ
ードIDを読み込む。カードが実装されていないアドレ
スはバスエラーが発生するのでそのための処理をしく値
をFFとする)、第7図に示すようなカードID読み込
み値テーブルを作成する。
囲において奇数番地を読み、実装されているカードのカ
ードIDを読み込む。カードが実装されていないアドレ
スはバスエラーが発生するのでそのための処理をしく値
をFFとする)、第7図に示すようなカードID読み込
み値テーブルを作成する。
■カードID処理を実行する。
カードID読み込み値をカードID情報テーブルを参照
して、デバイスアドレスの算出およびベクタ番号の決定
等を行い、I/O構成テーブルを作成する。
して、デバイスアドレスの算出およびベクタ番号の決定
等を行い、I/O構成テーブルを作成する。
カードID情報テーブルは、第8図に示すように、カー
ドIDに対応するカード種別、使用ベクタ数を定義した
テーブルである。カード種別としでは、未定義(FFH
)−ショートl/O(001)、標準l/O(OIH)
、特殊カード(8XH:Xは任意の値)かある。
ドIDに対応するカード種別、使用ベクタ数を定義した
テーブルである。カード種別としでは、未定義(FFH
)−ショートl/O(001)、標準l/O(OIH)
、特殊カード(8XH:Xは任意の値)かある。
また、Ilo、i成テーブルは、第9図に示すように、
実装されているカードの実装枚数、デバイスアドレス、
ベクタ番号等を入れるテーブルである。このテーブルは
ポインタ形式で参照できるようになっている。
実装されているカードの実装枚数、デバイスアドレス、
ベクタ番号等を入れるテーブルである。このテーブルは
ポインタ形式で参照できるようになっている。
■I/Oドライバの初期化処理を実行する。
リアルタイムO8をスター1〜させI/Oドライバの初
期化処理を行う。各I/Oドライバ(ンフ)〜ウェア)
は初期化処理において前記I/O構成テーブルを参照し
対象カードが実装されているかどうかを調べる。すなわ
ち、 (1)実装されていない場合は、インアクティブとし、
コール(call)されたときエラーを返し、(2)実
装されている場合は、実装枚数、デバイスアドレスを確
認し、ベクタ番号のセラ1〜およびその他のカードの初
期セットを行う。
期化処理を行う。各I/Oドライバ(ンフ)〜ウェア)
は初期化処理において前記I/O構成テーブルを参照し
対象カードが実装されているかどうかを調べる。すなわ
ち、 (1)実装されていない場合は、インアクティブとし、
コール(call)されたときエラーを返し、(2)実
装されている場合は、実装枚数、デバイスアドレスを確
認し、ベクタ番号のセラ1〜およびその他のカードの初
期セットを行う。
以上のように処理することにより、システムに実装され
るI/Oカードの実装枚数、デバイスアドレスおよびベ
クタ番号を自動的に決定することかできる。
るI/Oカードの実装枚数、デバイスアドレスおよびベ
クタ番号を自動的に決定することかできる。
〈発明の効果〉
以上説明したように、本発明によれば、実装されている
I/Oカードの実装情報、デバイスアドレス情報が自動
的に反映されるなめ、システムジェネレーション等の手
続きなしに自由にI/O構成を変えることができ、実用
に供してその効果は大きい。
I/Oカードの実装情報、デバイスアドレス情報が自動
的に反映されるなめ、システムジェネレーション等の手
続きなしに自由にI/O構成を変えることができ、実用
に供してその効果は大きい。
第1図は本発明の方法の原理フロー、第2図は本発明の
方法を実施するためのシステムの一実施例、第3図はカ
ードアドレス用ピッ1〜スイツチの設定内容を説明する
説明図、第4図はカードID読み込みアドレスの内容を
示す説明図、第5図はショートI/’Oのデバイスアド
レスのビットマツプを示す図、第6図は標準I/Oのデ
バイスアドレスのビットマツプを示す図、第7図はカー
ドID読み込み値テーブルについての説明図、第8図は
カードJD情報テーブルについての説明図、第9図はI
/O′#1成テーブルについての説明図である。 1・・・マイクロプロセッサ、2・・・VMEバス、3
a、3b・ I/Oカー1〜。 第2M 第3図 θFF s2V砺
方法を実施するためのシステムの一実施例、第3図はカ
ードアドレス用ピッ1〜スイツチの設定内容を説明する
説明図、第4図はカードID読み込みアドレスの内容を
示す説明図、第5図はショートI/’Oのデバイスアド
レスのビットマツプを示す図、第6図は標準I/Oのデ
バイスアドレスのビットマツプを示す図、第7図はカー
ドID読み込み値テーブルについての説明図、第8図は
カードJD情報テーブルについての説明図、第9図はI
/O′#1成テーブルについての説明図である。 1・・・マイクロプロセッサ、2・・・VMEバス、3
a、3b・ I/Oカー1〜。 第2M 第3図 θFF s2V砺
Claims (1)
- 【特許請求の範囲】 各種のI/Oカードが実装される計算機システムにおい
て、 システムの電源投入後またはシステムリセット後に、中
央処理装置において予め設定されたネストおよびスロッ
ト番号によって決まる特定のアドレスに実装されている
I/OカードのカードIDを読み込み、前記ネストおよ
びスロット番号と共にカードID読み込み値テーブルへ
格納する工程と、 読み込んだカードID、ネスト番号およびスロット番号
とからなるカードアドレスから、実装されているI/O
カードのデバイスアドレスを決定すると共にI/Oカー
ドにベクタ番号をセットしてI/O構成テーブルを作成
する工程と、 次に、リアルタイムOSを開始させて、前記I/O構成
テーブルを参照してI/Oドライバの初期化処理を行な
う工程 よりなり、実装されるI/Oカードの実装情報、デバイ
スアドレス情報およびベクタ番号を自動的に決定するこ
とができるようにした実装入出力カードの認識処理方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33436288A JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33436288A JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02178869A true JPH02178869A (ja) | 1990-07-11 |
Family
ID=18276526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33436288A Pending JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02178869A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168979A (ja) * | 2000-08-17 | 2012-09-06 | Sandisk Corp | ホストと順次通信する複数の取り外し可能な不揮発性メモリ・カード |
-
1988
- 1988-12-29 JP JP33436288A patent/JPH02178869A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168979A (ja) * | 2000-08-17 | 2012-09-06 | Sandisk Corp | ホストと順次通信する複数の取り外し可能な不揮発性メモリ・カード |
US8386678B2 (en) | 2000-08-17 | 2013-02-26 | Sandisk Corporation | Enhanced data storage device |
US8700833B2 (en) | 2000-08-17 | 2014-04-15 | Sandisk Corporation | Data storage device with host-accessible indicator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6505278B1 (en) | Method for flashing ESCD and variables into a ROM | |
US5680556A (en) | Computer system and method of operation thereof wherein a BIOS ROM can be selectively locatable on diffeent buses | |
US5455927A (en) | Dual socket upgradeable computer motherboard with automatic detection and enablement of inserted upgrade CPU chip | |
US7987438B2 (en) | Structure for initializing expansion adapters installed in a computer system having similar expansion adapters | |
AU635550B2 (en) | An apparatus and method for decreasing the memory requirements for bios in a personal computer system | |
US7082509B2 (en) | Method and system for allocating memory during system boot to reduce operating system memory resource consumption at run-time | |
CN100504784C (zh) | 用于可选只读存储器表征的方法和装置 | |
EP0230664B1 (en) | Master slave microprocessor system with virtual memory | |
US6918103B2 (en) | Integrated circuit configuration | |
JPH0775014B2 (ja) | コンピュータにbiosをロードする装置及び方法 | |
JPS6122331B2 (ja) | ||
EP0775959A2 (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
JPH0792782B2 (ja) | 処理実行システム | |
US20030188146A1 (en) | Method of ordered execution of firmware modules in a pre-memory execution environment | |
US7484083B1 (en) | Method, apparatus, and computer-readable medium for utilizing BIOS boot specification compliant devices within an extensible firmware interface environment | |
JP3202700B2 (ja) | 信号処理装置 | |
US6018808A (en) | Method and apparatus for testing hardware interrupt service routines in a microprocessor | |
US6047388A (en) | Method and apparatus for processing an invalid address request | |
US6349388B1 (en) | Timer processing engine for supporting multiple virtual minimum time timers | |
JPH02178869A (ja) | 実装入出力カードの認識処理方法 | |
US7103767B2 (en) | Method and apparatus to support legacy master boot record (MBR) partitions | |
JPH1145206A (ja) | 電子装置、メモリ起動方法及びメモリ起動プログラムを記録した記録媒体 | |
JP4865213B2 (ja) | 割込みコントローラ | |
US6314482B1 (en) | Method and system for indexing adapters within a data processing system | |
JPH09160831A (ja) | 情報処理装置 |