JPH02178869A - 実装入出力カードの認識処理方法 - Google Patents
実装入出力カードの認識処理方法Info
- Publication number
- JPH02178869A JPH02178869A JP33436288A JP33436288A JPH02178869A JP H02178869 A JPH02178869 A JP H02178869A JP 33436288 A JP33436288 A JP 33436288A JP 33436288 A JP33436288 A JP 33436288A JP H02178869 A JPH02178869 A JP H02178869A
- Authority
- JP
- Japan
- Prior art keywords
- card
- address
- cards
- device address
- nest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title description 3
- 239000013598 vector Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 9
- 241001234891 Bletia purpurea Species 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業」二の利用分野〉
本発明は、計算機システムに実装される入出力（以下Ｉ
／Ｏと略ず）カードの認識処理方法に関し、詳しくはＩ
／Ｏカードの実装情報、デバイスアドレス情報およびベ
クタ番号を自動的に決定づる方法に関するものである。
／Ｏと略ず）カードの認識処理方法に関し、詳しくはＩ
／Ｏカードの実装情報、デバイスアドレス情報およびベ
クタ番号を自動的に決定づる方法に関するものである。
〈発明が解決しようとする課題〉
従来より、ＶＭＥ （Ｖｅｒｓａ Ｍｏｄｕｌｅ ［ｕ
ｒｏｐｃａｎ３２ピッ１へマイクロプロセッサ用のバス
標準規格）バスを使用した計算機システムがあり、この
ようなシステムでは各種のＩｌｏはＶＭＥバスを介して
接続される。この場合、各種■／○は通常所定の寸法の
ボード（カード）単位に構成されている。
ｒｏｐｃａｎ３２ピッ１へマイクロプロセッサ用のバス
標準規格）バスを使用した計算機システムがあり、この
ようなシステムでは各種のＩｌｏはＶＭＥバスを介して
接続される。この場合、各種■／○は通常所定の寸法の
ボード（カード）単位に構成されている。
このようなＩ／Ｏカードをシステムに実装する場合、
■各Ｉ／Ｏについて固定的にデバイスアドレスを割り付
け、 ■システムジェネレーションによってＩｌｏに関する情
報をプログラムに組み込み、 ■システム立ち上げ時に組み込まれたデバイスアドレス
をアクセスし、実装の有無を調べるような処理が必要で
ある。
け、 ■システムジェネレーションによってＩｌｏに関する情
報をプログラムに組み込み、 ■システム立ち上げ時に組み込まれたデバイスアドレス
をアクセスし、実装の有無を調べるような処理が必要で
ある。
したがって、Ｉｌｏの構成を変える場合にはシステムジ
ェネレーションが必要であり、そしてそれが血中１でも
あることから、Ｉｌｏの構成を安易に変えられないとい
う問題があった。
ェネレーションが必要であり、そしてそれが血中１でも
あることから、Ｉｌｏの構成を安易に変えられないとい
う問題があった。
本発明の目的は、このような点に鑑み、Ｉ／Ｏカードに
設定されるカード種別およびカードアドレスを読み込み
、これによってカードの実装枚数、デバイスアドレス、
ベクタ番号を自動的に決定することができるようにした
実装入出力カードの認識処理方法を提供することにある
。
設定されるカード種別およびカードアドレスを読み込み
、これによってカードの実装枚数、デバイスアドレス、
ベクタ番号を自動的に決定することができるようにした
実装入出力カードの認識処理方法を提供することにある
。
く課題を解決するための手段〉
第１図は本発明の実装入出力カードの認識処理方法に係
る原理フローである。
る原理フローである。
Ｉ／Ｏカードを実装するに先立って実装するネストおよ
びスロワ１への番号を設定しておく。ホス１〜番号とは
複数スロットを１単位とする番号て、例えば３２個のス
ロワｈ （○〜３１のスロット番号）を有する収納ケー
スを１つのネスｌ−とじ、ケースごとの番号をネスト番
号とする。
びスロワ１への番号を設定しておく。ホス１〜番号とは
複数スロットを１単位とする番号て、例えば３２個のス
ロワｈ （○〜３１のスロット番号）を有する収納ケー
スを１つのネスｌ−とじ、ケースごとの番号をネスト番
号とする。
そして、システムの電源投入後またはシステムリセット
後に、以下の処理を行う。
後に、以下の処理を行う。
■ＣＰＵは、予め設定されなネス１〜およびスロット番
号によって決まる特定のアドレスに実装されているＩ／
Ｏカードのカードｒ Ｄｔ Ｒ売み込み、ネス１〜およ
びスロット番号と共にカードＩＤ、ａみ込み値テーブル
に格納する。
号によって決まる特定のアドレスに実装されているＩ／
Ｏカードのカードｒ Ｄｔ Ｒ売み込み、ネス１〜およ
びスロット番号と共にカードＩＤ、ａみ込み値テーブル
に格納する。
なお、カードＩＤとは、■／Ｏカードの種別ｌこ固有な
コードであって、カードに作り込まれ変更不可となって
いる。
コードであって、カードに作り込まれ変更不可となって
いる。
■読み込んたカードＩＤと、ホス１〜番号およびスロッ
ト番号とからなるカードアドレスとから、実装されてい
るＩ／Ｏカードのデバイスアドレスを決定すると共に当
該Ｉ／Ｏカードにベクタ番号をセットしてカードＩＤ情
報テーブルを作成する。
ト番号とからなるカードアドレスとから、実装されてい
るＩ／Ｏカードのデバイスアドレスを決定すると共に当
該Ｉ／Ｏカードにベクタ番号をセットしてカードＩＤ情
報テーブルを作成する。
このベクタ番号はプログラムによってセラ１〜でき、ｌ
／Ｏ１Ｍ成テーブルに保存される。なお、ベクタ番号は
、カードＩＤによって決まる割り込みの有無と便用ベク
タ数に基づいて割当てられる。
／Ｏ１Ｍ成テーブルに保存される。なお、ベクタ番号は
、カードＩＤによって決まる割り込みの有無と便用ベク
タ数に基づいて割当てられる。
■次に、リアルタイムＯ８（Ｏ８はオペレーティングシ
ステム）を開始させ、前記１／ＯＷｉ成テーブルを参照
してＩ／Ｏドライバの初期化処理を行なう。
ステム）を開始させ、前記１／ＯＷｉ成テーブルを参照
してＩ／Ｏドライバの初期化処理を行なう。
その後は通常のシステム定常動作か開始される。
く作用〉
本発明は、リアルタイムＯ８がスタートする前に、Ｉ／
Ｏカードに設定されたカードＩＤおよびカードアドレス
を読み込み、これに基づきカードの実装枚数、デバイス
アドレスおよびベクタ番号を認識し、自動的にｌ／Ｏ１
成を構築する６〈実施例〉 第２図は本発明の方法を実施するためのシステムの一実
施例である。図において、１はメモリ内蔵型の３２ピッ
ｌ−のマイクロプロセッサである。
Ｏカードに設定されたカードＩＤおよびカードアドレス
を読み込み、これに基づきカードの実装枚数、デバイス
アドレスおよびベクタ番号を認識し、自動的にｌ／Ｏ１
成を構築する６〈実施例〉 第２図は本発明の方法を実施するためのシステムの一実
施例である。図において、１はメモリ内蔵型の３２ピッ
ｌ−のマイクロプロセッサである。
３ａおよび３ｂはそれぞれＩ／Ｏカードで、ＶＭＥバス
２を介してマイクロプロセッサ１と接続されている。
２を介してマイクロプロセッサ１と接続されている。
各Ｉ／Ｏカードは、
■カードの種別ごとに固有の値が割り当てられ、予めカ
ード内にハードウェアにより、設定される８ピツ１〜の
コードと、 ■カード上に設けられた８ピットのデイツプスイッチに
より、実装するネス１−およびスロット番号に合わせて
設定するカードアドレス との２つの設定情報を持つ。
ード内にハードウェアにより、設定される８ピツ１〜の
コードと、 ■カード上に設けられた８ピットのデイツプスイッチに
より、実装するネス１−およびスロット番号に合わせて
設定するカードアドレス との２つの設定情報を持つ。
なお、カードアドレス用のピッＩ−スイッヂは第３図に
示ずようになっており、１番のスイッチには標準Ｉ／Ｏ
＜詳しくは後述）かショー１−１ ／ ０（詳しくは後
述）かを示す情報がセットされ、ＯＮの場合はショーｌ
〜Ｉ／Ｏ，０ＦＩ）の場合は標準Ｉ／Ｏであることを示
す。また、２番と３番のスイッチには、ネスト番号かセ
ラ１〜され、４番から８番までのスイッチにはスロット
番号がセットされる。
示ずようになっており、１番のスイッチには標準Ｉ／Ｏ
＜詳しくは後述）かショー１−１ ／ ０（詳しくは後
述）かを示す情報がセットされ、ＯＮの場合はショーｌ
〜Ｉ／Ｏ，０ＦＩ）の場合は標準Ｉ／Ｏであることを示
す。また、２番と３番のスイッチには、ネスト番号かセ
ラ１〜され、４番から８番までのスイッチにはスロット
番号がセットされる。
この場合、ピットスイッヂをＯＮにした場合は０、ＯＦ
Ｆにした場合は１の信号がセラ１〜されるようになって
いる。
Ｆにした場合は１の信号がセラ１〜されるようになって
いる。
マイクロプロセッサ１は、上記カードＩＤとカードアド
レスとから、実装されているＩ／Ｏカー）くのデバイス
アドレスを決定するが、この場合のカードＩＤ読み込み
アドレスは次のようになっている。すなわち、マイクロ
プロセッサのアドレス空間の特定領域がネストおよびス
ロッ１〜番号に対応して割り付けられ、マイクロプロセ
ッサからこのアドレスを読むと、対応するネスト／スロ
ッ１へに実装されているカードのカードＩＤが読み取れ
る。第４図は上記アドレスの内容を示す説明図で、ピッ
１〜１からビット７まで−には前記カードアドレス用の
デイツプスイッチの２番から８番までの設定値がセラ１
〜される。なおピット０には１がセットされており、し
たがって、カードＩＤ読み込みアドレスは、 ＦＦＦＦＦＥＯｌ、 〜 Ｆ Ｆ Ｆ゛ Ｆ
Ｅ Ｆ Ｆ Ｈ（、はその数値が１６進数表記
であることを示す記号）までのアドレス空間の奇数番地
にある。そして、その番地の内容でアクセスした時、カ
ードが実装されているネスト／スロットでは実装カード
のカードＩＤが読め、カードが実装されていないネスト
／スロッ１〜てはバスエラーとなる。
レスとから、実装されているＩ／Ｏカー）くのデバイス
アドレスを決定するが、この場合のカードＩＤ読み込み
アドレスは次のようになっている。すなわち、マイクロ
プロセッサのアドレス空間の特定領域がネストおよびス
ロッ１〜番号に対応して割り付けられ、マイクロプロセ
ッサからこのアドレスを読むと、対応するネスト／スロ
ッ１へに実装されているカードのカードＩＤが読み取れ
る。第４図は上記アドレスの内容を示す説明図で、ピッ
１〜１からビット７まで−には前記カードアドレス用の
デイツプスイッチの２番から８番までの設定値がセラ１
〜される。なおピット０には１がセットされており、し
たがって、カードＩＤ読み込みアドレスは、 ＦＦＦＦＦＥＯｌ、 〜 Ｆ Ｆ Ｆ゛ Ｆ
Ｅ Ｆ Ｆ Ｈ（、はその数値が１６進数表記
であることを示す記号）までのアドレス空間の奇数番地
にある。そして、その番地の内容でアクセスした時、カ
ードが実装されているネスト／スロットでは実装カード
のカードＩＤが読め、カードが実装されていないネスト
／スロッ１〜てはバスエラーとなる。
一方、ＶＭｌがバスに接続されるＩ／Ｏカードにおいて
は、カードが持つレジスタ等のデバイスアドレスはカー
ド上のデイツプスイッチに設定されたカードアドレスに
よって決まるか、以下のようにショー１−型と標準型に
分けられる。
は、カードが持つレジスタ等のデバイスアドレスはカー
ド上のデイツプスイッチに設定されたカードアドレスに
よって決まるか、以下のようにショー１−型と標準型に
分けられる。
（１）ショートアドレス空間タイプ（いわゆるショート
ｌ／Ｏ）のもの カード内アドレスが２５６バイｌ〜（ｂｙｔｅ）以内で
、第５図に示すように１６ビツト空間にマツピンクされ
る。
ｌ／Ｏ）のもの カード内アドレスが２５６バイｌ〜（ｂｙｔｅ）以内で
、第５図に示すように１６ビツト空間にマツピンクされ
る。
（２）標準アドレス空間タイプ（いわゆる標準■／Ｏ）
のもの カード内アドレスが６４にパイ１〜以内で、第６図に示
ずように２４ピット空間にマツピンクされる。
のもの カード内アドレスが６４にパイ１〜以内で、第６図に示
ずように２４ピット空間にマツピンクされる。
このような構成における動作を次に順を追って説明する
。
。
■カードＩＤ読み込み処理を行う。
ＦＦＦＦＦＥＯＩ 〜ＦＦＦＦＥＦＦＨのアドレス範
囲において奇数番地を読み、実装されているカードのカ
ードＩＤを読み込む。カードが実装されていないアドレ
スはバスエラーが発生するのでそのための処理をしく値
をＦＦとする）、第７図に示すようなカードＩＤ読み込
み値テーブルを作成する。
囲において奇数番地を読み、実装されているカードのカ
ードＩＤを読み込む。カードが実装されていないアドレ
スはバスエラーが発生するのでそのための処理をしく値
をＦＦとする）、第７図に示すようなカードＩＤ読み込
み値テーブルを作成する。
■カードＩＤ処理を実行する。
カードＩＤ読み込み値をカードＩＤ情報テーブルを参照
して、デバイスアドレスの算出およびベクタ番号の決定
等を行い、Ｉ／Ｏ構成テーブルを作成する。
して、デバイスアドレスの算出およびベクタ番号の決定
等を行い、Ｉ／Ｏ構成テーブルを作成する。
カードＩＤ情報テーブルは、第８図に示すように、カー
ドＩＤに対応するカード種別、使用ベクタ数を定義した
テーブルである。カード種別としでは、未定義（ＦＦＨ
）−ショートｌ／Ｏ（００１）、標準ｌ／Ｏ（ＯＩＨ）
、特殊カード（８ＸＨ：Ｘは任意の値）かある。
ドＩＤに対応するカード種別、使用ベクタ数を定義した
テーブルである。カード種別としでは、未定義（ＦＦＨ
）−ショートｌ／Ｏ（００１）、標準ｌ／Ｏ（ＯＩＨ）
、特殊カード（８ＸＨ：Ｘは任意の値）かある。
また、Ｉｌｏ、ｉ成テーブルは、第９図に示すように、
実装されているカードの実装枚数、デバイスアドレス、
ベクタ番号等を入れるテーブルである。このテーブルは
ポインタ形式で参照できるようになっている。
実装されているカードの実装枚数、デバイスアドレス、
ベクタ番号等を入れるテーブルである。このテーブルは
ポインタ形式で参照できるようになっている。
■Ｉ／Ｏドライバの初期化処理を実行する。
リアルタイムＯ８をスター１〜させＩ／Ｏドライバの初
期化処理を行う。各Ｉ／Ｏドライバ（ンフ）〜ウェア）
は初期化処理において前記Ｉ／Ｏ構成テーブルを参照し
対象カードが実装されているかどうかを調べる。すなわ
ち、 （１）実装されていない場合は、インアクティブとし、
コール（ｃａｌｌ）されたときエラーを返し、（２）実
装されている場合は、実装枚数、デバイスアドレスを確
認し、ベクタ番号のセラ１〜およびその他のカードの初
期セットを行う。
期化処理を行う。各Ｉ／Ｏドライバ（ンフ）〜ウェア）
は初期化処理において前記Ｉ／Ｏ構成テーブルを参照し
対象カードが実装されているかどうかを調べる。すなわ
ち、 （１）実装されていない場合は、インアクティブとし、
コール（ｃａｌｌ）されたときエラーを返し、（２）実
装されている場合は、実装枚数、デバイスアドレスを確
認し、ベクタ番号のセラ１〜およびその他のカードの初
期セットを行う。
以上のように処理することにより、システムに実装され
るＩ／Ｏカードの実装枚数、デバイスアドレスおよびベ
クタ番号を自動的に決定することかできる。
るＩ／Ｏカードの実装枚数、デバイスアドレスおよびベ
クタ番号を自動的に決定することかできる。
〈発明の効果〉
以上説明したように、本発明によれば、実装されている
Ｉ／Ｏカードの実装情報、デバイスアドレス情報が自動
的に反映されるなめ、システムジェネレーション等の手
続きなしに自由にＩ／Ｏ構成を変えることができ、実用
に供してその効果は大きい。
Ｉ／Ｏカードの実装情報、デバイスアドレス情報が自動
的に反映されるなめ、システムジェネレーション等の手
続きなしに自由にＩ／Ｏ構成を変えることができ、実用
に供してその効果は大きい。
第１図は本発明の方法の原理フロー、第２図は本発明の
方法を実施するためのシステムの一実施例、第３図はカ
ードアドレス用ピッ１〜スイツチの設定内容を説明する
説明図、第４図はカードＩＤ読み込みアドレスの内容を
示す説明図、第５図はショートＩ／’Ｏのデバイスアド
レスのビットマツプを示す図、第６図は標準Ｉ／Ｏのデ
バイスアドレスのビットマツプを示す図、第７図はカー
ドＩＤ読み込み値テーブルについての説明図、第８図は
カードＪＤ情報テーブルについての説明図、第９図はＩ
／Ｏ′＃１成テーブルについての説明図である。 １・・・マイクロプロセッサ、２・・・ＶＭＥバス、３
ａ、３ｂ・ Ｉ／Ｏカー１〜。 第２Ｍ 第３図 θＦＦ ｓ２Ｖ砺
方法を実施するためのシステムの一実施例、第３図はカ
ードアドレス用ピッ１〜スイツチの設定内容を説明する
説明図、第４図はカードＩＤ読み込みアドレスの内容を
示す説明図、第５図はショートＩ／’Ｏのデバイスアド
レスのビットマツプを示す図、第６図は標準Ｉ／Ｏのデ
バイスアドレスのビットマツプを示す図、第７図はカー
ドＩＤ読み込み値テーブルについての説明図、第８図は
カードＪＤ情報テーブルについての説明図、第９図はＩ
／Ｏ′＃１成テーブルについての説明図である。 １・・・マイクロプロセッサ、２・・・ＶＭＥバス、３
ａ、３ｂ・ Ｉ／Ｏカー１〜。 第２Ｍ 第３図 θＦＦ ｓ２Ｖ砺
Claims (1)
- 【特許請求の範囲】 各種のＩ／Ｏカードが実装される計算機システムにおい
て、 システムの電源投入後またはシステムリセット後に、中
央処理装置において予め設定されたネストおよびスロッ
ト番号によって決まる特定のアドレスに実装されている
Ｉ／ＯカードのカードＩＤを読み込み、前記ネストおよ
びスロット番号と共にカードＩＤ読み込み値テーブルへ
格納する工程と、 読み込んだカードＩＤ、ネスト番号およびスロット番号
とからなるカードアドレスから、実装されているＩ／Ｏ
カードのデバイスアドレスを決定すると共にＩ／Ｏカー
ドにベクタ番号をセットしてＩ／Ｏ構成テーブルを作成
する工程と、 次に、リアルタイムＯＳを開始させて、前記Ｉ／Ｏ構成
テーブルを参照してＩ／Ｏドライバの初期化処理を行な
う工程 よりなり、実装されるＩ／Ｏカードの実装情報、デバイ
スアドレス情報およびベクタ番号を自動的に決定するこ
とができるようにした実装入出力カードの認識処理方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33436288A JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33436288A JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02178869A true JPH02178869A (ja) | 1990-07-11 |
Family
ID=18276526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33436288A Pending JPH02178869A (ja) | 1988-12-29 | 1988-12-29 | 実装入出力カードの認識処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02178869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012168979A (ja) * | 2000-08-17 | 2012-09-06 | Sandisk Corp | ホストと順次通信する複数の取り外し可能な不揮発性メモリ・カード |
-
1988
- 1988-12-29 JP JP33436288A patent/JPH02178869A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012168979A (ja) * | 2000-08-17 | 2012-09-06 | Sandisk Corp | ホストと順次通信する複数の取り外し可能な不揮発性メモリ・カード |
| US8386678B2 (en) | 2000-08-17 | 2013-02-26 | Sandisk Corporation | Enhanced data storage device |
| US8700833B2 (en) | 2000-08-17 | 2014-04-15 | Sandisk Corporation | Data storage device with host-accessible indicator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6073206A (en) | Method for flashing ESCD and variables into a ROM | |
| US5680556A (en) | Computer system and method of operation thereof wherein a BIOS ROM can be selectively locatable on diffeent buses | |
| US5455927A (en) | Dual socket upgradeable computer motherboard with automatic detection and enablement of inserted upgrade CPU chip | |
| US7987438B2 (en) | Structure for initializing expansion adapters installed in a computer system having similar expansion adapters | |
| US7082509B2 (en) | Method and system for allocating memory during system boot to reduce operating system memory resource consumption at run-time | |
| CN100504784C (zh) | 用于可选只读存储器表征的方法和装置 | |
| EP0230664B1 (en) | Master slave microprocessor system with virtual memory | |
| JPH0775014B2 (ja) | コンピュータにｂｉｏｓをロードする装置及び方法 | |
| JPH0756631B2 (ja) | パーソナルコンピユータシステム | |
| JPS6122331B2 (ja) | ||
| EP0775959A2 (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
| JPH0792782B2 (ja) | 処理実行システム | |
| US20030188146A1 (en) | Method of ordered execution of firmware modules in a pre-memory execution environment | |
| US7484083B1 (en) | Method, apparatus, and computer-readable medium for utilizing BIOS boot specification compliant devices within an extensible firmware interface environment | |
| JP3202700B2 (ja) | 信号処理装置 | |
| US6349388B1 (en) | Timer processing engine for supporting multiple virtual minimum time timers | |
| JPH02178869A (ja) | 実装入出力カードの認識処理方法 | |
| US7103767B2 (en) | Method and apparatus to support legacy master boot record (MBR) partitions | |
| US6314482B1 (en) | Method and system for indexing adapters within a data processing system | |
| JPH09160831A (ja) | 情報処理装置 | |
| US7240187B2 (en) | Method and apparatus to support legacy master boot record (MBR) partitions | |
| JP4865213B2 (ja) | 割込みコントローラ | |
| US7502942B1 (en) | System and method for authentication of embedded raid on a motherboard having input/output processor | |
| JP3344432B2 (ja) | 情報処理装置 | |
| JPH0934795A (ja) | Ｃｐｕプログラムのコピープロテクト法 |