JPH0217564A - Machine check report controller - Google Patents
Machine check report controllerInfo
- Publication number
- JPH0217564A JPH0217564A JP63166718A JP16671888A JPH0217564A JP H0217564 A JPH0217564 A JP H0217564A JP 63166718 A JP63166718 A JP 63166718A JP 16671888 A JP16671888 A JP 16671888A JP H0217564 A JPH0217564 A JP H0217564A
- Authority
- JP
- Japan
- Prior art keywords
- instruction processing
- processing device
- machine check
- check
- lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 claims abstract description 19
- 238000011084 recovery Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサ計算機のマシンチェック処理
に係り、特にフローティング形マシンチェックの処理の
高速化に好適なマシンチェック報告制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to machine check processing of a multiprocessor computer, and particularly to a machine check report control device suitable for speeding up floating type machine check processing.
どの命令処理装置でも割込みを受付けるフローティング
形の割込みの例としては、１７０割込みが知られている
。Ｉ１０割込みを処理する場合、該割込み処理を行なう
命令処理装置は、１１０割込みを発したチャネルに起動
をかけた命令処理装置に限らず、任意の命令処理装置を
選択できる。A 170 interrupt is known as an example of a floating type interrupt that can be accepted by any instruction processing device. When processing the I10 interrupt, the instruction processing device that processes the interrupt is not limited to the instruction processing device that activated the channel that issued the 110 interrupt, but any instruction processing device can be selected.
同様に、フローティング形のマシンチェック割込みを処
理する場合、該マシンチェック処理を行なう命令処理装
置は、マシンチェックを発生させた処理を発した命令処
理装置に限らず、任意の命令処理装置を選択できる。Similarly, when processing a floating machine check interrupt, the instruction processing device that performs the machine check processing is not limited to the instruction processing device that issued the processing that caused the machine check, but any instruction processing device can be selected. .
フローティング形マシンチェックの例としては。An example of a floating machine check is:
チャネル等で障害が発生した時のログ採取要求のマシン
チェックや、ハードウェア制御用のメモリで訂正可能エ
ラーが発生した時の再ロード・再書込み要求のマシンチ
ェック等がある。These include machine checks for log collection requests when a failure occurs in a channel, etc., and machine checks for reload/rewrite requests when a correctable error occurs in hardware control memory.
従来の装置は特開昭５６〜７１１３０号公報に記載のよ
うに、Ｉ１０割込み時の命令処理装置の選択は命令処理
装置の状態を考慮して最適のものを決定しているが、フ
ローティング形のマシンチェック割込み時の命令処理装
置の選択は命令処理装置の状態を考慮せず決定していた
。In the conventional device, as described in Japanese Patent Application Laid-open No. 56-71130, the optimum instruction processing device is determined in consideration of the state of the instruction processing device at the time of I10 interrupt, but the floating type The selection of an instruction processing device at the time of a machine check interrupt was determined without considering the state of the instruction processing device.
従来技術は、命令処理装置の状態を考慮せずに、例えば
固定的にある命令処理装置に、フローティングマシンチ
ェックの報告を行なっていた。In the prior art, a floating machine check is reported to, for example, a fixed instruction processing device without considering the state of the instruction processing device.
そのため、もし、チェックストップ状態の命令処理装置
にマシンチェックの報告が行なわれると、そのマシンチ
ェックは処理されないままとなってしまう。また、もし
、記憶制御装置にロックをかけている命令処理装置が存
在している場合（通常マシンチェック処理中に、他装置
からのアクセスを禁止して、回復処理を行なう）に、そ
れ以外の命令処理装置にマシンチェック報告が行なわれ
ると、そのロックが解除されるまでマシンチェック処理
を行なえない。Therefore, if a machine check is reported to an instruction processing device in a check-stop state, the machine check remains unprocessed. Also, if there is an instruction processing device that locks the storage control device (normally during machine check processing, access from other devices is prohibited and recovery processing is performed), other Once a machine check report is sent to the instruction processing device, machine check processing cannot be performed until the lock is released.
本発明の目的は、命令処理装置のチェックストップ状態
と、記憶制御装置へのロック発行状態を反映させること
により、フローティングマシンチェックの最適な報告先
命令処理装置を決定し、そのマシンチェック処理の高速
化を図ることにある。An object of the present invention is to determine the optimum instruction processing device to which a floating machine check is to be reported by reflecting the check stop state of the instruction processing device and the lock issue state to the storage control device, and to speed up the machine check processing. The aim is to achieve this goal.
上記目的は、フローティングマシンチェックの報告先を
選択する際に、各命令処理装置のチェックストップ状態
、記憶制御装置へのロック発行状態を考慮して、ただち
にマシンチェックの処理を開始できる命令処理装置へ報
告することにより。The above purpose is to select a floating machine check reporting destination by considering the check stop state of each instruction processing device and the lock issue state to the storage control device, and selecting an instruction processing device that can immediately start machine check processing. By reporting.
達成される。achieved.
各命令処理装置から受けとったチェックストップ状態信
号は、チェックストップ状態でない命令処理装置を優先
的に選択する為に用いられる。また、記憶制御装置をロ
ックしているかどうかの状態信号は、ロックを発行して
いる命令処理装置を優先的に選択する為に用いられる。The checkstop state signal received from each instruction processing device is used to preferentially select an instruction processing device that is not in the checkstop state. Further, a status signal indicating whether or not a storage control device is locked is used to preferentially select an instruction processing device that has issued a lock.
それによって、フローティングマシンチェック報告はす
ぐマシンチェック処理が開始できる命令処理装置を選択
して報告することができるようになる。Thereby, a floating machine check report can be sent by selecting an instruction processing device that can immediately start machine check processing.
以下、本発明の一実施例を第１図により説明する。１，
２は命令処理装置であり、３は記憶制御装置であり、１
，２は３に接続されている。命令処理装置１において、
１１はその命令処理装置がチェックストップ状態にある
ことを示すチェックストップ状態ラッチであり、１２は
その命令処理装置が記憶制御装置３にロックをかけて他
装置が記憶制御装置′３にアクセスできないようにして
いることを示す記憶制御装置ロック状態ラッチである。An embodiment of the present invention will be described below with reference to FIG. 1,
2 is an instruction processing device, 3 is a storage control device, 1
, 2 are connected to 3. In the instruction processing device 1,
Reference numeral 11 indicates a checkstop state latch indicating that the instruction processing device is in the checkstop state, and reference numeral 12 indicates a checkstop state latch in which the instruction processing device locks the storage control device 3 to prevent other devices from accessing the storage control device '3. This is the storage controller lock status latch that indicates that the storage controller is locked.
このロックは主に、マシンチェック回復処理の時に用い
られる。This lock is primarily used during machine check recovery processing.
命令処理装置２において、同様に、２１はチェックスト
ップ状態ラッチ、２２は記憶制御装置ロック状態ラッチ
である。Similarly, in the instruction processing device 2, 21 is a check stop state latch, and 22 is a storage controller lock state latch.
記憶制御装置３において、３１はどの命令処理装置でも
処理できるフローティング形のマシンチェックが発生し
たことを示すラッチ、３２はフローティング形マシンチ
ェックの報告先を選択する回路である。In the storage control device 3, 31 is a latch that indicates the occurrence of a floating machine check that can be processed by any instruction processing device, and 32 is a circuit that selects the reporting destination of the floating machine check.
フローティング形マシンチェックが検出されると、３１
のフローティングマシンチェックランチが′１′となる
。その信号は、マシンチェック報告先選択回路３２に入
る。一方、命令処理装置１゜２のチェックストップ状態
ラッチ１１．２１は各々ＮＯＴゲート１３．２３により
反転され、信号線４，６に出力され、記憶制御装置ロッ
クラッチ１２．２２は信号ｌ１ｊＡ５，７に出力され、
これら５〜７の信号線は、マシンチェック報告先選択回
路３２に入る。３２に入った、４，５と６，７の信号線
の組は、優先比較回路３２１，３２２によって報告先の
優先度が比較される。優先度は、チェックストップラッ
チ＝゛０″かつ記憶制御装置ロック＝ ’ｔ″が一番大
きく、続いて、チェックストップラッチ＝″Ｏ′かつ記
憶制御装置ロック＝″Ｏ″であり、チェックストップラ
ッチ＝″１′の時が一番小さい。命令処理装置１の方が
２よりも優先度が大きいか又は等しい時は、３２１の出
力が′１′となり、３２３のＡＮＤゲートの出力は、＋
１１となり、命令処理装置１ヘマシンチェック報告が信
号ｌｌＡ３により行なわれる。命令処理装置２の方が１
よりも大きい優先度を持つ時は、３２２の出力がＩｌ＋
となり、３２４のＡＮＤゲートの出力はＩｌ＋となり、
命令処理装置２ヘマシンチェック報告が信号線９により
行なわれる。なお、上記ケースでは、優先度が等しいケ
ースは命令処理装置１へ報告する論理となっているが、
これは命令処理装置２へ報告するようにも変更できる。If a floating machine check is detected, 31
Floating machine check launch becomes '1'. The signal enters the machine check report destination selection circuit 32. On the other hand, the check stop state latches 11.21 of the instruction processing unit 1.2 are each inverted by NOT gates 13.23 and output to signal lines 4, 6, and the storage controller lock latch 12.22 is output to signals l1jA5, 7. is output,
These 5 to 7 signal lines enter the machine check report destination selection circuit 32. The priority comparison circuits 321 and 322 compare the priorities of the report destinations of the sets of signal lines 4, 5 and 6, 7 that have entered the signal line 32. The priority is highest for check stop latch = ``0'' and storage controller lock = ``t'', followed by check stop latch = ``O'' and storage controller lock = ``O'', and check stop latch = ``0'' and storage controller lock = ``t''. It is the smallest when = ``1''. When the priority of instruction processing device 1 is greater than or equal to 2, the output of 321 becomes '1', and the output of AND gate 323 becomes +
11, and a machine check report is sent to the instruction processing device 1 using the signal llA3. Instruction processing device 2 is 1
When the priority is greater than Il+, the output of 322 is Il+
Therefore, the output of the 324 AND gate becomes Il+,
A machine check report is sent to the instruction processing device 2 via a signal line 9. Note that in the above case, the logic is that cases where the priorities are equal are reported to the instruction processing device 1.
This can also be changed to report to the instruction processing device 2.
また、本実施例では２プロセツサ構成の例を記述してい
るが、一般に２台以上任意のマルチプロセッサ構成でも
よい。Further, in this embodiment, an example of a two-processor configuration is described, but in general, any multiprocessor configuration with two or more processors may be used.
本発明によれば、フローティングマシンチェック報告を
最適の命令処理装置に対して行なう４ｔができるので、
マシンチェック発生から、マシンチェック回復処理終了
までを短い時間で行なえ、マシンチェック処理の記憶制
御装置の占有時間は短くなり、性能向上の効果がある。According to the present invention, it is possible to perform 4t in which the floating machine check report is sent to the optimal instruction processing device.
The time from the occurrence of the machine check to the end of the machine check recovery process can be shortened, the time occupied by the storage control device for the machine check process is shortened, and performance is improved.
第１図は本発明の一実施例を示す、ブロック図である。
１・・命令処理装置１．
１１・・・チェックストップ状態ラッチ、１２・・記憶
制御装置ロック状態ラッチ、１３・・・ＮＯＴゲート、
２・命令処理袋ｒ１１２．
２１・・チェックストップ状態ラッチ、２２・・・記憶
制御装置ロック状態ラッチ、２３・・・ＮＯＴゲート。
３・記憶制御装置。
３１・・・フローティングマシンチェックラッチ。
３２・・・フローティングマシンチェック報告先選択回
路、３２１，３２２・・・優先度比較回路、８゜９・・
マシンチェック報告信号線。FIG. 1 is a block diagram showing one embodiment of the present invention. 1. Instruction processing device 1. 11... Check stop state latch, 12... Storage controller lock state latch, 13... NOT gate, 2. Instruction processing bag r112. 21... Check stop state latch, 22... Storage controller lock state latch, 23... NOT gate. 3. Storage control device. 31...Floating machine check latch. 32... Floating machine check report destination selection circuit, 321, 322... Priority comparison circuit, 8゜9...
Machine check report signal line.
Claims (1)
れているマルチプロセッサ計算機システムにおいて、記
憶制御装置で起こった任意の命令処理装置で処理可能な
フローティング形マシンチェックの報告先命令処理装置
の選択を、命令処理装置のチェックストップ状態と、記
憶制御装置へのロック発行状態を反映させて決定する事
を特徴とするマシンチェック報告制御装置。1. In a multiprocessor computer system in which multiple instruction processing devices are connected to one storage control device, a floating machine check that occurs in the storage control device and can be processed by any instruction processing device is reported to the instruction processing device A machine check report control device characterized in that the selection is determined by reflecting a check stop state of an instruction processing device and a lock issue state to a storage control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166718A JPH0217564A (en) | 1988-07-06 | 1988-07-06 | Machine check report controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166718A JPH0217564A (en) | 1988-07-06 | 1988-07-06 | Machine check report controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217564A true JPH0217564A (en) | 1990-01-22 |
Family
ID=15836470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166718A Pending JPH0217564A (en) | 1988-07-06 | 1988-07-06 | Machine check report controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217564A (en) |
-
1988
- 1988-07-06 JP JP63166718A patent/JPH0217564A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0086601B1 (en) | Multiprocessor system having mutual exclusion control function | |
| EP0078034B1 (en) | Data processing machine suitable for high-speed processing | |
| JPH077379B2 (en) | Interrupt selection method for multi-processing system | |
| JPH0310980B2 (en) | ||
| US5363502A (en) | Hot stand-by method and computer system for implementing hot stand-by method | |
| US4187538A (en) | Read request selection system for redundant storage | |
| US4638432A (en) | Apparatus for controlling the transfer of interrupt signals in data processors | |
| EP1703393B1 (en) | Error notification method and apparatus for an information processing system carrying out mirror operation | |
| JPH0217564A (en) | Machine check report controller | |
| JPH0160860B2 (en) | ||
| JP2988139B2 (en) | Interrupt control device | |
| JPS63250753A (en) | Memory access checking system | |
| CA1316608C (en) | Arrangement for error recovery in a self-guarding data processing system | |
| JPS5942340B2 (en) | Failure detection device | |
| JPH0782475B2 (en) | Memory interlock control circuit | |
| JPS58223851A (en) | Data processor | |
| JPS63263543A (en) | Multilevel programming system | |
| JPS63124156A (en) | Memory error detecting method | |
| JPH1091510A (en) | Shared file updating control system | |
| JPS60108943A (en) | Control system of storage protection key | |
| JPH0336650A (en) | Memory protecting system | |
| JPH01120634A (en) | Interruption controller | |
| JPH0232444A (en) | Data processor | |
| JPH0318207B2 (en) | ||
| JPS5930304B2 (en) | Deadlock detection circuit |