JPH02170733A - Testing device - Google Patents

Testing device

Info

Publication number
JPH02170733A
JPH02170733A JP63324885A JP32488588A JPH02170733A JP H02170733 A JPH02170733 A JP H02170733A JP 63324885 A JP63324885 A JP 63324885A JP 32488588 A JP32488588 A JP 32488588A JP H02170733 A JPH02170733 A JP H02170733A
Authority
JP
Japan
Prior art keywords
condition
test
output
setting
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63324885A
Other languages
Japanese (ja)
Other versions
JP2610670B2 (en
Inventor
Junichi Kono
淳一 河野
Masataka Konuma
小沼 正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP63324885A priority Critical patent/JP2610670B2/en
Publication of JPH02170733A publication Critical patent/JPH02170733A/en
Application granted granted Critical
Publication of JP2610670B2 publication Critical patent/JP2610670B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Alarm Systems (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

PURPOSE:To automatically supervise the presence/absence of the abnormality of an output signal generated from a power source panel by setting testing conditions for the power source panel, always supervising the state indicating signal generated from the power source panel, and deciding the presence/absence of the abnormality of the signal. CONSTITUTION:A testing control means 12 sets the testing conditions for the power source panel corresponding to the designation of a condition designating part 6 through a condition setting means 10 to a condition output part 2 in an initial time or whenever the output of a state output part 4 is generated after initial setting. After the setting of the testing condition to the power source panel, the signal indicating the state of the power source panel, which has responded to the testing condition, is always supervised, when the signal is received and the testing condition designation at the time of setting the testing condition is not updated, the testing condition corresponding to the designation is sent, and the state of the power source panel, etc., for the testing condition are supervised. Thus, the presence/absence of the abnormality of the output signal generated from the power source panel can be automatically supervised.

Description

【発明の詳細な説明】 〔概 要〕 電源盤等から発生する出力信号の異常の有無を監視する
に好適な試験装置に関し、 電源盤等から発生する出力信号の異常の有無を自動的に
監視することを目的とし、 被試験装置に対し試験条件を送出する条件出力部と、前
記送出された試験条件に対し前記被試験装置の状態を表
す情報を出力する状態出力部と、試験条件を指定する条
件指定部と、試験条件の指定を更新する更新手段と、該
条件出力部に試験条件を設定する条件設定手段と、試験
制御手段とを有し、該試験制御手段は、前記条件指定部
の指定に応じた試験条件を前記条件設定手段を介して初
期的に、又は初期的設定径前記状態出力部の出力発生の
都度前記条件出力部に設定し、前記条件指宇部に設定さ
れた試験条件のための期間経過時に直に更新手段の更新
を行なうようにして構成した。
[Detailed Description of the Invention] [Summary] Regarding a test device suitable for monitoring the presence or absence of abnormality in the output signal generated from the power supply panel, etc., the present invention automatically monitors the presence or absence of abnormality in the output signal generated from the power supply panel, etc. A condition output unit that sends test conditions to the device under test, a status output unit that outputs information representing the state of the device under test in response to the sent test conditions, and a condition output unit that outputs information representing the state of the device under test, a condition specifying unit for updating the test condition specification, an updating unit for updating the test condition specification, a condition setting unit for setting the test condition in the condition output unit, and a test control unit, the test control unit including the condition specifying unit. The test conditions according to the specification are set in the condition output section initially through the condition setting means or each time the initial setting diameter is output from the condition output section, and the test conditions are set in the condition indicator section. The update means is configured to update immediately when the period for the condition has elapsed.

〔産業上の利用分野〕[Industrial application field]

本発明は電源盤等の試験装置に係り、特に、電源盤等か
ら発生する出力信号の異常の有無を監視するに好適な試
験装置に関する。
The present invention relates to a testing device such as a power supply panel, and more particularly to a test device suitable for monitoring the presence or absence of an abnormality in an output signal generated from a power supply panel or the like.

〔従来の技術] 情報処理装置などに用いられる電源盤は本体装置からの
信号に応答して各種の出力信号を発生するように構成さ
れている。電源盤から各種の出力信号を発生する際、瞬
時的な異常信号が発生すると、この出力信号は本体装置
全体に与える影響が極めて大きいので、電源盤から発生
する各種出力信号の有無を監視することが必要とされて
いる。
[Prior Art] A power supply board used in an information processing device or the like is configured to generate various output signals in response to signals from a main unit. When generating various output signals from the power panel, if a momentary abnormal signal is generated, this output signal will have an extremely large effect on the entire main unit, so monitor the presence or absence of various output signals generated from the power panel. is needed.

そこで、従来の電源盤に対する試験を行なう監視装置に
おいては、電源盤に対する試験条件を設定し、この試験
条件に応答した電源盤からの出力信号を取り込み、この
出力信号が設定値と一致しているか否かの判定を行なう
ように構成されていた。即ち、電源盤からの出力信号と
予め設定された信号とを経験的な許容回数に従って比較
し、許容回数内で信号が一致しない場合にはエラー表示
を行なう方式が採用されている。
Therefore, in conventional monitoring equipment that tests power panels, test conditions for the power panel are set, the output signal from the power panel in response to the test conditions is captured, and the output signal is checked to see if it matches the set value. It was configured to make a determination as to whether or not. That is, a method is adopted in which the output signal from the power supply panel and a preset signal are compared according to an empirically allowed number of times, and if the signals do not match within the allowed number of times, an error is displayed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、従来の監視装置の方式は、本体装置からの指令
に応答した電源盤からの出力信号のみを監視していたた
め、電源盤から瞬時的に発生する出力信号に異常があっ
ても、この信号の異常の有無を自動的に監視することが
できなかった。その監視を行なうには、人為的に行なう
よりほかになかった。
However, the conventional monitoring system only monitors the output signal from the power panel in response to commands from the main unit, so even if there is an abnormality in the output signal instantaneously generated from the power panel, the It was not possible to automatically monitor whether there were any abnormalities. The only way to carry out this surveillance was to do it manually.

本発明の目的は、電源盤等から発生する出力信号の異常
の有無を自動的に監視することができる試験装置を提供
することにある。
An object of the present invention is to provide a test device that can automatically monitor the presence or absence of an abnormality in an output signal generated from a power supply panel or the like.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理ブロック図を示す。この図に示す
ように、本発明は、被試験装置1に対し試験条件を送出
する条件出力部2と、前記送出された試験条件に対し前
記被試験装置1の状態を表す情報を出力する状態出力部
4と、試験条件を指定する条件指定部6と、試験条件の
指定を更新する更新手段8と、該条件出力部2に試験条
件を設定する条件設定手段10と、試験制御手段12と
を有し、該試験制御手段12は、前記条件指定部6の指
定に応じた試験条件を前記条件設定手段10を介して初
期的に、又は初期的設定後前記状態出力部4の出力発生
の都度前記条件出力部2に設定し、前記条件指定部6に
設定された試験条件のための期間経過時に直に更新手段
8の更新を行なうようにして構成したものである。
FIG. 1 shows a block diagram of the principle of the present invention. As shown in this figure, the present invention includes a condition output unit 2 that sends test conditions to the device under test 1, and a state that outputs information representing the state of the device under test 1 in response to the sent test conditions. An output section 4, a condition specifying section 6 for specifying test conditions, an updating means 8 for updating the specification of test conditions, a condition setting means 10 for setting test conditions in the condition output section 2, and a test control means 12. The test control means 12 initially sets the test conditions according to the specification of the condition specifying section 6 via the condition setting section 10, or controls the output generation of the status output section 4 after initial setting. The test condition is set in the condition output section 2 each time, and the updating means 8 is updated immediately when the period for the test condition set in the condition specifying section 6 has elapsed.

(作 用〕 電源盤等に対する試験条件を設定した後、試験条件に応
答した電源盤等からその状態を表す信号を常時監視し、
該信号が受信されたとき、なお前記試験条件を設定した
ときの試験条件指定が更新されていないとき、その指定
対応の前記試験条件を送出し、その試験条件に対する電
源盤等の状態監視をするようにしているため、その状態
に異常が生じたときにはその異常を自動的に確認するこ
とが可能となる。
(Function) After setting test conditions for the power panel, etc., constantly monitor signals indicating the status from the power panel, etc. that responded to the test conditions.
When the signal is received, and the test condition designation at the time the test condition was set has not been updated, the test condition corresponding to the designation is sent and the status of the power supply panel, etc. is monitored for the test condition. Therefore, when an abnormality occurs in the state, it is possible to automatically confirm the abnormality.

〔実施例] 第2図において、電源監視装置を構成するコントロール
ユニット10はCPU12、CRT14、キーボード1
6、フロッピーディスク18、インクフェイス(GP−
IB)20、デジタル入出力インタフェイスCDl0)
22を有する。フロッピーディスク18には、第4図の
■への処理及び110乃至124を実行するプログラム
を格納している(これは第1図の試験制御手段12に対
応する)。又、フラグ(FLG)(第1図の条件指定部
6)の格納も為すと共に、その更新処理のためのプログ
ラムも又、フロッピーディスク18に格納している(こ
れは第1図の更新手段8に対応する)。インクフェイス
20がデジタルマルチメ−タ(DMM)24に接続され
、デジタル入出力インタフェイス22がアラームI10
回路(ALMIlo)26を介して電源盤28に接続さ
れている。CPUI2、フロッピーディスク18、デジ
タル入出力インタフェイス22は第1図の条件設定手段
10に対応する。さらにデジタル入出力インクフェイス
22はコントロールラッチ(C0NTラツチ)30、ス
キャン回路(SCAN)32、スライダック(AC)3
4、負荷(LOAD)36を介してそれぞれ電源盤28
に接続されている。スキャン回路32はデジタルマルチ
メータ3日に接続されている。又、コントロールラッチ
30はマニュアルコントローラ(MANUAL  C0
NT)40を介してパネル42に接続されている。
[Example] In FIG. 2, a control unit 10 constituting a power monitoring device includes a CPU 12, a CRT 14, and a keyboard 1.
6, floppy disk 18, ink face (GP-
IB) 20, digital input/output interface CDl0)
It has 22. The floppy disk 18 stores a program for executing the processing in FIG. 4 and steps 110 to 124 (this corresponds to the test control means 12 in FIG. 1). In addition, a flag (FLG) (condition specifying section 6 in FIG. 1) is stored, and a program for its update process is also stored in the floppy disk 18 (this is the update means 8 in FIG. 1). ). The ink face 20 is connected to a digital multimeter (DMM) 24, and the digital input/output interface 22 is connected to an alarm I10.
It is connected to a power supply board 28 via a circuit (ALMIlo) 26. The CPU 2, floppy disk 18, and digital input/output interface 22 correspond to the condition setting means 10 shown in FIG. Furthermore, the digital input/output ink face 22 includes a control latch (C0NT latch) 30, a scan circuit (SCAN) 32, and a slider (AC) 3.
4. Power supply panel 28 via load (LOAD) 36
It is connected to the. The scan circuit 32 is connected to a digital multimeter 3. In addition, the control latch 30 is a manual controller (MANUAL C0
NT) 40 to the panel 42.

アラームI10回路26は、第3図に示されるように、
制御部44、ゲート回路46、データラッチ48、比較
器50、入力ラッチ52から構成されており、入力ラッ
チ52が電源盤28に接続され、ゲート回路46の出力
及びデータラッチ48の入力がパスラインに接続されて
おり、データラッチ48のラッチ制御入力及び制御部4
4の入力カアドレスラインに接続されている。制御部4
4は第4図の100−108及び第5図の200〜22
0の処理を行なう。入力ラッチ52、比較器50、制御
部44内の第5図処理フローのうちの200〜220の
処理、デジタル入出力インクフェイス22は第1図の状
態出力部4に対応する。
The alarm I10 circuit 26, as shown in FIG.
It is composed of a control section 44, a gate circuit 46, a data latch 48, a comparator 50, and an input latch 52. The input latch 52 is connected to the power supply panel 28, and the output of the gate circuit 46 and the input of the data latch 48 are connected to a pass line. is connected to the latch control input of the data latch 48 and the control section 4.
It is connected to the input address line of 4. Control unit 4
4 is 100-108 in Figure 4 and 200-22 in Figure 5
Process 0. The input latch 52, the comparator 50, the processes 200 to 220 of the process flow in FIG. 5 in the control unit 44, and the digital input/output ink face 22 correspond to the status output unit 4 in FIG.

本実施例は以上の構成からなり、次にその作用を第4図
及び第5図の処理フローに基づいて説明する。
The present embodiment has the above-mentioned configuration, and its operation will next be explained based on the processing flow of FIGS. 4 and 5.

まず、キーボード16からの各種の試験条件を入力する
と、各試験条件がフロッピーディスク18に格納される
。そして電#盤28に対する1つのALM信号条件につ
いての試験を実行するための指令が出力され、コントロ
ールラッチl−10のフロッピーディスク18にALM
信号条件対応のフラグ(FLG)がセットされると、制
御11部44に対しハード割り込み禁止の処理が行なわ
れ(第4図の100)、フロッピーディスク18に格納
された試験条件を基にアラーム信号条件の設定処理が行
なわれる(第4図の102)。セットされたフラグ(F
LG)は次のALM信号条件対応のフラグがセットされ
るまでセットされている。その後電源盤28からの出力
信号を監視するための監視が開始される(第4図の10
4)。さらに続いてハード割り込みの禁止を解除し、ハ
ード割り込み可能状態としく第4図の106)、電源!
!128に対しアラームデータを入力する(第4図の1
08)。
First, when various test conditions are input from the keyboard 16, each test condition is stored on the floppy disk 18. Then, a command to execute a test for one ALM signal condition is output to the power board 28, and the ALM signal is sent to the floppy disk 18 of the control latch l-10.
When the flag (FLG) corresponding to the signal condition is set, the control unit 44 performs processing to disable hardware interrupts (100 in FIG. 4), and generates an alarm signal based on the test conditions stored in the floppy disk 18. Condition setting processing is performed (102 in FIG. 4). Set flag (F
LG) is set until the flag corresponding to the next ALM signal condition is set. After that, monitoring for monitoring the output signal from the power supply panel 28 is started (10 in FIG. 4).
4). Furthermore, the prohibition of hardware interrupts is canceled, and the hardware interrupts are enabled (106) in Figure 4).
! Input alarm data to 128 (1 in Figure 4).
08).

アラームデータが電源盤(被試験装置)に対し送出され
た後、制御部44は第5図に示す処理に入る。
After the alarm data is sent to the power supply board (device under test), the control section 44 enters the process shown in FIG. 5.

電源盤からの割り込み有無の判定を行ない(第5図の2
00)、割り込みがなければ第5図の220の処理へ進
む。割り込みがあるときにはIt。
Determines whether there is an interrupt from the power supply panel (2 in Figure 5).
00), if there is no interrupt, the process proceeds to step 220 in FIG. It when there is an interrupt.

rt(割り込み制御フラグ)をOにセットしく第5図の
202)、比較処理のためハード割り込みの禁止処理を
実行する(第5図の204)。この後電源盤28の出力
信号を監視するための処理を開始しく第5図の206)
、電源盤28からのアラーム信号を読み出す(第5図の
208)。そして、監視回数のためのカウント値が、例
えば1000か否かの判定を行ない(第5図の2IO)
、カウント値が1000に達するまでは信号条件が読み
出し信号と一致するか否かの判定を行なう(第5図の2
12)。そして、この判定条件が一致しないときには再
び第5図の206の処理に戻る。
rt (interrupt control flag) is set to O (202 in FIG. 5), and hardware interrupt disabling processing is executed for comparison processing (204 in FIG. 5). After this, start processing for monitoring the output signal of the power supply panel 28 (206 in Fig. 5).
, reads out the alarm signal from the power supply panel 28 (208 in FIG. 5). Then, it is determined whether the count value for the number of monitoring times is, for example, 1000 (2IO in FIG. 5).
, until the count value reaches 1000, it is determined whether the signal condition matches the readout signal (see 2 in Fig. 5).
12). If this judgment condition does not match, the process returns to step 206 in FIG. 5 again.

その際に監視回数はlだけカウントアンプされる。At this time, the number of times of monitoring is counted and amplified by l.

一方、一致したときには信号条件が読み出し信号に一致
した処理を行なう(第5図の214)。この後1trj
を1にセットしく第5図の216)、制御をコントロー
ルユニットIOへ渡す(第5図の220)。
On the other hand, when they match, processing is performed in which the signal condition matches the read signal (214 in FIG. 5). 1trj after this
is set to 1 (216 in FIG. 5), and control is passed to the control unit IO (220 in FIG. 5).

又、カウント値が1000に達したときにはエラーフラ
グ(ERR)を1(不一致を表す)にセットしくステッ
プ218)、制御をコントロールユニット10へ渡す(
第5図の220)。
Also, when the count value reaches 1000, the error flag (ERR) is set to 1 (indicating a mismatch) (step 218), and control is passed to the control unit 10 (step 218).
220 in Figure 5).

上述のようにして、アラーム状態が発生していない場合
でも(第5図の200のNo) 、又電源盤からの割り
込みが発生し、エラー状態となるが否かを問わず(第4
図の214.218)、制御部44からコントロールユ
ニット10に対し電源盤の試験状態についての情報収集
処理を開始させる通知が為される(第4図の220)。
As described above, even if no alarm state occurs (No. 200 in Figure 5), or whether an interrupt from the power supply board occurs and an error state occurs (No. 4
214 and 218) in the figure, the control section 44 sends a notification to the control unit 10 to start the information collection process regarding the test status of the power panel (220 in Figure 4).

この通知を受けたコントロールユニット10では、第4
図の110以降の処理を開始する。
In the control unit 10 that received this notification, the fourth
The process starting from 110 in the figure is started.

Itrtを1であるか否の判定を行なう(第3図の11
0)。0ならば(第4図の110のNO)、ハード割り
込みの禁止処理を行なう(第4図の112)。電源盤2
8の信号を監視するための処理を開始しく第4図の11
4)、電源盤28からのアラーム信号を順次取り込む(
第4図の116)。そして、エラーフラグ(ERR)を
1とする処理を行なう(第4図の118)。
It is determined whether or not Itrt is 1 (11 in Figure 3).
0). If it is 0 (NO at 110 in FIG. 4), hard interrupt prohibition processing is performed (112 in FIG. 4). Power panel 2
11 in Figure 4 to start the process for monitoring the signal 8.
4) Sequentially capture alarm signals from the power supply panel 28 (
116 in Figure 4). Then, processing is performed to set the error flag (ERR) to 1 (118 in FIG. 4).

一方、第4図の110でI t r t=1と判定され
たときにはエラーフラグ(ERR)が0か否かの判定を
行なう(第4図の120)。そして、エラーフラグが0
でないときにはエラー処理を行なう(第4図の122)
。そのエラー処理において、エラーの内容が、第6図に
示されるように、CRT14の画面上に表示される。エ
ラー処理に入る前には、第6図(A)に示すような画面
がCRT14の画面に表示されていたのがエラー処理に
入ると、第6図(B)に示すような画面がCRTI4の
画面に表示される。第6図(B)に示す画面の下側に示
す次画面、再試験、次試験及び終了を示す画面領域の各
々は、CRT14に設けられているキーボード上のファ
ンクションキ一対応で、その押下でそれぞれの動作が生
ぜしめられる。次画面をキーボードより指定すると、例
えば、そのキー押下毎に順次のカウント対応のデータが
表示される。最初の押下でカウント31乃至60対応の
データ、そして、次の押下で61乃至90対応のデータ
等の表示が順次に行なわれる。再試験は画面を第6図(
A)の画面に戻し、エラーになった箇所から試験を行な
う。次試験はエラーになった箇所を無視して次のALM
信号条件についての試験を行なう。終了は現在行なって
いる試験を強制終了させる。
On the other hand, when it is determined that I t r t=1 at 110 in FIG. 4, it is determined whether the error flag (ERR) is 0 (120 in FIG. 4). And the error flag is 0
If not, perform error processing (122 in Figure 4)
. In the error processing, the details of the error are displayed on the screen of the CRT 14, as shown in FIG. Before entering error processing, a screen like the one shown in Figure 6 (A) was displayed on the CRT 14 screen, but when error processing started, a screen like the one shown in Figure 6 (B) was displayed on the CRTI 4 screen. displayed on the screen. Each of the screen areas showing the next screen, retest, next test, and end shown at the bottom of the screen shown in FIG. 6(B) corresponds to a function key on the keyboard provided on the CRT 14, and when pressed, Each movement is caused. When the next screen is specified using the keyboard, for example, data corresponding to a sequential count is displayed each time the key is pressed. The first press will sequentially display data corresponding to counts 31 to 60, and the next press will sequentially display data corresponding to counts 61 to 90. For reexamination, please change the screen to Figure 6 (
Return to screen A) and perform the test from the point where the error occurred. For the next test, ignore the part where the error occurred and try the next ALM.
Perform tests on signal conditions. Termination forces the current test to end.

処理終了後、第4図の124の処理に移り、試験条件の
ための期間経過時に次のALM信号条件を設定するため
の処理に移る。そして設定処理が終了すると、第4図の
100へ戻り、フラグ(FLG)に応じた制御部44へ
の設定等の処理を続行する。従ってフラグ(FLG)の
値が同一であるならば、そのフラグ(FLC;)対応の
ALM信号条件の下での電源盤28の試験が再開される
After the process is completed, the process moves to step 124 in FIG. 4, and when the period for the test condition has elapsed, the process moves to the process for setting the next ALM signal condition. When the setting processing is completed, the process returns to 100 in FIG. 4, and processing such as setting to the control unit 44 according to the flag (FLG) is continued. Therefore, if the values of the flags (FLG) are the same, testing of the power supply panel 28 is restarted under the ALM signal condition corresponding to the flag (FLC;).

そして、すべてのALM信号条件についての上述の如き
一連の処理が終了したとき(第4図の124のY)、そ
の電源盤についての試験は終了する。
When the series of processes as described above for all ALM signal conditions are completed (Y at 124 in FIG. 4), the test for that power supply panel is completed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、電源盤等に対する
試験条件を設定した後、電源盤からの状態を示す信号を
常時監視し、該信号の異常の有無を判定するようにした
ため、電源盤等から瞬時的な異常信号が発生しても、そ
の異常を確実に検出することができる。
As explained above, according to the present invention, after setting the test conditions for the power panel etc., the signal indicating the status from the power panel is constantly monitored and it is determined whether or not there is an abnormality in the signal. Even if an instantaneous abnormal signal is generated due to the above, the abnormality can be reliably detected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明が適用された情報処理システムの構成図
、 第3図は本発明に係る装置の要部構成図、第4図は本発
明を説明するための処理フローを示す図、 第5図は本発明の他の作用を説明するための処理フロー
を示す図、 第6図は本発明に係る表示を示す図である。 第1図乃至第3図において、 2は条件出力部(データラッチ48)、4は状態出力部
(入力ラッチ52、比較器5o、制御部44内の第5図
処理フローの200〜220、デジタル入出力インクフ
ェイス22)、6は条件指定部(フロッピーディスク1
8にセットされるフラグFLG)、 8は更新手段(CPU12)、 10は条件指定手段(CPU12、フロッピーディスク
18、デジタル入出力インタフェイス22)、 12は試験制御手段(CPL112、フロッピーディス
ク18にある第4図処理フローのうちの110乃至12
4)である。 2ト′苓さ8月1′−イ¥6ジス子ムの全イネ不唇iイ
ヨ第2図 Jのにβ月のかJ眉フ゛コ・・/り2 第1図 車」δ明のIr4p才4成゛図 第3図 不を朗ψ幼41o− 第5図 (A) A5(カミ イラク 第6図
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an information processing system to which the present invention is applied, FIG. FIG. 5 is a diagram showing a processing flow for explaining other effects of the present invention. FIG. 6 is a diagram showing a display according to the present invention. 1 to 3, 2 is a condition output section (data latch 48), 4 is a state output section (input latch 52, comparator 5o, 200 to 220 of the processing flow in FIG. 5 in the control section 44, digital Input/output ink face 22), 6 is condition specification section (floppy disk 1
8 is the update means (CPU 12), 10 is the condition specifying means (CPU 12, floppy disk 18, digital input/output interface 22), 12 is the test control means (CPL 112, floppy disk 18) 110 to 12 of the processing flow in Figure 4
4). 2 to 1' August 1' - I ¥ 6 Jisumu's whole rice is lipless i Iyo 2nd figure J to β month or J eyebrows... / 2 1st figure ``δ Ming's Ir4p year old Figure 5 (A) A5 (Kami Iraq Figure 6)

Claims (1)

【特許請求の範囲】[Claims] (1)被試験装置(1)に対し試験条件を送出する条件
出力部(2)と、 前記送出された試験条件に対し前記被試験装置(1)の
状態を表す情報を出力する状態出力部(4)と、 試験条件を指定する条件指定部(6)と、 試験条件の指定を更新する更新手段(8)と、該条件出
力部(2)に試験条件を設定する条件設定手段(10)
と、 試験制御手段(12)とを有し、 該試験制御手段(12)は、前記条件指定部(6)の指
定に応じた試験条件を前記条件設定手段(10)を介し
て初期的に、又は初期的設定後前記状態出力部(4)の
出力発生の都度前記条件出力部(2)に設定し、前記条
件指定部(6)に設定された試験条件のための期間経過
時に直に更新手段(8)の更新を行なうことを特徴とす
る試験装置。
(1) A condition output unit (2) that sends test conditions to the device under test (1), and a status output unit that outputs information representing the state of the device under test (1) in response to the sent test conditions. (4), a condition specifying section (6) for specifying test conditions, an updating means (8) for updating the specification of test conditions, and a condition setting means (10) for setting test conditions in the condition output section (2). )
and a test control means (12), the test control means (12) initially setting test conditions according to the specifications of the condition specifying section (6) via the condition setting means (10). , or after initial setting, set it in the condition output section (2) every time the output of the status output section (4) occurs, and immediately when the period for the test condition set in the condition specification section (6) has elapsed. A test device characterized by updating an updating means (8).
JP63324885A 1988-12-23 1988-12-23 Testing equipment Expired - Fee Related JP2610670B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63324885A JP2610670B2 (en) 1988-12-23 1988-12-23 Testing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63324885A JP2610670B2 (en) 1988-12-23 1988-12-23 Testing equipment

Publications (2)

Publication Number Publication Date
JPH02170733A true JPH02170733A (en) 1990-07-02
JP2610670B2 JP2610670B2 (en) 1997-05-14

Family

ID=18170711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63324885A Expired - Fee Related JP2610670B2 (en) 1988-12-23 1988-12-23 Testing equipment

Country Status (1)

Country Link
JP (1) JP2610670B2 (en)

Also Published As

Publication number Publication date
JP2610670B2 (en) 1997-05-14

Similar Documents

Publication Publication Date Title
JP3085095B2 (en) Plant monitoring device and monitoring method
JPH02170733A (en) Testing device
JP3178954B2 (en) Plant monitoring equipment
JPH08147030A (en) Plant monitor device
JP3449470B2 (en) How to analyze event records
JPH0217511A (en) Plant monitoring device
JP7034975B2 (en) Monitoring control system and monitoring control device
JPS59109914A (en) Plant monitoring device
JPH10160894A (en) Man-machine interface device
JPH0444769B2 (en)
JP2714443B2 (en) Update data validity display method and process operation monitoring device
JP2932507B2 (en) Anomaly detection device
CN115761927A (en) Intelligent nuclear power plant patrol method and system
JPH05322605A (en) Abnormality diagnosis system for plant
JPH10312213A (en) Plant monitoring device
JPH03159515A (en) Digital control/protective relay analysis maintenance supporting unit
JP3243022B2 (en) Cause diagnosis device
JP2003271239A (en) Error diagnosis device, error foretaste diagnosis device, and unwanted event detecting device
JPH04284504A (en) Equipment diagnosing method for programmable controller
JPH05325073A (en) State monitor device
JP2504408B2 (en) Power plant monitoring device
JPS61249110A (en) Load monitor state setting system for numerical control device
JPH0722485A (en) Monitor system of semiconductor production device
CN115963343A (en) Method, device, medium and equipment for detecting power supply state of module in module cabinet
CN112507151A (en) Pressure data processing method, device, equipment and medium

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees