JPH02170455A - Mounting of pin on multilayer ceramic substrate - Google Patents
Mounting of pin on multilayer ceramic substrateInfo
- Publication number
- JPH02170455A JPH02170455A JP32326188A JP32326188A JPH02170455A JP H02170455 A JPH02170455 A JP H02170455A JP 32326188 A JP32326188 A JP 32326188A JP 32326188 A JP32326188 A JP 32326188A JP H02170455 A JPH02170455 A JP H02170455A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- ceramic substrate
- pin
- multilayer ceramic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000000919 ceramic Substances 0.000 title claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 229910001020 Au alloy Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000003353 gold alloy Substances 0.000 claims abstract description 14
- 239000010931 gold Substances 0.000 abstract description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 5
- 229910017309 Mo—Mn Inorganic materials 0.000 abstract description 4
- 229910052593 corundum Inorganic materials 0.000 abstract description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 2
- 229910000927 Ge alloy Inorganic materials 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 229910000833 kovar Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000001050 lubricating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、多層セラミック基板へ、リードピンを接合す
る方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application 1] The present invention relates to a method of bonding lead pins to a multilayer ceramic substrate.
［従来の技術］
多層セラミック基板へのピン付は方法としては、第５図
（ａ）に示したようにリードピン１の頂部にＡ ｕ ／
２０ Ｓ ｎ合金やＡｕ／１２Ｇｅ合金ソルダーのボ
ール３を溶融させて一体化させた部品を製作した後、ろ
う付は部にメタライズ処理を施した多層セラミック基板
に重ね合わせ接合する方法が採られていた。[Prior Art] As a method for attaching pins to a multilayer ceramic substrate, as shown in FIG. 5(a), A u /
After producing an integrated part by melting the balls 3 of 20Sn alloy or Au/12Ge alloy solder, the method used is to braze it by overlapping and joining it to a multilayer ceramic substrate whose parts have been subjected to metallization treatment. Ta.
この方法は、金合金のソルダーボール３をリードピン１
の頂部に溶融させて一体化する際、第６〜７図に示した
黒鉛製のピン付は用油具５を用いて作業する必要がある
ため、極めて煩雑である。In this method, a gold alloy solder ball 3 is attached to a lead pin 1.
When the graphite pin shown in FIGS. 6 and 7 is melted and integrated on the top of the graphite, it is necessary to use a lubricating tool 5, which is extremely complicated.
また、第５（ｂ）図に示したように金合金ソルダーボー
ル３が溶着後、ビン中心部から位！ずれを起こし不良が
発生するという問題点があった。このために、各種の改
良が重ねられている（例えば、特開昭６３−１１０７６
４、実開昭６３−７７３５９参照）。Moreover, as shown in FIG. 5(b), after the gold alloy solder ball 3 is welded, it is located at a certain distance from the center of the bottle! There is a problem in that misalignment occurs and defects occur. For this purpose, various improvements have been made (for example, JP-A-63-11076
4, see Utility Model Application Publication No. 63-77359).
［発明が解決しようとする課題］
本発明は、前記の問題点を解決するために、金合金のソ
ルダーボールを予めピン先端部に溶融させるかわりに、
セラミック基板へ金合金ソルダーペーストを塗布するこ
とによって、効率よく安定してリードピン付き多層セラ
ミック基板を製造する方法を提供することを目的とする
。[Problems to be Solved by the Invention] In order to solve the above-mentioned problems, the present invention, instead of melting a gold alloy solder ball to the tip of the pin in advance,
An object of the present invention is to provide a method for efficiently and stably manufacturing a multilayer ceramic substrate with lead pins by applying a gold alloy solder paste to a ceramic substrate.
［課趙を解決するための手段］
本発明の方法では、セラミック基板へのピン付は工程に
おいて、金合金ソルダーペーストを予めセラミック基板
へ塗布した後、リードピンを重ね合わせ、金合金ソルダ
ーペーストを溶融させてリードピンを多層セラミック基
板へ接合する。[Means for solving the problems] In the method of the present invention, pins are attached to the ceramic substrate in the process by applying gold alloy solder paste to the ceramic substrate in advance, overlapping the lead pins, and melting the gold alloy solder paste. Then, the lead pins are bonded to the multilayer ceramic substrate.
金合金ソルダーペーストを予めセラミック基板へ塗布す
るに際しては、まずセラミック基板上に、格子状のビン
接続位置に対応させてＷ−Ｎｌ法で、すなわちタングス
テンペーストを塗布し焼成した後にニラゲルメツキを施
すことによりメタライズ処理を行う。When applying the gold alloy solder paste to the ceramic substrate in advance, first apply the tungsten paste on the ceramic substrate using the W-Nl method in correspondence with the grid-shaped bottle connection positions, and then apply nilagel plating after baking. Perform metallization processing.
次にこのメタライズ部に金合金ソルダーペーストをスク
リーン印刷して、ソルダー層を形成する。Next, a gold alloy solder paste is screen printed on this metallized portion to form a solder layer.
こうして、製作したセラミック基板に金メツキを施した
リードピンを接続する。In this way, the gold-plated lead pins are connected to the manufactured ceramic substrate.
［作用］
上記のように構成された接合する方法でセラミック基板
へリードピンを接続すると、ソルダーを付けないリード
ピンを使用できる。[Function] When lead pins are connected to a ceramic substrate by the joining method configured as described above, lead pins without solder can be used.
そして、スクリーン印刷法の長所である高い位置精度を
生かして、ソルダーをセラミック基板に設けることがで
きる。Then, the solder can be provided on the ceramic substrate by taking advantage of the high positional accuracy that is an advantage of the screen printing method.
さらに、本発明のセラミック基板の製作は、ソルダーを
付けたリードピンの製作よりもはるかに効率良くかつ迅
速に行なわれる。Furthermore, the fabrication of the ceramic substrate of the present invention is much more efficient and faster than the fabrication of soldered lead pins.
従って、リードピンをセラミック基板に取り付ける工程
が全体的に効率化される。Therefore, the overall process of attaching the lead pins to the ceramic substrate is made more efficient.
［実施例］
以下に、本発明の実施例を図面に沿って説明するが、こ
の実施例は本発明を制限するものではない。[Examples] Examples of the present invention will be described below with reference to the drawings, but these examples do not limit the present invention.
第１図および第２図に、本発明の実施例にかかるセラミ
ック基板１０を示す、セラミック基板１０はアルミナ基
板１２に格子状にピン接続部１４を設けて構成されてい
る。ピン接続部１４には導体１６が接続され、また、ピ
ン接続部１４は、後で詳述するように、メタライズ処理
部１８．２０と金合金ソルダーペースト部２２とからな
る。FIGS. 1 and 2 show a ceramic substrate 10 according to an embodiment of the present invention. The ceramic substrate 10 is constructed by providing an alumina substrate 12 with pin connection portions 14 in a grid pattern. A conductor 16 is connected to the pin connection portion 14, and the pin connection portion 14 is made up of a metallized portion 18.20 and a gold alloy solder paste portion 22, as will be described in detail later.
ピン接続部１４には、第３図に示すようなＡｕメツキを
施したソルダー無しリードピン１を取り付けることがで
きる。A solderless lead pin 1 plated with Au as shown in FIG. 3 can be attached to the pin connection portion 14.
次に、本発明の実施例にかかるセラミック基板１０の製
作工程を第４（ａ）図〜第４（ｅ）図に従い説明する。Next, the manufacturing process of the ceramic substrate 10 according to the embodiment of the present invention will be explained with reference to FIGS. 4(a) to 4(e).
第４（ａ）図に示すようにアルミナ基板１２をＡ Ｉ
２０３、ＡＩＮ等で作製する。アルミナ基板１２には、
格子状にスルーホール１２ａを設けである０次に、第４
（ｂ）図に示すように、Ｍｏ−ＭｎペーストまたはＷペ
ーストでスルーホール１２ａ内に導体１６を形成する。As shown in FIG. 4(a), the alumina substrate 12 is
203, AIN, etc. The alumina substrate 12 has
Through-holes 12a are provided in a grid pattern to form the 0th order, the 4th order
(b) As shown in the figure, a conductor 16 is formed in the through hole 12a using Mo-Mn paste or W paste.
次に、第４（Ｃ）図に示すように、アルミナ基板１２の
表面に１μｍ以下のＭｏ−ＭｎペーストまたはＷペース
トを塗布して、格子状のピン接続位置に対応させてメタ
ライズ部１８を設け、１３００℃〜１６００℃で焼成す
る。尚、焼成はＮ２：Ｎ２＝１＝９程度の弱還元性雰囲
気で行なわれる。Next, as shown in FIG. 4(C), Mo-Mn paste or W paste with a thickness of 1 μm or less is applied to the surface of the alumina substrate 12, and metallized portions 18 are provided in correspondence with the grid-like pin connection positions. , fired at 1300°C to 1600°C. Incidentally, the firing is performed in a weakly reducing atmosphere of about N2:N2=1=9.
さらに、第４（ｄ）図に示すように、メタライズ部１８
に２〜３μｍのＮ１メツキ層２０を形成しておく。Furthermore, as shown in FIG. 4(d), the metallized portion 18
An N1 plating layer 20 with a thickness of 2 to 3 μm is formed in advance.
こうしてできたメタライズ部１８のＮ１メツキ層２０に
、第４（ｅ）図に示すように、Ａ ｕ ／ １２Ｇｅ合
金やＡ ｕ ／ ２０ Ｓ ｎ等のＡｕ合金ソルダーペ
ーストをスクリーン印刷して焼成し、ソルダー層２２を
形成する。As shown in FIG. 4(e), an Au alloy solder paste such as Au/12Ge alloy or Au/20Sn is screen printed on the N1 plating layer 20 of the metallized portion 18 thus formed, and then fired. A solder layer 22 is formed.
このようにして作製されたセラミック基板１０には、Ａ
ｕメツキを施したコバール等の金属で作られた１ｎ１０
ｕｔピン（以下、Ｉ１０ビンという）１をソルダー無し
で接続できる。The ceramic substrate 10 produced in this way has A
1n10 made of metal such as Kovar with U plating
ut pin (hereinafter referred to as I10 pin) 1 can be connected without solder.
Ｋ隻亘ユ
８０Ｘ８０ｍｍのＡｌ２Ｏ３製の基板上に、ＷおよびＮ
ｌペーストを用いてスクリーン印刷し、１．６００ケ所
に１．２Ｘ１．２ｍｍのメタライズ部を形成させた。W and N were placed on a 80x80mm Al2O3 substrate.
Screen printing was performed using l paste to form 1.2 x 1.2 mm metallized portions at 1,600 locations.
その後、このメタライズ部にＡ ｕ ／ ２０ Ｓ ｎ
合金のソルダーペーストを塗布し、厚さ１００μｍのペ
ースト部を形成させ、焼成させた。After that, A u / 20 S n is applied to this metallized part.
An alloy solder paste was applied to form a paste portion with a thickness of 100 μm, and fired.
このＡ ＬＪ ／ ２０ Ｓ ｎ合金ペースト部に、第
３図に示した形状の金メツキを施したコバールピンを位
置合せして、ピーク温度３４０℃、５分間保持させ、ろ
う付けした。コバールピンの寸法はａ部の直径０．８ｍ
ｍ、ｂ部の厚さ０．１５ｍｍ、ｃ部の直径０．３ｍｍ、
ｄ部の長さ４．５ｍｍであった。A gold-plated Kovar pin having the shape shown in FIG. 3 was aligned with this A LJ/20S n alloy paste portion, and the peak temperature was maintained at 340° C. for 5 minutes to braze it. The dimensions of the Kovar pin are 0.8 m in diameter at part a.
m, thickness of part b 0.15 mm, diameter of part c 0.3 mm,
The length of the d portion was 4.5 mm.
こうして製作したセラミック基板は、接合後の強度も十
分であり、Ｉ１０ピンとしての性能も良好であった。The ceramic substrate manufactured in this manner had sufficient strength after bonding and had good performance as an I10 pin.
ｍユ
実施例１と同じ工程に従って製作し、前記Ａｕ／ ２０
Ｓ ｎ合金のソルダーペーストの代りにＡｕ／ １２
Ｇ ｅソルダーペーストをメタライズ部に塗布したも
のについても同様の結果が得られた。mU was manufactured according to the same process as in Example 1, and the Au/20
Au/12 instead of S n alloy solder paste
Similar results were obtained when Ge solder paste was applied to the metallized portion.
［発明の効果］
本発明は、上述のように構成されているので以下に述べ
るような効果を奏する。[Effects of the Invention] Since the present invention is configured as described above, it produces the following effects.
Ａ ｕ ／ ２０ Ｓ ｎ合金やＡ ｕ ／ １２ Ｇ
ｅ合金のソルダーボールの加工と、該ソルダーボール
とピンとの位置合わせと溶融接合とからなる従来の工程
が本発明により効率化され、工数の削減が可能となった
。また、ペーストを用いてのスクリーン印刷法の長所で
ある位置精度の向上により、不良率が低下し、品質が向
上しな。A u/20 Sn alloy and A u/12 G
The present invention streamlines the conventional process of processing e-alloy solder balls, aligning the solder balls and pins, and fusion bonding, making it possible to reduce the number of man-hours. In addition, the improvement in positional accuracy, which is an advantage of screen printing using paste, reduces the defective rate and improves quality.
第１図は、本発明の実施例にかかるセラミック基板の平
面図。
第２図は、第１図のセラミック基板のＩＩ−ＩＩに添っ
て取ったＷｆＩＷＪ図。
第３図は、第１図のセラミック基板に取り付けるビンを
示す側面図。
第４（ａ）、（ｂ）、（ｃ）、（ｄ）図は、第１図のセ
ラミック基板を製作する工程を示す断面図。
第５（ａ）、（ｂ）図は、従来のセラミック基板へ取り
付けられる金合金ボール一体化ピンの例を示す側面図。
第６図は、第５（ａ）、（ｂ）図の金合金ボール一体化
ピンを取り付けるリードピン付は用黒鉛治具を示す平面
図。
第７図は、第６図のリードピン付は用黒鉛治具のＶＪＩ
−ＶＪＪに沿う断面図
図中、参照数字は次のものを表す。
１０・・・セラミック基板、
１２・・・アルミナ基板、
１４・・・ビン接続部、
・導体、
・メタライズ部、
・Ｎ１メツキ層、
・ソルダー層、FIG. 1 is a plan view of a ceramic substrate according to an embodiment of the present invention. FIG. 2 is a WfIWJ diagram taken along II-II of the ceramic substrate in FIG. 1. 3 is a side view showing a bottle attached to the ceramic substrate of FIG. 1; FIG. FIGS. 4(a), 4(b), 4(c), and 4(d) are cross-sectional views showing steps for manufacturing the ceramic substrate of FIG. 1. FIGS. 5(a) and 5(b) are side views showing an example of a gold alloy ball integrated pin attached to a conventional ceramic substrate. FIG. 6 is a plan view showing a graphite jig with a lead pin for attaching the gold alloy ball integrated pin shown in FIGS. 5(a) and 5(b). Figure 7 shows the VJI graphite jig with lead pins shown in Figure 6.
- Cross-sectional view along VJJ In the figure, reference numerals represent the following: 10... Ceramic substrate, 12... Alumina substrate, 14... Bin connection part, - Conductor, - Metallized part, - N1 plating layer, - Solder layer,
Claims (1)
ソルダーペーストを予め多層セラミック基板へ塗布した
後、リードピンを重ね合わせ、金合金ソルダーペースト
を溶融させてリードピンを多層セラミック基板へ接合す
る方法。In the process of attaching pins to a multilayer ceramic substrate, a method in which a gold alloy solder paste is applied to the multilayer ceramic substrate in advance, the lead pins are overlapped, and the gold alloy solder paste is melted to join the lead pins to the multilayer ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32326188A JPH02170455A (en) | 1988-12-23 | 1988-12-23 | Mounting of pin on multilayer ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32326188A JPH02170455A (en) | 1988-12-23 | 1988-12-23 | Mounting of pin on multilayer ceramic substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170455A true JPH02170455A (en) | 1990-07-02 |
Family
ID=18152818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32326188A Pending JPH02170455A (en) | 1988-12-23 | 1988-12-23 | Mounting of pin on multilayer ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170455A (en) |
-
1988
- 1988-12-23 JP JP32326188A patent/JPH02170455A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0177042B1 (en) | Electronic circuit device and method of producing the same | |
| JPH11214430A (en) | Wiring board and its manufacture | |
| JP2000068414A (en) | Manufacture of lead-less package | |
| JPH05198697A (en) | Formation of metal via on silicon substrate and fabrication of multi chip module | |
| JPH02170455A (en) | Mounting of pin on multilayer ceramic substrate | |
| JPS59211253A (en) | Electronic part package | |
| JPH01220494A (en) | Multilayer interconnection substrate | |
| JPH0713231Y2 (en) | Integrated circuit package | |
| JPH06125162A (en) | Manufacture of ceramic wiring board | |
| JP3622160B2 (en) | Ceramic substrate and manufacturing method thereof | |
| JP2887298B2 (en) | Brazing joining method | |
| JPS59114849A (en) | Manufacture of hybrid integrated circuit | |
| JPS635234Y2 (en) | ||
| JPS5926985A (en) | Soldering bondage of glass or ceramics and copper | |
| JPS6189653A (en) | Inserting method of lead pin | |
| JPH02302381A (en) | Joining of ceramic material to molybdenum wire | |
| JPH0214787B2 (en) | ||
| JPH0226786B2 (en) | ||
| JPH01115153A (en) | Erected arrayal pins | |
| JPS58176960A (en) | Package for semiconductor device and manufacture thereof | |
| JP2000021931A (en) | Manufacture of semiconductor package | |
| JPH01227463A (en) | Method of brazing ceramic substrate | |
| JPH03159265A (en) | Lead pin brazing method and jig | |
| JPH0226787B2 (en) | ||
| JPH04188653A (en) | Manufacture of hermetical sealing stem |