JPH0216476B2 - - Google Patents
Info
- Publication number
- JPH0216476B2 JPH0216476B2 JP55147058A JP14705880A JPH0216476B2 JP H0216476 B2 JPH0216476 B2 JP H0216476B2 JP 55147058 A JP55147058 A JP 55147058A JP 14705880 A JP14705880 A JP 14705880A JP H0216476 B2 JPH0216476 B2 JP H0216476B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- circuit
- audio
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L13/00—Speech synthesis; Text to speech systems
- G10L13/08—Text analysis or generation of parameters for speech synthesis out of text, e.g. grapheme to phoneme translation, prosody generation or stress or intonation determination
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electric Clocks (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は音声等をデジタル的に録音できるよ
うにした録音機能付電子機器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic device with a recording function capable of digitally recording audio and the like.
従来より電子機器例えば電子時計とテープレコ
ーダ等の録音機器とを連動させてアラーム時刻に
メロデイ及びそのアラーム時刻に何が予定されて
いるかを音声で出力させることが考えられてい
る。このような機能を電子腕時計等の小型電子機
器や、電子式卓上計算器等の小型電子式計算機に
備えつけることは装置が大きくなるという点から
可能性がなかつた。また、アラーム時刻に報知す
る録音内容として、メロデイと用件(打合せ、外
出等)を報知する言葉との組合せを複数組録音さ
せておけば複数のアラーム時刻に応じて該当する
用件を音声で報知すると共に、その音声の報知の
前後にメロデイを報音させること等ができる。し
かし、テープレコーダにメロデイや用件を録音す
る場合そのメロデイや用件を報知させる順序に録
音しなければならず、また複数のテープレコーダ
を使つた場合には編集作業を行なわねばならず、
その作業が煩らわしく時間がかかるという欠点が
あつた。 2. Description of the Related Art Conventionally, it has been considered to link an electronic device such as an electronic clock and a recording device such as a tape recorder to output a melody at an alarm time and a sound indicating what is scheduled for that alarm time. It has not been possible to provide such a function to small electronic devices such as electronic wristwatches or small electronic calculators such as electronic desktop calculators because the size of the devices would increase. Also, if you record multiple combinations of melodies and words announcing business (meetings, going out, etc.) as the recording content to notify at alarm times, you can record the corresponding business audibly in response to multiple alarm times. In addition to the notification, it is also possible to make a melody sound before and after the audio notification. However, when recording melodies and business matters on a tape recorder, the melodies and business matters must be recorded in the order in which they are broadcast, and when multiple tape recorders are used, editing work must be performed.
The drawback was that the work was cumbersome and time-consuming.
この発明は上記の点に鑑みてなされたもので、
その目的はアラーム時刻に報知するメロデイや用
件(打合せ、外出等)を記憶する記憶装置を小型
化し、その記憶装置に記憶したメロデイや用件を
早く編集することができる録音機能付電子機器を
提供することにある。 This invention was made in view of the above points,
The purpose is to miniaturize the storage device that stores melodies and business matters (meetings, going out, etc.) that are announced at alarm time, and to develop electronic equipment with a recording function that can quickly edit the melodies and business matters stored in the memory device. It is about providing.
以下、図面を参照してこの発明の一実施例を説
明する。第1図は録音機能付電子機器例えば、電
子腕時計の全体のブロツク構成図である。同図に
おいて、11は発振回路で、この発振回路11か
ら出力される基準周波数信号は分周回路12を介
して、例えば1秒周期の信号に分周され、時計回
路13に入力される。この時計回路13は入力さ
れる1秒信号を計数し「時」「分」「秒」の時刻情
報を得ている。そして、この時計回路13で計数
された時刻情報は表示部14に送られて表示す
る。上記時計回路13はアラーム時刻を記憶する
カウンタを持ち、時計回路13に計数された現在
時刻が上記アラーム時刻に一致すると、アラーム
一致信号ALを録音制御部15に出力する。この
録音制御部15の詳細な構成は第2図を用いて後
述する。そして、この録音制御部15にはスイツ
チ部16に設けられた各種スイツチの操作信号が
入力される。このスイツチ部16詳細な構成は第
2図を用いて後述する。そして、この録音制御部
15は表示部14の「早送」、「遅送」等の表示体
を定する信号を送出する。また、録音制御部15
はクロツク信号選択信号をクロツク選択部17
に、カウンタの歩進指定信号a及び逆進指定信号
bをアドレス部18に、読出し/書込み信号R/
W1をRAM(ランダム・アクセス・メモリ)19
に、読出し/書込み信号R/W2を一時記憶部2
0に、動作信号Cを符号化回路21に、動作信号
dを符号化回路22に並列的に出力する。前記発
振回路11から出力される基準周波数信号は上記
クロツク選択部17において上記クロツク選択信
号に基づいて分周され、所定クロツク信号として
アドレス部18に送出される。そして、このアド
レス部18は上記クロツク信号及び歩進指定信号
aあるいは逆進指定信号bに基づきRAM19に
カウントアツプあるいはカウントダウンのアドレ
ス指定信号を送出する。さらに、このアドレス指
定信号はデコーダ23に送られ、表示部14にア
ドレス部18により指定されるRAM19のアド
レスが表示される。しかして、マイクロホン24
から入力された音声はA/D変換回路25を介し
てデジタル信号に変換されて符号化回路21に入
力される。そして、この符号化回路21は入力さ
れるデジタル信号を符号化して音声情報として
RAM19に出力する。このRAM19の出力端
子OUTから上記一時記憶部20にデータバスが
接続される。さらに、この一時記憶部20から上
記RAM19の入力端子INにデーターバスが接続
される。また、RAM19から出力される音声情
報は符号化回路22で符号化されて音声信号回路
26に入力される。そして、この音声信号回路2
6は合成された音声信号をスピーカ27に出力す
る。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an overall block diagram of an electronic device with a recording function, such as an electronic wristwatch. In the figure, reference numeral 11 denotes an oscillation circuit, and a reference frequency signal outputted from the oscillation circuit 11 is divided into a signal having a cycle of, for example, 1 second via a frequency dividing circuit 12, and is input to a clock circuit 13. This clock circuit 13 counts the input one-second signals and obtains time information of "hours", "minutes" and "seconds". The time information counted by the clock circuit 13 is sent to the display section 14 and displayed. The clock circuit 13 has a counter that stores the alarm time, and outputs an alarm coincidence signal AL to the recording control section 15 when the current time counted by the clock circuit 13 matches the alarm time. The detailed configuration of this recording control section 15 will be described later using FIG. 2. Operation signals of various switches provided in a switch section 16 are inputted to this recording control section 15. The detailed structure of this switch section 16 will be described later using FIG. 2. The recording control section 15 then sends out a signal that determines the display of the display section 14, such as "fast forward" or "slow forward." In addition, the recording control section 15
The clock signal selection signal is sent to the clock selection section 17.
Then, the increment designation signal a and the reverse designation signal b of the counter are sent to the address section 18, and the read/write signal R/
W 1 to RAM (Random Access Memory) 19
The read/write signal R/W 2 is stored in the temporary storage unit 2.
0, the operation signal C is outputted to the encoding circuit 21, and the operation signal d is outputted to the encoding circuit 22 in parallel. The reference frequency signal outputted from the oscillation circuit 11 is frequency-divided in the clock selection section 17 based on the clock selection signal and sent to the address section 18 as a predetermined clock signal. The address unit 18 sends a count-up or count-down address designation signal to the RAM 19 based on the clock signal and the step designation signal a or the reverse designation signal b. Further, this address designation signal is sent to the decoder 23, and the address of the RAM 19 designated by the address section 18 is displayed on the display section 14. However, microphone 24
The audio input from the A/D conversion circuit 25 is converted into a digital signal and input to the encoding circuit 21. This encoding circuit 21 encodes the input digital signal and converts it into audio information.
Output to RAM19. A data bus is connected from the output terminal OUT of this RAM 19 to the temporary storage section 20. Furthermore, a data bus is connected from this temporary storage section 20 to the input terminal IN of the RAM 19. Further, the audio information output from the RAM 19 is encoded by the encoding circuit 22 and input to the audio signal circuit 26. And this audio signal circuit 2
6 outputs the synthesized audio signal to the speaker 27.
次に、第2図は録音制御部15及びスイツチ部
16の詳細な構成を示すものである。同図におい
て、スイツチ部16は転送スイツチS1、書込みス
イツチS2、実行スイツチS3、モード選択スイツチ
S4、デモンストレーシヨンスイツチS5を備えてい
る。スイツチS1及びS2の操作信号はオア回路31
を介してオア回路32に入力される。さらに、オ
ア回路31の出力信号は読出し/書込み信号R/
W1としてRAM19に送られると共にオア回路3
3に送出される。また、上記スイツチS2の操作信
号は動作信号Cとして符号化回路21に送出され
る。また、時計回路13から出力されるアラーム
一致信号ALはオア回路33aに入力される。そ
して、このオア回路33aの出力信号はオア回路
32〜34に入力される。上記オア回路33aに
はデモンストレーシヨンスイツチS5の操作信号が
入力される。さらに、スイツチS4の操作信号はワ
ンシヨツト回路35に入力される。そして、この
ワンシヨツト回路35から出力されるワンシヨツ
トパルスは6進カウンタ36に入力される。さら
に、6進カウンタ36の出力ライン「1」〜
「5」にはスイツチS4の操作により順次“1〓信
号が送られる。そして、この6進カウンタ36の
出力ライン「1」〜「5」は表示部14に接続さ
れる。また、上記出力ライン「1」〜「5」はデ
コーダ37に入力される。そして、このデコーダ
37の出力ラインl1〜l4の信号はクロツク選択部
17に送られる。さらに、上記デコーダ37の出
力ラインl1及びl2の信号は上記オア回路32、出
力ラインl3及びl4の信号はオア回路38に入力さ
れる。さらにまた、上記デコーダ37の出力ライ
ンl5の信号は読出し/書込み信号R/W2として
一時記憶部20に送られると共に、オア回路32
〜34に送出される。次に、スイツチS3の操作信
号は上記デコーダ37にイネーブル信号として送
出される。そして、上記オア回路34の出力信号
は動作信号dとして符号化回路22に、上記オア
回路32の出力信号は歩進指定信号aとしてアド
レス部18に、上記オア回路38の出力信号は逆
進指定信号bとしてアドレス部18に送出され
る。また、上記デコーダ37の出力ラインl1〜l4
から“1〓信号が送出された場合には、「早送」、
「遅送」、「早戻」、「遅戻」が指定される。さらに、
上記オア回路33から“1〓信号が出力された場
合には「通常」のアドレス更新が行なわれる。 Next, FIG. 2 shows the detailed configuration of the recording control section 15 and the switch section 16. In the figure, the switch section 16 includes a transfer switch S 1 , a write switch S 2 , an execution switch S 3 , and a mode selection switch.
S 4 and demonstration switch S 5 . The operation signals of switches S 1 and S 2 are OR circuit 31
The signal is input to the OR circuit 32 via the OR circuit 32. Furthermore, the output signal of the OR circuit 31 is the read/write signal R/
Sent to RAM 19 as W 1 and OR circuit 3
Sent on 3rd. Further, the operation signal of the switch S2 is sent to the encoding circuit 21 as an operation signal C. Further, the alarm coincidence signal AL outputted from the clock circuit 13 is inputted to the OR circuit 33a. The output signal of this OR circuit 33a is input to OR circuits 32-34. The operating signal of the demonstration switch S5 is input to the OR circuit 33a. Furthermore, the operation signal of the switch S4 is input to the one shot circuit 35. The one shot pulse output from the one shot circuit 35 is input to a hexadecimal counter 36. Furthermore, the output line "1" of the hexadecimal counter 36 ~
The "1" signal is sequentially sent to "5" by operating the switch S4.The output lines "1" to "5" of the hexadecimal counter 36 are connected to the display section 14. Further, the output lines “1” to “5” are input to the decoder 37. The signals on output lines l 1 to l 4 of this decoder 37 are sent to the clock selection section 17. Further, the signals on the output lines l 1 and l 2 of the decoder 37 are input to the OR circuit 32 , and the signals on the output lines l 3 and l 4 are input to the OR circuit 38 . Furthermore, the signal on the output line l5 of the decoder 37 is sent to the temporary storage section 20 as a read/write signal R/ W2 , and the signal is sent to the OR circuit 32 as a read/write signal R/W2.
~34. Next, the operation signal of switch S3 is sent to the decoder 37 as an enable signal. The output signal of the OR circuit 34 is sent to the encoding circuit 22 as an operation signal d, the output signal of the OR circuit 32 is sent to the address section 18 as a step designation signal a, and the output signal of the OR circuit 38 is sent to a reverse designation signal. It is sent to the address section 18 as a signal b. In addition, the output lines l 1 to l 4 of the decoder 37
If the “1〓 signal is sent from “Fast Forward”,
``Delayed forward'', ``early return'', and ``late return'' are specified. moreover,
When the OR circuit 33 outputs a "1" signal, "normal" address updating is performed.
次に、第3図は録音機能付電子腕時計の外観を
示すもので、41はケース本体である。そして、
このケース本体41には表示部14スイツチS1〜
S5、マイクロホン24、スピーカ27が備えられ
ている。さらに、表示部14は「時」「分」「秒」
を表示するデジタル表示体14a〜14c、アド
レス部18からRAM19に送出されるアドレス
指定信号のカウントアツプあるいはカウントダウ
ンの速度を表わす表示体141〜144を備えて
いる。上記表示体141〜144の表示方法は第
4図AないしDに示すように4種類あり、同図A
は遅送り、同図Bは早送り、同図Cは遅戻り、同
図Dは早戻りによりアドレス指定されていること
を示す。 Next, FIG. 3 shows the external appearance of the electronic wristwatch with a recording function, where 41 is the case body. and,
This case body 41 has a display section 14 switch S 1 ~
S 5 , a microphone 24, and a speaker 27. Furthermore, the display section 14 displays "hours,""minutes," and "seconds."
, digital displays 14a to 14c for displaying , and displays 141 to 144 for displaying the count up or count down speed of the address designation signal sent from the address section 18 to the RAM 19. There are four types of display methods for the display bodies 141 to 144, as shown in FIG. 4 A to D.
indicates that the address is specified by slow forward, B in the same figure by fast forward, C in the same figure by slow return, and D in the same figure by fast return.
次に、上記のように構成されたこの発明の動作
を説明する。まず、発振回路11から出力される
基準周波数信号は分周回路12を介して例えば1
秒周期の信号に分周され、時計回路13に入力さ
れる。この時計回路13は入力される1秒信号を
計数し「時」「分」「秒」の時刻情報を得ている。
そして、この時計回路13で計数された時刻情報
は表示部14に送られて表示される。 Next, the operation of the present invention configured as described above will be explained. First, the reference frequency signal output from the oscillation circuit 11 is passed through the frequency dividing circuit 12 to, for example, 1
The frequency of the signal is divided into a second period signal and input to the clock circuit 13. This clock circuit 13 counts the input one-second signals and obtains time information of "hours", "minutes" and "seconds".
The time information counted by the clock circuit 13 is sent to the display section 14 and displayed.
次に、RAM19にマイクロホン24から入力
される音声を記憶させる場合について説明する。
まず、スイツチ部16の書込みスイツチS2を閉じ
た状態に保ち、マイクロホン24から音声を入力
する。上記書込みスイツチS2を閉じると、符号化
回路21に動作信号C、オア回路31を介して
RAM19に書込み信号W1、オア回路31及び3
2を介してアドレス部18に歩進指定信号a、オ
ア回路31及び33を介して「通常」の送度のク
ロツク選択信号がクロツク選択部17に送出され
る。今、例えば音声として「打ち合わせ」をマイ
クロホン24から入力した場合には、その音声は
A/D変換回路25を介して、デジタル信号に変
換されて符号化回路21に入力される。そして、
この符号化回路21は入力されるデジタル信号を
符号化して、RAM19に送出する。ここで、ク
ロツク信号選択部17には上記「通常」の速度の
クロツク選択信号が送られ、RAM19には上記
書込み信号W1が送られるため、RAM19には符
号化された音声情報が順次書込まれる。また、上
記アドレス部18から送出されるRAM19のア
ドレスは表示部14のデジタル表示体14dに表
示される。以上のようにして、アラーム時刻に報
知される音声として「打ち合わせ」かRAM19
に記憶される。しかして、時計回路13において
計数された現在時刻が時計回路13内に予め設定
されているアラーム時刻に一致すると、アラーム
一致信号ALが録音制御部16に出力される。こ
れにより、オア回路34を介して符号化回路22
に動作信号d、オア回路32を介してアドレス部
18に歩進指定信号a、オア回路33を介して
「通常」の速度のクロツク選択信号がクロツク選
択部17に送出される。この結果、RAM19に
記憶されている音声情報は順次アドレス部18か
ら指定されるアドレスに基づいて符号化回路22
に送られて、前記符号化回路21とは逆の符号化
が行なわれる。そして、この符号化回路22にお
いて符号化された信号は音声合成回路26で音声
信号に合成されてスピーカ27に送られる。この
結果、スピーカ27から「打ち合わせ」と報音さ
れる。 Next, a case will be described in which the audio input from the microphone 24 is stored in the RAM 19.
First, the write switch S2 of the switch unit 16 is kept closed, and audio is input from the microphone 24. When the write switch S2 is closed, the operation signal C is sent to the encoding circuit 21 via the OR circuit 31.
Write signal W 1 to RAM 19, OR circuit 31 and 3
The increment designation signal a is sent to the address section 18 via 2, and a clock selection signal with a "normal" rate is sent to the clock selection section 17 via OR circuits 31 and 33. Now, for example, if the word "meeting" is input as a voice from the microphone 24, the voice is converted to a digital signal via the A/D conversion circuit 25 and input to the encoding circuit 21. and,
This encoding circuit 21 encodes the input digital signal and sends it to the RAM 19. Here, the clock selection signal at the "normal" speed is sent to the clock signal selection section 17, and the write signal W1 is sent to the RAM 19, so the encoded audio information is sequentially written into the RAM 19. It will be done. Further, the address of the RAM 19 sent from the address section 18 is displayed on the digital display 14d of the display section 14. As described above, the sound notified at the alarm time is "meeting" or RAM 19.
is memorized. When the current time counted by the clock circuit 13 matches the alarm time preset in the clock circuit 13, an alarm coincidence signal AL is output to the recording control section 16. As a result, the encoding circuit 22 through the OR circuit 34
An operation signal d is sent to the address section 18 via the OR circuit 32, a step designation signal a is sent to the address section 18, and a clock selection signal at a "normal" speed is sent to the clock selection section 17 via the OR circuit 33. As a result, the audio information stored in the RAM 19 is sequentially transferred to the encoding circuit 22 based on the address specified from the address section 18.
The signal is sent to the encoding circuit 21, where the encoding is reversed to that performed by the encoding circuit 21. Then, the signal encoded in the encoding circuit 22 is synthesized into a voice signal in the voice synthesis circuit 26 and sent to the speaker 27. As a result, the speaker 27 issues a sound saying "meeting".
しかして、RAM19に設定された音声情報は
任意に編集できるもので、例えば表示部14のデ
ジタル表示体14dに表示されるアドレス「50」
〜「60」に記憶されている音声情報例えば「待ち
合せ」をアドレス「20」〜「30」に転送したい場
合には、モード選択スイツチS4を操作して6進カ
ウンタ36の内容を「1」に設定した後、実行ス
イツチS3を操作する。この結果、デコーダ37の
出力ラインl1に“1”信号が出力され、クロツク
選択部17に「早送」のクロツク選択信号が送ら
れる。さらに、アドレス部18に歩進信号aがオ
ア回路32を介して送出され、アドレス部18か
ら出力されるRAM19のアドレス指定信号は早
送りでカウントアツプされる。そして、表示部1
4のデジタル表示体14dに表示されるRAM1
9の指定アドレス「50」に近くなつたところで、
モード選択スイツチS2を操作して6進カウンタ3
6の容を「2」に設定した後実行スイツチS3を操
作する。この結果、アドレス部18から出力され
るRAM19のアドレス指定信号は遅送りでカウ
ントアツプされる。そして、上記デジタル表示体
14dに表示されるアドレスが「50」になつた時
実行スイツチS3の操作を止める。そして、上記モ
ード選択スイツチS4を操作して6進カウンタ36
の内容を「5」に設定した後実行スイツチS3を上
記デジタル表示14に表示されるアドレスが
「60」になるまで操作し続ける。この結果、デコ
ーダ37の出力ラインl5から“1〓信号が出力さ
れ、一時記憶部20に書込み信号W2、符号化回
路34に動作信号d、アドレス部18に歩進信号
a、クロツク選択部17に「通常」の速度のクロ
ツク選択信号が送られる。従つて、デジタル表示
体14dで表示されるアドレス「50」〜「60」に
記憶されている音声情報「打ち合わせ」は一時記
憶部20に書込まれる。次に、モード選択スイツ
チS4を操作して6進カウンタ36の内容を「3」
若しくは「4」に設定して実行スイツチS4を操作
する。この結果、アドレス部18から出力される
アドレス指定信号は上記6進カウンタ36の内容
が「3」の場合は早戻り、「4」の場合は遅戻り
する。そして、上記デジタル表示体14dで表示
されるアドレスが「20」まで戻つた時に、転送ス
イツチS1を操作する。この結果、オア回路31を
介してRAM19に書込み信号R、オア回路3
1,32を介してアドレス部18に歩進信号a、
オア回路33を介してクロツク選択部17に「通
常」の速度のクロツク選択信号が送出される。こ
れにより、上記一時記憶部20に記憶されていた
音声情報「打ち合わせ」は上記デジタル表示体1
4dで表示されるアドレス「20」〜「30」に転送
される。また、RAM19のデジタル表示体14
dで表示されるアドレス「60」〜「70」に音声情
報として「会議」、アドレス「70」〜「80」に音
声情報として「電話」を予め記憶させておき、ア
ラーム時刻に報音させたい場合には上記アドレス
「50」〜「60」に記憶されていた音声情報「打ち
合わせ」をアラーム時刻に報音させる場合にアド
レス「20」〜「30」に転送したが、その場合と同
様にアドレス「20」〜「30」に転送すればよい。
ここで、RAM19のアドレス「0」〜「10」及
び「20」〜「30」にはアラーム時刻に報音されて
いる。また、すでにRAM19に記憶されている
音声情報をアラーム時刻以外に報音させたい場合
には、デモンストレーシヨンスイツチS5を操作す
る。この時、実行スイツチS3及びモード選択スイ
ツチS4を操作して、デジタル表示体14dに報音
させたい音声情報が記憶されているアドレスを表
示させる。次に、デモンストレーシヨンスイツチ
S5を操作すると、オア回路34を介して符号化回
路22に動作信号d、オア回路32を介してアド
レス部18に歩進指定信号a、オア回路33を介
して「通常」の速度のクロツク選択信号がクロツ
ク選択部17に送出される。以下、前記アラーム
時刻の報音動作と同様にスピーカ27から音声が
出力される。また、RAM19の内容を消去する
場合にはRAM19のアドレスを指定して、一時
記憶部20に何も記憶されていない状態で転送ス
イツチS1を操作することにより行なわれる。 The audio information set in the RAM 19 can be edited arbitrarily, for example, the address "50" displayed on the digital display 14d of the display section 14.
~If you want to transfer the voice information stored in "60", for example "meeting", to addresses "20" to "30", operate mode selection switch S4 and set the content of hexadecimal counter 36 to "1". After setting, operate execution switch S3 . As a result, a "1" signal is output to the output line l1 of the decoder 37, and a "fast forward" clock selection signal is sent to the clock selection section 17. Further, an increment signal a is sent to the address section 18 via the OR circuit 32, and the address designation signal for the RAM 19 output from the address section 18 is counted up in fast forward mode. Then, display section 1
RAM1 displayed on the digital display 14d of No.4
When the specified address of 9 approaches "50",
Operate mode selection switch S 2 to select hexadecimal counter 3.
After setting the value of 6 to ``2'', operate the execution switch S3 . As a result, the address designation signal for the RAM 19 output from the address section 18 is counted up in a slow manner. Then, when the address displayed on the digital display 14d reaches "50", the operation of the execution switch S3 is stopped. Then, operate the mode selection switch S4 to select the hexadecimal counter 36.
After setting the content to "5", continue operating the execution switch S3 until the address displayed on the digital display 14 becomes "60". As a result, the "1" signal is output from the output line l5 of the decoder 37, the write signal W2 is sent to the temporary storage section 20, the operation signal d is sent to the encoding circuit 34, the step signal a is sent to the address section 18, and the clock selection section A "normal" speed clock selection signal is sent to 17. Therefore, the audio information "meeting" stored at addresses "50" to "60" displayed on the digital display 14d is written into the temporary storage section 20. Next, operate mode selection switch S4 to set the content of hexadecimal counter 36 to "3".
Alternatively, set it to "4" and operate the execution switch S4 . As a result, the address designation signal output from the address unit 18 is fast-returning when the content of the hexadecimal counter 36 is "3", and slow-returning when the content is "4". Then, when the address displayed on the digital display 14d returns to "20", the transfer switch S1 is operated. As a result, the write signal R is sent to the RAM 19 via the OR circuit 31, and the OR circuit 3
The increment signals a,
A clock selection signal at a "normal" speed is sent to the clock selection section 17 via the OR circuit 33. As a result, the audio information "meeting" stored in the temporary storage unit 20 is transferred to the digital display unit 1.
It is forwarded to addresses "20" to "30" displayed in 4d. In addition, the digital display body 14 of the RAM 19
I want to pre-store "meeting" as audio information in addresses "60" to "70" displayed in d, and "telephone" as audio information in addresses "70" to "80", and have them sound at the alarm time. In this case, the voice information "Meeting" stored in the above addresses "50" to "60" was transferred to addresses "20" to "30" to sound at the alarm time. Just transfer it to "20" to "30".
Here, the addresses "0" to "10" and "20" to "30" of the RAM 19 are sounded at the alarm time. Furthermore, if the user wishes to make sound information already stored in the RAM 19 sound at a time other than the alarm time, the demonstration switch S5 is operated. At this time, the user operates the execution switch S3 and the mode selection switch S4 to display on the digital display 14d the address where the audio information to be sounded is stored. Next, turn on the demonstration switch.
When S5 is operated, an operation signal d is sent to the encoding circuit 22 via the OR circuit 34, an increment designation signal a is sent to the address section 18 via the OR circuit 32, and a "normal" speed clock is sent via the OR circuit 33. A selection signal is sent to clock selection section 17. Thereafter, a sound is output from the speaker 27 in the same manner as the sounding operation of the alarm time. Further, when erasing the contents of the RAM 19, the address of the RAM 19 is designated and the transfer switch S1 is operated in a state where nothing is stored in the temporary storage section 20.
以上詳述した如く、本発明によれば、外部から
入力される音声をアナログ−デジタル変換する
A/D変換回路25と、
このA/D変換回路から出力されるデジタル信
号を音声情報信号に符号化する符号化回路21
と、
所定周期のクロツク信号をカウントしてこのカ
ウント値をアドレスを順次更新するアドレス指定
信号として出力するアドレス回路18と、
このアドレス回路18からのアドレス指定信号
によつてアドレス指定され前記符号化回路で符号
化された音声情報信号を記憶する音声情報記憶
RAM19と、
この音声情報記憶RAMに記憶された音声情報
信号を読みだして音声信号を出力する音声信号回
路22,26と、
この音声信号回路からの音声信号が供給され音
声を発音する発音手段27とを備えた録音機能付
電子機器において、
前記アドレス回路によるアドレス指定の内容を
表示するアドレス表示手段14dと、
前記アドレス回路に前記所定周期のクロツク信
号より早い周期のクロツク信号を供給して前記音
声情報記憶RAMのアドレス指定の更新を前記所
定周期のクロツク信号よりも早い周期で行なわせ
るクロツク信号の選択制御手段l1,32,17
と、
この選択制御手段によるアドレス指定の更新が
なされた後前記所定周期のクロツク信号を前記ア
ドレス回路に供給して前記アドレス指定された以
降の前記音声情報記憶RAMに記憶されている音
声情報を前記所定周期で読みだして発音させる手
段33,33a,34、信号dとを具備したの
で、RAM19による録音内容が長くても、ただ
ちに所望する内容が記憶されているアドレス位置
まで早送りして再生させることができる録音機能
付電子機器を提供することが出来る。 As detailed above, according to the present invention, there is provided an A/D conversion circuit 25 that converts externally input audio from analog to digital, and a digital signal output from the A/D conversion circuit that is encoded into an audio information signal. encoding circuit 21
an address circuit 18 that counts clock signals of a predetermined period and outputs this count value as an address designation signal for sequentially updating addresses; and an address circuit 18 that is addressed by the address designation signal from this address circuit 18. Audio information storage that stores audio information signals encoded in
RAM 19; audio signal circuits 22 and 26 that read the audio information signal stored in the audio information storage RAM and output the audio signal; and sound generating means 27 that is supplied with the audio signal from this audio signal circuit and produces audio. an electronic device with a recording function, comprising: address display means 14d for displaying contents of address designation by the address circuit; Clock signal selection control means l 1 , 32, 17 for updating the addressing of the information storage RAM at a cycle earlier than the clock signal having the predetermined cycle.
After the address designation has been updated by the selection control means, the clock signal of the predetermined cycle is supplied to the address circuit to update the audio information stored in the audio information storage RAM after the address designation. Since it is equipped with the means 33, 33a, 34 and the signal d for reading out and producing sound at a predetermined period, even if the content recorded by the RAM 19 is long, it can be quickly forwarded and played back to the address position where the desired content is stored. It is possible to provide an electronic device with a recording function capable of recording.
図面はこの発明の一実施例を示すもので、第1
図は録音機能付電子機器の全体のブロツク構成
図、第2図は録音制御部及びスイツチ部の詳細な
構成図、第3図は録音機能付電子腕時計の外観
図、第4図A〜Dは表示状態を示す図である。
11……発振回路、15……録音制御部、16
……スイツチ部、17……クロツク選択部、18
……アドレス部、19……RAM、20……一時
記憶部、27……スピーカ。
The drawings show one embodiment of the invention.
The figure is an overall block diagram of the electronic device with a recording function, Figure 2 is a detailed diagram of the recording control section and switch section, Figure 3 is an external view of the electronic wristwatch with a recording function, and Figures 4A to D are It is a figure which shows a display state. 11...Oscillation circuit, 15...Recording control section, 16
...Switch section, 17...Clock selection section, 18
...address section, 19...RAM, 20...temporary storage section, 27...speaker.
Claims (1)
ル変換するA/D変換回路25と、 このA/D変換回路から出力されるデジタル信
号を音声情報信号に符号化する符号化回路21
と、 所定周期のクロツク信号をカウントしてこのカ
ウント値をアドレスを順次更新するアドレス指定
信号として出力するアドレス回路18と、 このアドレス回路18からのアドレス指定信号
によつてアドレス指定され前記符号化回路で符号
化された音声情報信号を記憶する音声情報記憶
RAM19と、 この音声情報記憶RAMに記憶された音声情報
信号を読みだして音声信号を出力する音声信号回
路22,26と、 この音声信号回路からの音声信号が供給され音
声を発音する発音手段27とを備えた録音機能付
電子機器において、 前記アドレス回路によるアドレス指定の内容を
表示するアドレス表示手段14dと、 前記アドレス回路に前記所定周期のクロツク信
号より早い周期のクロツク信号を供給して前記音
声情報記憶RAMのアドレス指定の更新を前記所
定周期のクロツク信号よりも早い周期で行なわせ
るクロツク信号の選択制御手段l1,32,17
と、 この選択制御手段によるアドレス指定の更新が
なされた後前記所定周期のクロツク信号を前記ア
ドレス回路に供給して前記アドレス指定された以
降の前記音声情報記憶RAMに記憶されている音
声情報を前記所定周期で読みだして発音させる手
段33,33a,34、信号dとを具備したこと
を特徴とする録音機能付電子機器。[Claims] 1. An A/D conversion circuit 25 that converts externally input audio from analog to digital, and an encoding circuit that encodes the digital signal output from the A/D conversion circuit into an audio information signal. 21
an address circuit 18 that counts clock signals of a predetermined period and outputs this count value as an address designation signal for sequentially updating addresses; and an address circuit 18 that is addressed by the address designation signal from this address circuit 18. Audio information storage that stores audio information signals encoded in
RAM 19; audio signal circuits 22 and 26 that read the audio information signal stored in the audio information storage RAM and output the audio signal; and sound generating means 27 that is supplied with the audio signal from this audio signal circuit and produces audio. an electronic device with a recording function, comprising: address display means 14d for displaying contents of address designation by the address circuit; Clock signal selection control means l 1 , 32, 17 for updating the addressing of the information storage RAM at a cycle earlier than the clock signal having the predetermined cycle.
After the address designation has been updated by the selection control means, the clock signal of the predetermined cycle is supplied to the address circuit to update the audio information stored in the audio information storage RAM after the address designation. An electronic device with a recording function, characterized in that it comprises means 33, 33a, 34 for reading and producing sound at a predetermined period, and a signal d.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55147058A JPS5770482A (en) | 1980-10-21 | 1980-10-21 | Electronic apparatus with recording function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55147058A JPS5770482A (en) | 1980-10-21 | 1980-10-21 | Electronic apparatus with recording function |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5770482A JPS5770482A (en) | 1982-04-30 |
JPH0216476B2 true JPH0216476B2 (en) | 1990-04-17 |
Family
ID=15421534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55147058A Granted JPS5770482A (en) | 1980-10-21 | 1980-10-21 | Electronic apparatus with recording function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5770482A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62164698U (en) * | 1986-04-07 | 1987-10-19 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5480157A (en) * | 1977-12-08 | 1979-06-26 | Seiko Instr & Electronics Ltd | Digital display electronic watch |
-
1980
- 1980-10-21 JP JP55147058A patent/JPS5770482A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5480157A (en) * | 1977-12-08 | 1979-06-26 | Seiko Instr & Electronics Ltd | Digital display electronic watch |
Also Published As
Publication number | Publication date |
---|---|
JPS5770482A (en) | 1982-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5014317A (en) | Recording/reproducing apparatus with voice recognition function | |
US4368988A (en) | Electronic timepiece having recording function | |
US4405241A (en) | Electronic device having timepiece function | |
US4406549A (en) | Electronic timepiece with alarm and voice announcement function | |
US4508457A (en) | Electronic timepiece with record/playback circuits | |
JPS6212599B2 (en) | ||
JPH0216476B2 (en) | ||
US4460928A (en) | Electronic apparatus for voice output of stored information | |
US4548511A (en) | Electronic timepiece with voice memory | |
JPH0254517B2 (en) | ||
JPH0359396B2 (en) | ||
JPS6244628B2 (en) | ||
JPS6233557B2 (en) | ||
JPS645719B2 (en) | ||
JPS58218677A (en) | Electronic timepiece having voice storing function | |
JP2605663B2 (en) | Electronic equipment with recording function | |
JPS621232B2 (en) | ||
JP2626684B2 (en) | Sound data output circuit | |
JPS621234B2 (en) | ||
JP3066282B2 (en) | Memory write control circuit | |
JPS6151746B2 (en) | ||
JPS6212312Y2 (en) | ||
JPH0122157Y2 (en) | ||
JPS6118997B2 (en) | ||
JPS6159519B2 (en) |