JPH02161849A - Data transmission system - Google Patents

Data transmission system

Info

Publication number
JPH02161849A
JPH02161849A JP63315935A JP31593588A JPH02161849A JP H02161849 A JPH02161849 A JP H02161849A JP 63315935 A JP63315935 A JP 63315935A JP 31593588 A JP31593588 A JP 31593588A JP H02161849 A JPH02161849 A JP H02161849A
Authority
JP
Japan
Prior art keywords
frame
data
transmission
circuit
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63315935A
Other languages
Japanese (ja)
Inventor
Mikiji Shiyuke
朱家　幹司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63315935A priority Critical patent/JPH02161849A/en
Publication of JPH02161849A publication Critical patent/JPH02161849A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To prevent such as inconvenient case where the frame synchronizing fault of a certain one of transmission equipments of a data transmission system causes the same faults of other transmission equipments by producing the frame signals asynchfonously with the frame phases received by all transmission equipments in the system and then transmitting data. CONSTITUTION:A frame aligner 3 writes successively the reception data RD and at the same time reads out these data in response to the frame phases produced by a frame signal generating circuit 4 to send the data to a frame/ channel data inserting circuit 5. In this case, the circuit 4 runs by itself regardless of the frame phase of the received data RD and generates the frame signals with the synchronization of frequency secured with the data RD. Thus the circuit 5 inserts the frame signals and the transmission channel data TCP received from the circuit 4 into the data received from the aligner 3 and can transmit the transmission data TD.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送方式に関し、特にループ形のロ
ーカルエリアネットワークシステムにおけるデータ伝送
方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital transmission system, and particularly to a data transmission system in a loop-type local area network system.

〔従来の技術〕[Conventional technology]

従来、ループ形ローカルエリアネットワークシステムに
おいてシステムを構成する全ての伝送装置のウチ、必ず
一台はシステムクロックの供給及びデータ遅延の補正の
目的のために７レ一ム同期回路部にフレームアライナを
有する伝送装置が必要となる。これを親と定義すると、
親の伝送装置は受信フレーム位相とは非同期にフレーム
を生成しデータを送信していたが、親以外の全ての伝送
装置は、受信した７レ一ム位相に同期してフレームを生
成し、データを送信するようになっていた。Conventionally, in a loop type local area network system, one of all the transmission devices that make up the system has a frame aligner in the 7-frame synchronization circuit section for the purpose of supplying the system clock and correcting data delay. A transmission device is required. Defining this as the parent,
The parent transmission device generated frames and transmitted data asynchronously to the received frame phase, but all transmission devices other than the parent generated frames and transmitted data in synchronization with the received 7-frame phase. was supposed to be sent.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のループ形ローカルエリアネットワークシ
ステムにおけるデータ伝送方式では、親以外の伝送装置
は、受信したフレーム位相に同期してフレームを生成し
、データを送信するようになっているので、親以外の伝
送装置でフレーム同期障害が発生すると、フレーム同期
障害を発生した伝送装置から親の伝送装置までの間は全
てフレーム同期障害となる欠点がある。また、ループバ
ックやバイパス等の伝送系路を切シ替る制御を行なう場
合、切シ替え制御の行われた伝送装置から親の伝送装置
までの全ての伝送装置が一度同期外れを起こし、上流の
伝送装置から順次フレーム同期引込みを行うために、切
替制御後システムが再確立するまでＫ（（一つの伝送装
置が同期引込みに要する時間）Ｘ（切替制御の行ろれた
伝送装置〜親の伝送装置までの装置数）〕なる時間を要
するという欠点がある。ｔた、システムの電源投入時、
システム確立までに〔（一つの伝送装置が同期引込みに
要する時間）×（装置数）〕なる時間を要するという欠
点がある。In the data transmission method in the conventional loop local area network system described above, transmission devices other than the parent generate frames and transmit data in synchronization with the received frame phase. When a frame synchronization failure occurs in a transmission device, there is a drawback that the entire frame synchronization failure occurs between the transmission device where the frame synchronization failure has occurred and the parent transmission device. In addition, when performing control to switch transmission paths such as loopback or bypass, all transmission devices from the transmission device where the switching control was performed to the parent transmission device once become out of synchronization, and the upstream In order to sequentially pull in frame synchronization from the transmission device, it is necessary to wait until the system is re-established after switching control by K ((time required for one transmission device to pull in synchronization) The disadvantage is that it takes time to connect the device (number of devices) to the device.Also, when the system is powered on,
There is a drawback that it takes a time equal to ((time required for one transmission device to pull in synchronization) x (number of devices)] to establish the system.

〔課題を解決するための手段〕[Means to solve the problem]

このような問題点を解決するため、本発明のデータ伝送
方式は、ループ形ローカルエリアネットワークシステム
を構成する全ての伝送装置が、受信側フレーム同期回路
と、フレームアライナと、受信したフレーム位相とは非
同期に自走して送信用のフレーム信号を生成するフレー
ム信号発生回路を具備したものである。In order to solve these problems, the data transmission method of the present invention is such that all the transmission devices constituting the loop local area network system have a frame synchronization circuit on the receiving side, a frame aligner, and a received frame phase. It is equipped with a frame signal generation circuit that runs asynchronously and generates a frame signal for transmission.

〔作用〕[Effect]

したがって、本発明においては、全ての伝送装置は受信
したフレーム位相とは非同期にフレーム信号を生成し、
データを送信することが可能になるＯ 〔実施例〕 次に、本発明について図面を参照して説明する。Therefore, in the present invention, all transmission devices generate frame signals asynchronously with the received frame phase,
[Embodiment] Next, the present invention will be described with reference to the drawings.

図は本発明によるデータ伝送方式の一実施例を説明する
ための主要ブロック図でアシ、ここでは説明の便宜上、
ループ形ローカルエリアネットワークシステムを構成す
る全ての伝送装置のうち１つの伝送装置に適用した場合
を示す。同図において、１はフレーム同期回路であシ、
このフレーム同期回路１は受信データＲＤのフレーム信
号を検出し、どの位置にどのようなチャンネルが存在す
るかをチャンネルデータ分岐回路２に送出する。The figure is a main block diagram for explaining one embodiment of the data transmission system according to the present invention.Here, for convenience of explanation,
A case is shown in which the present invention is applied to one transmission device among all the transmission devices constituting a loop type local area network system. In the figure, 1 is a frame synchronization circuit;
This frame synchronization circuit 1 detects the frame signal of the received data RD, and sends to the channel data branching circuit 2 information about what kind of channel exists at what position.

そして、このチャンネルデータ分岐回路２では、フレー
ム同期回路１からの信号をもとに必要なチャンネルデー
タを受信チャンネルデータＲＣＤとして分岐する。また
、フレームアライナ３は１フレ一ム分以上のビットメモ
リ容量を有し、受信データＲＤを順次書き込みながら、
フレーム信号発生回路４０発生するフレーム位相に合わ
せて順次読み出して、フレーム及びチャンネルデータ挿
入回路５に送出する。このとき、フレーム信号発生回路
４は、受信データＲＤのフレーム位相に関係なく自走し
てフレーム信号を発生する。ただし、受信データＲＤと
の周波数同期はとれている。これによシ、フレーム及び
チャンネルデータ挿入回路５では、フレーム信号発生回
路４が送出するフレーム信号及び送信チャンネルデータ
ＴＣＤをフレームアライナ３の送出するデータに挿入し
、送信データＴＤとして送出することになる。The channel data branch circuit 2 branches necessary channel data as received channel data RCD based on the signal from the frame synchronization circuit 1. In addition, the frame aligner 3 has a bit memory capacity for one frame or more, and while sequentially writing received data RD,
The frame signal generation circuit 40 sequentially reads out the data in accordance with the frame phase generated and sends it to the frame and channel data insertion circuit 5. At this time, the frame signal generation circuit 4 runs freely and generates a frame signal regardless of the frame phase of the received data RD. However, frequency synchronization with the received data RD is maintained. Accordingly, the frame and channel data insertion circuit 5 inserts the frame signal and transmission channel data TCD sent out by the frame signal generation circuit 4 into the data sent out by the frame aligner 3, and sends it out as transmission data TD. .

仁のように本実施例によると、ループ形のローカルエリ
アネットワークシステムを構成する全ての伝送装置にお
いて、受信したフレーム位相とは非同期にフレーム信号
を生成してデータを送信することが可能になシ、上述し
た従来のような問題点を一掃することができる利点を有
する。According to this embodiment, it is possible to generate frame signals and transmit data asynchronously with the received frame phase in all transmission devices that constitute a loop-type local area network system. , has the advantage of being able to eliminate the above-mentioned conventional problems.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、ループ形ローカルエリア
ネットワークシステム内の全ての伝送装置において受信
のフレーム位相とは非同期にフレーム信号を生成しデー
タを送信することにより、システム内のどの伝送装置で
フレーム同期障害が発生しても、それ以外の伝送装置で
フレーム同期障害が発生することはない。また、ループ
バックやバイパス等の伝送系路を切シ替る制御を行うと
きも、同期外れを起こして同期を引込み直す伝送装置は
一装置だけで済むため、システムを再確立するために必
要な時間は、一つの伝送装置が同期引込みに要する時間
のみとなる。また、システムの電源投入時に、システム
が確立するまでの時間も一つの伝送装置が同期引込みに
要する時間のみとなるという効果がある。As explained above, the present invention generates a frame signal and transmits data asynchronously with the frame phase of reception in all transmission devices in a loop type local area network system. Even if a synchronization failure occurs, frame synchronization failure will not occur in other transmission devices. In addition, when performing control to switch transmission lines such as loopback or bypass, only one transmission device is required to re-establish synchronization after losing synchronization, so the time required to re-establish the system is reduced. is only the time required for one transmission device to acquire synchronization. Furthermore, when the power of the system is turned on, the time it takes for the system to be established is only the time required for one transmission device to pull in synchronization.

【図面の簡単な説明】 図は本発明によるデータ伝送方式の一実施例を４〜 説明するため主要ブロック図である。 １・・・・フレーム同期回路、２・・・・チャンネルデ
ータ分岐回路、３・拳・・フレームアライナ、４ｅ・・
・７レ一ム信号発生回路、５・・・・フレーム及びチャ
ンネルデータ挿入回路。BRIEF DESCRIPTION OF THE DRAWINGS The figure is a main block diagram for explaining one embodiment of the data transmission system according to the present invention. 1...Frame synchronization circuit, 2...Channel data branch circuit, 3.Fist...Frame aligner, 4e...
-7 frame signal generation circuit, 5... frame and channel data insertion circuit.

Claims (1)

【特許請求の範囲】[Claims] ループ形ローカルエリアネットワークシステムにおける
データ伝送において、該システムを構成する全ての伝送
装置は、受信側フレーム同期回路と、フレームアライナ
と、受信したフレーム位相とは非同期に自走して送信用
のフレーム信号を生成するフレーム信号発生回路を具備
し、受信したフレーム位相とは非同期にフレーム信号を
生成してデータを送信するようにしたことを特徴とする
データ伝送方式。In data transmission in a loop-type local area network system, all the transmission devices that make up the system run on their own with a frame synchronization circuit on the receiving side, a frame aligner, and a received frame phase asynchronously to generate a frame signal for transmission. 1. A data transmission system comprising a frame signal generation circuit that generates a frame signal, and transmits data by generating a frame signal asynchronously with a received frame phase.
JP63315935A 1988-12-14 1988-12-14 Data transmission system Pending JPH02161849A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63315935A JPH02161849A (en) 1988-12-14 1988-12-14 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63315935A JPH02161849A (en) 1988-12-14 1988-12-14 Data transmission system

Publications (1)

Publication Number Publication Date
JPH02161849A true JPH02161849A (en) 1990-06-21

Family

ID=18071373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63315935A Pending JPH02161849A (en) 1988-12-14 1988-12-14 Data transmission system

Country Status (1)

Country Link
JP (1) JPH02161849A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014551A (en) * 1983-07-05 1985-01-25 Nec Corp Data transmission system
JPS6086946A (en) * 1983-10-18 1985-05-16 Yokogawa Hokushin Electric Corp Loop type data communication system
JPS6123449A (en) * 1984-07-11 1986-01-31 Mitsubishi Electric Corp Transmission system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014551A (en) * 1983-07-05 1985-01-25 Nec Corp Data transmission system
JPS6086946A (en) * 1983-10-18 1985-05-16 Yokogawa Hokushin Electric Corp Loop type data communication system
JPS6123449A (en) * 1984-07-11 1986-01-31 Mitsubishi Electric Corp Transmission system

Similar Documents

Publication Publication Date Title
JPH02161849A (en) Data transmission system
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
JP2679506B2 (en) Clock switching method
JP2918009B2 (en) Clock switching method
JP2689263B2 (en) Differential logic synchronization circuit
JP2001268059A (en) Uninterruptible switch device
JP2722903B2 (en) Synchronous network wireless transmission system
JPH04243335A (en) Uninterruptible line changeover circuit
JPH0821877B2 (en) Switching control method for the active and standby packages that make up the redundant system
JP2748840B2 (en) Instantaneous interruption switching method and apparatus
JPH0661986A (en) Clock switching system
JP2002044058A (en) Transmitter having redundant configuration
JPH07212277A (en) Line switching system
JPH10154972A (en) Uninterruptible switching system
JPH0234215B2 (en)
JPH058891B2 (en)
JPH04236531A (en) Message communication route switching system
JPH11127221A (en) Alarm transfer circuit
JPH05244127A (en) Circuit switching system
JPS63169844A (en) Multiplexer
JPH01155735A (en) Line switching equipment for digital communication system
JPH04142646A (en) Information processing system and information processing modules for this system
JP2001119359A (en) Transmission device
JPS643103B2 (en)
JPS61236240A (en) Clock selection system for decentralized type processing unit