JPH02159736A - High-frequency amplifier element - Google Patents

High-frequency amplifier element

Info

Publication number
JPH02159736A
JPH02159736A JP63316009A JP31600988A JPH02159736A JP H02159736 A JPH02159736 A JP H02159736A JP 63316009 A JP63316009 A JP 63316009A JP 31600988 A JP31600988 A JP 31600988A JP H02159736 A JPH02159736 A JP H02159736A
Authority
JP
Japan
Prior art keywords
electrode
gate electrode
inductor
gate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63316009A
Other languages
Japanese (ja)
Other versions
JP2994650B2 (en
Inventor
Tatsuya Yamashita
山下 達哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63316009A priority Critical patent/JP2994650B2/en
Publication of JPH02159736A publication Critical patent/JPH02159736A/en
Application granted granted Critical
Publication of JP2994650B2 publication Critical patent/JP2994650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To prevent a FET from being damaged by a surge voltage or an erroneous operation by a method wherein a capacity is provided between a gate electrode and an input electrode of a field effect transistor while an inductor is provided between the gate electrode and a source electrode. CONSTITUTION:The Schottky junction part of the end of a gate electrode 3 with 2 DEG layers of regions 8 is held by source electrodes 2 and a drain electrode 4 so that a high electron mobility field effect transistor may be formed on the parts of regions 8 on a GaAs substrate 1. A capacitor 6 arranged between an input electrode 5 and the gate electrode 3 is formed of an upper layer metal as an extension of the gate electrode 3 and a lower layer metal as an extension of the input electrode 5 as well as a thin insulating film arranged between these metals. An inductor 7 is composed of a spiral arranged between the extension of the gate electrode 3 and the extension of the source electrode 2. Through these procedures, a FET is hardly damaged by a surge voltage or an erroneous operation.

Description

【発明の詳細な説明】 〈産業上の利用〉 本発明は衛星放送受信用等で用いる信頼性の優れた高周
波増幅素子に関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application> The present invention relates to a highly reliable high frequency amplification element used for satellite broadcast reception and the like.

〈従来の技術〉 GaAsショットキーゲート電界効果トランジスタ(G
aAs  MESFET)やGaAs/GaAlAsへ
テロ接合高易動度トランジスタ(HEMT)を中心とし
たm−v族化合物半導体電界効果トランジスタCFET
)は、高周波帯において低雑音で高利得であるため、近
年、衛星放送受信用の高周波受信機の初段の増幅素子と
して盛んに用いられている。
<Prior art> GaAs Schottky gate field effect transistor (G
aAs MESFET) and GaAs/GaAlAs heterojunction high-mobility transistor (HEMT) m-v compound semiconductor field effect transistor CFET
) has low noise and high gain in the high frequency band, so it has recently been widely used as the first stage amplification element of high frequency receivers for receiving satellite broadcasting.

GaAs  MESFETやHEMTにおいては、その
雑音性能、利得性能を高めるため、ゲート長の短縮、ゲ
ート幅の短縮が図られており、現在ではゲート長0.2
firnゲ一ト幅100 μm、のHEMTにおいて、
周波数L2GHzで雑音指数0.6dB利得12dBの
高性能が達成されている。
In order to improve the noise performance and gain performance of GaAs MESFETs and HEMTs, efforts are being made to shorten the gate length and gate width, and currently the gate length is 0.2.
In a HEMT with a firn gate width of 100 μm,
High performance with a noise figure of 0.6 dB and a gain of 12 dB has been achieved at a frequency of L2 GHz.

また従来では、FETの増幅動作時におけるゲートバイ
アス電圧の最適値は素子により異っていたが、最近では
FETの活性層の設計および作成技術の向上によシ、ゲ
ートバイアスがOVの状態でも高性能な増幅特性が得ら
れるようになった。
Furthermore, in the past, the optimal value of the gate bias voltage during FET amplification operation differed depending on the device, but recently, due to improvements in the design and fabrication technology of the FET active layer, even when the gate bias is OV, High-performance amplification characteristics can now be obtained.

一方、高周波受信機の雑音性能の向上させる別の方法と
して、高周波信号の入口であるアンテナと、初段の増幅
素子(FET)との間で発生する損失の低減が挙げられ
る。損失の低減には増幅素子(FET )t−できる限
シアンテナの近くに配置しアンテナと増幅素子との間の
伝送線路の長さを極めて短くすることが有効である。
On the other hand, another method for improving the noise performance of a high-frequency receiver is to reduce the loss that occurs between the antenna, which is the entrance of the high-frequency signal, and the first-stage amplification element (FET). In order to reduce the loss, it is effective to arrange the amplifying element (FET) as close to the antenna as possible and to make the length of the transmission line between the antenna and the amplifying element extremely short.

〈発明が解決しようとする課題〉 ところで、このように雑音性能と利得性能が極限にまで
高められたFETにおいては、別の問題が生じる。即ち
、この種のFETではゲート長が極限にまで短縮され、
ゲート幅も短くされているまた誤操作等によりゲート電
極(入力電極)に定格以上の電圧を印加した場合にも極
めて破損しやすいことである。
<Problem to be Solved by the Invention> By the way, another problem arises in the FET whose noise performance and gain performance are maximized in this way. In other words, in this type of FET, the gate length is extremely shortened,
The gate width is also shortened, and it is also extremely susceptible to damage if a voltage higher than the rated voltage is applied to the gate electrode (input electrode) due to erroneous operation or the like.

この種のFETではパッケージにマウントした状態や、
あるいはペアチップの状態で高周波回路基板に組みこ1
れるが、この組み込み工程においてサージ電圧が発生し
やす<、FETを破損することがある。またFETを筒
周波回路基板に組み込む前に高周波特性ないしは直流特
性を測定するが、この測定においても誤操作等によりF
ETのゲート電極に定格以上の電圧が印加されることが
あり、非常に破損しやすい。
This type of FET can be mounted in a package,
Alternatively, it can be assembled into a high frequency circuit board as a pair of chips.
However, surge voltage is likely to occur during this assembly process and may damage the FET. Furthermore, before incorporating the FET into a cylindrical frequency circuit board, the high frequency characteristics or DC characteristics are measured, but even during this measurement, due to incorrect operation etc.
A voltage higher than the rated voltage may be applied to the gate electrode of the ET, making it extremely susceptible to damage.

従って、雑音特性、利得特性上極めて好都合な上記の構
成のFETに対して、簡単な方法で、破損防止を行うこ
とが実現できれば、実用上極めて有効な高周波増幅素子
を与えることになる。
Therefore, if it is possible to prevent damage to the FET having the above-mentioned configuration, which is extremely favorable in terms of noise characteristics and gain characteristics, by a simple method, it will provide a practically extremely effective high-frequency amplification element.

本発明は上記の点に鑑みて創案されたものであり、入力
電極に瞬時的に印加されたサージ電圧によっても掘めて
破損しにくり、才た特性測定時の誤操作によっても極め
て破損しにくい、低雑音性、高利得性に優れた高周波増
幅素子を提供することを目的としている。
The present invention was devised in view of the above points, and is resistant to damage caused by surge voltage instantaneously applied to the input electrode, and extremely resistant to damage caused by erroneous operation during characteristic measurement. The object of the present invention is to provide a high-frequency amplification element with excellent low noise and high gain properties.

〈課題を解決するための手段〉 上記の目的を達成するため、この発明による高周波増幅
素子は、半導体層上にソース電極、ゲート電極、ドレイ
ン電極を設けた電界効果トランジスタと、外部よシ信号
を導入するための入力電極と、上記のゲート電極と入力
電極との間に設けられたキャパシタと、上記のゲート電
極とソース電極との間に設けられたインダクタとを備え
、上記の電界効果トランジスタ、入力端子、キャパシタ
及びインダクタをモノリシック化あるいは一つの筐体に
納めるように構成しておシ、また本発明の実施に際して
は、上記のキャパシタのインピーダンスの絶対値は、本
発明における高周波増幅素子を増幅動作させる周波数帯
において1000Ω以上になるがごとく設定するのが好
ましい。
<Means for Solving the Problems> In order to achieve the above object, a high frequency amplification element according to the present invention includes a field effect transistor in which a source electrode, a gate electrode, and a drain electrode are provided on a semiconductor layer, and an external input signal. The above field effect transistor, comprising an input electrode for introduction, a capacitor provided between the above gate electrode and the input electrode, and an inductor provided between the above gate electrode and the source electrode, The input terminal, the capacitor, and the inductor are configured to be monolithic or housed in one housing, and when implementing the present invention, the absolute value of the impedance of the capacitor described above is set to amplify the high frequency amplification element of the present invention. It is preferable to set the resistance to 1000Ω or more in the operating frequency band.

〈作用〉 上記キャパシタは、入力電極に何らかの原因で発生した
サージ電圧や、誤操作等による定格以上の電圧がゲート
電極に伝達されることを阻止すると同時に、入力電極に
入力された高周波信号電圧を良好にゲート電極へ伝達す
る8また上記インダクタは、ゲート電極とソース電極を
常に同電位に保つので、上記の電界効果トランジスタは
異常電圧の影響を受けることなく、極めて破損しにくい
高周波増幅素子が得られる。
<Function> The above capacitor prevents surge voltages generated at the input electrodes for some reason or voltages exceeding the rated voltage due to erroneous operation from being transmitted to the gate electrodes, and at the same time, it effectively controls the high-frequency signal voltage input to the input electrodes. In addition, since the inductor always keeps the gate electrode and the source electrode at the same potential, the field effect transistor described above is not affected by abnormal voltage, and a high frequency amplification element that is extremely difficult to damage can be obtained. .

〈実施例〉 以下に、この発明を図示の実施例により詳則に説明する
<Examples> The present invention will be explained in detail below using illustrated examples.

第1図は本発明の高周波増幅素子の一実施例を示す構成
図であシ、同図において1ばGaAs基板、2はソース
電極、3はゲート電極、4はドレイン電極、5は外部よ
シ高周波信号を導入するたカ めに設けられた入\電概、6は入力電極5とゲート電極
3との間に配されたキャパシタ、7はゲート電極3とソ
ース電極2との間に配されたインダクタである。
FIG. 1 is a configuration diagram showing one embodiment of the high frequency amplification element of the present invention, in which 1 is a GaAs substrate, 2 is a source electrode, 3 is a gate electrode, 4 is a drain electrode, and 5 is an externally A capacitor 6 is disposed between the input electrode 5 and the gate electrode 3, and a capacitor 7 is disposed between the gate electrode 3 and the source electrode 2. It is an inductor.

よシ具体的に説明すれば、GaAs基板1の上の領域8
の部分には、ノンドープGaAsエピタキシャル層と、
SiドープGaAlAsエピタキシャル層が形成されて
いて、2次元電子層(ZDEG層)が形成されている。
To be more specific, the region 8 on the GaAs substrate 1
In the part, a non-doped GaAs epitaxial layer,
A Si-doped GaAlAs epitaxial layer is formed, and a two-dimensional electronic layer (ZDEG layer) is formed.

ソース電極2とドレイン電極4は、このZDEG層と良
好にオーミック接合している。ゲート電極3の先端部分
と領域8の2DEG層とはショットキー接合によシ、電
気的に結合している。このショットキー接合部分は、ソ
ース電極2とドレイン電極4にはさ寸れるように配され
ているのでGaAs基板1上の領域8の部分には高電子
易動度電界効果トランジスタ(HEMT)が形成されて
いることになる。実施例のHEMTでは、高周波帯にお
ける雑音性能と利得性能全極限にまで高めるため、ソー
ス・ドレイン間隔全2μmとし、ゲート長を0.2μm
、ゲート幅を100μmとした。
The source electrode 2 and the drain electrode 4 are in good ohmic contact with this ZDEG layer. The tip portion of the gate electrode 3 and the 2DEG layer in the region 8 are electrically coupled through a Schottky junction. This Schottky junction is arranged so as to be sandwiched between the source electrode 2 and the drain electrode 4, so a high electron mobility field effect transistor (HEMT) is formed in the region 8 on the GaAs substrate 1. This means that it has been done. In the HEMT of this example, in order to improve the noise performance and gain performance in the high frequency band to the maximum, the total source-drain distance was set to 2 μm, and the gate length was set to 0.2 μm.
, the gate width was 100 μm.

このHEMTの飽和ドレイン電流(IDSS)は5mA
程度になるように設計され、またこのHEMTを高周波
動作させた場合に、ゲートバイアス電圧がOV、(即ち
ソースとゲートが同電位)であっても、充分良好な増幅
特性、雑音特性が得られるようチャネル層が設計されて
いる。
The saturated drain current (IDSS) of this HEMT is 5mA
Furthermore, when this HEMT is operated at high frequency, sufficiently good amplification characteristics and noise characteristics can be obtained even if the gate bias voltage is OV (that is, the source and gate are at the same potential). The channel layer is designed like this.

入力電極5とゲート電極3との間に配されたキャパシタ
6は、ゲート電極3の延長部分を上層メタルとし、入力
電極5の延長部分を下層メタルとして、それらの間に薄
い絶縁膜(例えばSiNx膜)を配して形成されている
。このキャパシタの容量値は、本増幅素子が増幅すべき
周波数帯でははとんど無視できるような小さいインピー
ダンスになるが、サージ電圧等の低周波(IM、Hz以
下二である確率が高い。)のノイズに対して、極めて大
きなインピーダンスになるように選ばれている。
A capacitor 6 disposed between the input electrode 5 and the gate electrode 3 has an upper metal layer extending from the gate electrode 3, a lower metal layer using the extended portion of the input electrode 5, and a thin insulating film (for example, SiNx) between them. membrane). The capacitance value of this capacitor is a small impedance that can be ignored in the frequency band to be amplified by this amplification element, but it has a high probability of being at low frequencies (IM, Hz or less) such as surge voltage. The impedance is selected to have an extremely high impedance against noise.

実施例の増幅素子においては12GHz帯で増幅動作さ
せるために、このキャパシタのインピーダンスの絶対値
が12GHz帯で充分小さくなるよう5pFに選んだ。
In order to carry out amplification operation in the 12 GHz band in the amplification element of the example, the absolute value of the impedance of this capacitor was selected to be 5 pF so that it would be sufficiently small in the 12 GHz band.

5pFのキャパシタの12GHzでのインピーダンスの
絶対値は約2.6Ωと計算されるので、はとんど無視で
きるが、例えばIMHzのサージ電圧に対しては、32
にΩの高インピーダンスとして働く。
The absolute value of the impedance of a 5pF capacitor at 12GHz is calculated to be approximately 2.6Ω, so it can be ignored for the most part, but for example, for an IMHz surge voltage, 32Ω
acts as a high impedance of Ω.

インダクタ7はゲート電極3の延長部分とソース電極2
の延長部分との間に配されたスパイラルによって構成さ
れている。このインダクタ7のインダクタンスの値は、
本増幅素子が増幅すべき周波数帯では、充分大きなイン
ピーダンスになるように選ばれている。実施例において
は12GHz帯の信号に対して充分高いインピーダンス
になるように、スパイラルインダクタのインダクタンス
i20OnHに設定した。200nHのインダクタのイ
ンピーダンスの絶対値は12GHz帯において約15に
Ωになるのでほぼ無限大と考えてよい。
The inductor 7 is an extension of the gate electrode 3 and the source electrode 2.
It consists of a spiral placed between the extension part of the The inductance value of this inductor 7 is
The impedance is selected to be sufficiently large in the frequency band to be amplified by this amplifying element. In the example, the inductance of the spiral inductor was set to i20OnH so as to have a sufficiently high impedance for signals in the 12 GHz band. The absolute value of the impedance of a 200 nH inductor is about 15 Ω in the 12 GHz band, so it can be considered almost infinite.

さて、上記のように構成された本実施例の高周波増幅素
子が通常のFE’TないしはHEMT同様に高利得性、
低雑音性に優れ、しかも、サージ電圧あるいは誤操作に
よって極めて破損しにくいことを以下に説明する。
Now, the high-frequency amplification element of this embodiment configured as described above has high gain performance like a normal FE'T or HEMT.
It will be explained below that it has excellent low noise characteristics and is extremely resistant to damage due to surge voltage or incorrect operation.

本増幅素子を動作させるために、入力電極5とソース電
極2とドレイン電極4とをポンディングワイヤ等によっ
て外部回路と接続する。また素子選別等の目的で測定機
器と各電極とをプローブ針によって接続してもよい。
In order to operate this amplification element, the input electrode 5, source electrode 2, and drain electrode 4 are connected to an external circuit by bonding wires or the like. Further, the measuring device and each electrode may be connected by probe needles for the purpose of element selection or the like.

まず、ソース電極2を接地し、ドレイン電極4に+3v
程度の直流電圧を印加する。次に入力電極5に高周波信
号を導入すればキャパシタ6は高周波信号に対してほと
んど無視できるほど低いインピーダンスであるので信号
は、はとんど無損失で入力電極5からゲース電極3に伝
えられる。ゲート電極3はインダクタ7によシソ−スミ
極2と同電位に係たれている。即ち通常のFETにおけ
るゲートバイアスOVの状態が常に実現されている。イ
ンダクタ7ば、本増幅素子の増幅すべき周波数帯におい
て充分高いインピーダンスとなるので、ゲート電極3に
導入された高周波信号は、インダクタ7からほとんど影
響を受けることなく、トランジスタ能動層(領域8)に
導かれる。従って本増幅素子の入力信号は通常のFET
と同様の増幅作用により増幅されてドレイン電極4から
出力され、しかも本増幅素子の領域80部分のFET(
ここではHEMT)が高性能であるので、本増幅素子の
性能も優れている。
First, the source electrode 2 is grounded, and the drain electrode 4 is connected to +3V.
Apply a DC voltage of approximately Next, when a high frequency signal is introduced into the input electrode 5, the signal is transmitted from the input electrode 5 to the gate electrode 3 with almost no loss, since the impedance of the capacitor 6 is so low that it can be ignored with respect to the high frequency signal. The gate electrode 3 is connected to the same potential as the half-circle electrode 2 by an inductor 7. That is, the state of gate bias OV in a normal FET is always realized. Since the inductor 7 has a sufficiently high impedance in the frequency band to be amplified by the present amplification element, the high frequency signal introduced into the gate electrode 3 is hardly affected by the inductor 7 and is transferred to the transistor active layer (region 8). be guided. Therefore, the input signal of this amplification element is a normal FET.
It is amplified by the same amplification effect and output from the drain electrode 4, and moreover, the FET (
Here, since the HEMT) has high performance, the performance of this amplification element is also excellent.

また、上記のように構成された本実施例の増幅素子にお
いて、仮にサージ電圧や誤操作等による定格以上の電圧
が入力電極5に導入された場合にも、キャパシタ6が高
インピーダンスとなシ、サージ電圧等がゲート電極3に
入力されることを阻止し、しかもインダクタ7が常にゲ
ート電極3とソース電極2を低周波的に同電位に保つの
で、トランジスタ能動層(領域8)はほとんどサージ電
圧等の影響にさらされることなく、本増幅素子は極めて
破損しにくい。
In addition, in the amplifying element of this embodiment configured as described above, even if a voltage higher than the rated voltage is introduced into the input electrode 5 due to a surge voltage or an erroneous operation, the capacitor 6 will not have a high impedance, and the surge will occur. Since the inductor 7 always keeps the gate electrode 3 and the source electrode 2 at the same potential at low frequencies, the transistor active layer (region 8) is almost free from surge voltage etc. This amplification element is extremely difficult to damage without being exposed to the effects of

第2図は、他の実施例を示す構成図である。FIG. 2 is a configuration diagram showing another embodiment.

第2図における本実施例と第1の実施例との異なる点は
、前記の入力電極5とキャパシタ6とインダクタ7が電
界効果トランジスタとモノリシックに形成されていない
ところにある。
The difference between this embodiment in FIG. 2 and the first embodiment is that the input electrode 5, capacitor 6, and inductor 7 are not monolithically formed with a field effect transistor.

第2図において、1はGaAs半導体基板であシ、この
GaAs基板1上にソース電極2、ゲート 電極3、ドレイン電極4を許けたFETチップが高周波
パッケージ(筐体)9の内部に納められている。パッケ
ージ9内に設けられた入力電極5はワイヤボンディング
によシ、チップキャパシタ6を介し、FETチップ上の
ゲート電極3に接続されている。またチップキャパシタ
6のゲート電極3側の電極は、チップインダクタ7を介
し、パッケージ9内の接地電極10にボンディングされ
ている。FETのソース電極2は直接、パッケージ9内
の接地電極10.11にボンディングされている。ドレ
イン電極4は直接パッケージ9内の出力電極12にボン
ディングされている。このような構成による高周波増幅
素子においても第1の実施例と同じ理由で、通常のFE
Tに対して全く遜色なく高利得性・低雑音性に優れ、し
かも極めて破損しにくい高周波増幅素子が得られる。
In FIG. 2, 1 is a GaAs semiconductor substrate, and an FET chip with a source electrode 2, a gate electrode 3, and a drain electrode 4 formed on the GaAs substrate 1 is housed inside a high-frequency package (casing) 9. There is. An input electrode 5 provided within a package 9 is connected to a gate electrode 3 on the FET chip via a chip capacitor 6 by wire bonding. Further, the electrode on the gate electrode 3 side of the chip capacitor 6 is bonded to a ground electrode 10 in the package 9 via the chip inductor 7. The source electrode 2 of the FET is directly bonded to a ground electrode 10.11 in the package 9. The drain electrode 4 is directly bonded to the output electrode 12 inside the package 9. For the same reason as in the first embodiment, a high frequency amplification element with such a configuration also uses a normal FE.
It is possible to obtain a high frequency amplification element that is completely comparable to T and has excellent high gain and low noise properties, and is extremely hard to break.

なお本実施例で用いたもののように、本高周波増幅素子
が動作する周波数帯において、キャパシタ6のインピー
ダンスの絶対値がほとんど無視できる値に、またインダ
クタ7のインピーダンスの絶対値がほとんど無限大とみ
なせる値に設定することが好ましいが、素子寸法等の制
限によって、キャパシタ6やインダクタ7の値が制限を
受ける場合には、キャパシタ6のインピーダンスの絶対
値が10Ωを越えなければ、またインダクタ7のインピ
ーダンスの絶対値が1000Ωを下回らなければ同様の
効果が期待できる。また、キャパシタ6はバイパスフィ
ルタとして作用しているので、サージ電圧等のノイズが
本増幅素子を動作させる周波数帯に比較的近い周波数で
頻繁に発生する場合には、キャパシタ6のインピーダン
スの絶対値を有限な値に設定する必要がある。
In addition, in the frequency band in which this high-frequency amplification element operates, such as the one used in this embodiment, the absolute value of the impedance of the capacitor 6 can be considered to be an almost negligible value, and the absolute value of the impedance of the inductor 7 can be considered to be almost infinite. However, if the values of the capacitor 6 and inductor 7 are limited due to restrictions such as element dimensions, the absolute value of the impedance of the capacitor 6 must not exceed 10Ω, and the impedance of the inductor 7 A similar effect can be expected if the absolute value of is not less than 1000Ω. In addition, since the capacitor 6 acts as a bypass filter, if noise such as surge voltage occurs frequently at a frequency relatively close to the frequency band in which this amplification element is operated, the absolute value of the impedance of the capacitor 6 should be Must be set to a finite value.

〈発明の効果〉 以上のように本発明によれば高周波において高利得性低
雑音性に優れたFETの、サージ電圧ないしは誤操作に
よシ、極めて破損しやすいという弱点を簡単な構成で克
服することができ、高性能でしかも信頼度の高い高周波
増幅素子を得ることが出来る。
<Effects of the Invention> As described above, according to the present invention, it is possible to overcome, with a simple configuration, the weakness of FETs, which are excellent in high gain and low noise at high frequencies, that they are extremely susceptible to damage due to surge voltage or erroneous operation. This makes it possible to obtain a high-performance and highly reliable high-frequency amplification element.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の高周波増幅素子の一実施例を示す構成
図、第2図は本発明の他の実施例を示す構成図である。 1・・・GaAs基板  2・・・ソース電極3・・・
ゲート電極   4・・・ドレイン電極5・・・人力電
極   、6・・・キャパシタ7・・・インダクタ  
  8・・・トランジスタ能動領域9・・・筐体 第1図
FIG. 1 is a block diagram showing one embodiment of the high frequency amplification element of the present invention, and FIG. 2 is a block diagram showing another embodiment of the present invention. 1...GaAs substrate 2...Source electrode 3...
Gate electrode 4...Drain electrode 5...Manual electrode, 6...Capacitor 7...Inductor
8... Transistor active area 9... Housing Figure 1

Claims (1)

【特許請求の範囲】 1、半導体層上にソース電極、ゲート電極、ドレイン電
極を設けた電界効果トランジスタと、外部より信号を導
入するための入力電極と、上記ゲート電極と入力電極と
の間に設けられたキャパシタと、 上記ゲート電極とソース電極との間に設けられたインダ
クタとを備え、 上記電界効果トランジスタ、入力電極、キャパシタ及び
インダクタをモノリシック化、ないしは一つの筐体に納
めるように構成してなることを特徴とする高周波増幅素
子。
[Claims] 1. A field effect transistor having a source electrode, a gate electrode, and a drain electrode provided on a semiconductor layer, an input electrode for introducing a signal from the outside, and between the gate electrode and the input electrode. and an inductor provided between the gate electrode and the source electrode, and the field effect transistor, the input electrode, the capacitor, and the inductor are configured to be monolithic or housed in one housing. A high frequency amplification element characterized by:
JP63316009A 1988-12-14 1988-12-14 High frequency amplifier Expired - Fee Related JP2994650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63316009A JP2994650B2 (en) 1988-12-14 1988-12-14 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63316009A JP2994650B2 (en) 1988-12-14 1988-12-14 High frequency amplifier

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP23222397A Division JPH10116841A (en) 1997-08-28 1997-08-28 High frequency amplification element

Publications (2)

Publication Number Publication Date
JPH02159736A true JPH02159736A (en) 1990-06-19
JP2994650B2 JP2994650B2 (en) 1999-12-27

Family

ID=18072232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63316009A Expired - Fee Related JP2994650B2 (en) 1988-12-14 1988-12-14 High frequency amplifier

Country Status (1)

Country Link
JP (1) JP2994650B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338950A (en) * 1993-08-23 1994-08-16 Itt Corporation Multiple port thin film capacitor
JPH08139107A (en) * 1994-11-11 1996-05-31 Nec Corp Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51120678U (en) * 1975-03-26 1976-09-30
JPS609172A (en) * 1983-06-29 1985-01-18 Fujitsu Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51120678U (en) * 1975-03-26 1976-09-30
JPS609172A (en) * 1983-06-29 1985-01-18 Fujitsu Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338950A (en) * 1993-08-23 1994-08-16 Itt Corporation Multiple port thin film capacitor
JPH08139107A (en) * 1994-11-11 1996-05-31 Nec Corp Semiconductor package

Also Published As

Publication number Publication date
JP2994650B2 (en) 1999-12-27

Similar Documents

Publication Publication Date Title
US5805023A (en) High frequency amplifier, receiver, and transmitter system
US20050239415A1 (en) High-frequency switch circuit and high-frequency transmitting/receiving apparatus
US20050116253A1 (en) Semiconductor device
US4390851A (en) Monolithic microwave amplifier having active impedance matching
US20080203478A1 (en) High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance
JP2643662B2 (en) High power field effect transistor amplifier
US4423388A (en) RF Amplifier circuit employing FET devices
JP3709770B2 (en) Semiconductor switch circuit and semiconductor device
US6838940B2 (en) High frequency power amplifier circuit
US6946934B2 (en) Transmission line and semiconductor integrated circuit device
US6366770B1 (en) High-frequency semiconductor device and radio transmitter/receiver device
US4908531A (en) Monolithic active isolator
JPH02159736A (en) High-frequency amplifier element
US8427248B2 (en) Stabilization network and a semiconductor device having the stabilization network
US7880549B1 (en) Transistor including intrinsic harmonic trap
US6982603B2 (en) Radio-frequency power amplification circuit having stabilization circuit
JP3412292B2 (en) Harmonic suppression circuit
JPH10116841A (en) High frequency amplification element
JP2737874B2 (en) Semiconductor line converter
JPS5860575A (en) Transistor
KR20000041721A (en) Low-noise amplifier integrated circuit
JP4017870B2 (en) Low noise amplifier
JPH06164266A (en) Microwave amplifier
JPH06104291A (en) Field effect-type semiconductor device
Kwon et al. A miniaturized W-band monolithic dual-gate InAlAs/InGaAs HEMT mixer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees