JPH0215381A - ラスタ操作実行方法、時間領域多重化方法および画像処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、概して画像処理に関し、特には画像メモリ内
でラスク操作を実行するための装置および方法に関する
ものである。

［従来の技術］ ラスク操作は、画像の四角形部分の操作を実行するため
に使用される。画像メモリ内の第１四角形領域（ソース
）および第２四角形領域（デスティネーション）は、相
互間でいかなるプール演算でも実行することができる。

プール演算の結果は、デスティネーション四角形領域に
位置付けられる。最も単純なラスク操作は、単にソース
画素をデスティネーション画素に置換することである。

これは通常、画素対画素を基にして実行される。各々の
画素にはアドレスが割り当てられており、読み込み画素
は、新しいアドレスに従って、デスティネーション領域
の新しいロケーションへ移行する。この様な移行は、通
常コピーと呼ばれている。

単純なコピーにはブロック転送処理が含まれる。ソース
・ロケーションの画素は、グループとして所望のデステ
ィネーション・ロケーションヘコビーされる。典型的な
ブロック転送は、画素対画素を基に実行される。このよ
うなコピーの結果、デイスプレィ画面上でのソース・ロ
ケーションからデスティネーション・ロケーションへと
画像が移動する。

さらに高度なラスク操作には、通常、移動した画素のプ
ール演算が含まれており、デスティネーション・ロケー
ションの画素はプール演算の結果を反映する。プール演
算により、コピーされた画像に所望の変更を加えること
ができる。周知の通り、プール演算は画素上で実行され
る論理演算である。プール演算は桁の切り上げや切り下
げを必要としないため、これらを必要とする算術演算（
加減乗除）と、対照的である。

従来のプール演算の一般例としては、画素のマージがあ
る。デスティネーション・ロケーションでの二つの画像
の合成は、画像マージのひとつである。１ビツトの画像
では、２つの画像は゛ＯＲ′演算を使用してマージされ
る。両画像のバックグラウンドが０′で、値゛１′の画
素によって画像内のオブジェクトが表されるとすれば、
論理゛ＯＲ′は、デスティネーション画像に両画像のす
べてのオブジェクトが含まれることになる。

論理演算゛ＯＲ′を使用したブロックコピー操作の一例
を第１図および第２図により説明する。ブロックコピー
される第１画像を含むソース１０２と、第２画像を含む
デスティネーション領域１０４で、論理演算゛ＯＲ′を
実行すると仮定する。ソースから、デスティネーション
へコピーを実行している間に、２領域１０２　、１０４
の論理和か実行され、その結果、デスティネーション領
域１０４に双方の画像が現される（第２図）。ソースと
デスティネーションの領域間で論理演算が実行されるよ
うなブロックコピー操作では、デスティネーション領域
が論理演算゛ＯＲ′のデータを提供するための第二ソー
スとして有効的に働くということが理解されるべきであ
る。

以下の文献には、−成約なラスク操作についての優れた
考察が述べられている。本願には、その全文が参考とし
て統合されている。

５ｅｃｔｉｏｎ　　５−６　　＃　Ｒａ５ｔｅｒ　　Ｍ
ｅｔｈｏｄｓ　　Ｆｏｒ　　Ｔｒａｎｓ−ｆｏｒｍａｔ
ｉｏｎｓ　　　：　Ｈｅａｒｎ、Ｄｏｎａｌｄ　　ａｎ
ｄ　　Ｍ、ＰａｕｌｉｎｅＢａｋｅｒ　　：　Ｃｏｍｐ
ｕｔｅｒ　Ｇｒａｐｈｉｃｓ、（Ｐｒｅｎｔｉｃｅ−Ｈ
ａｌｌＩｎｔｅｒｎａｔ、１ｏｎａ１．１９８６）（：
ｈａｐｔｅｒ　５　’　　Ｓｅｇｍｅｎｔｓ”　　：　
Ｈａｒｒｉｎｇｔｏｎ、５ｔｅｖｅｎ；Ｃｏｍｐｕｔｅ
ｒ　　Ｇｒａｐｈｉｃｓ−Ａ　　ｐｒｏｇｒａｍｍｉｎ
ｇ　　八ｐｐｒｏａｃｈ。

（ＭｃＧｒａｗ−１１＋１１　　Ｉｎｃ、、１９８３．
Ｉｎｔｅｒｎａｔｉｏｎａｌｓｔｕｄｅｎｔ　　Ｅｄｉ
ｔｉｏｎ） （：ｈａｐｔｅｒ　　５　　”　　ＣＣ１１ｐｐｉｎ　
　ａｎｄ　　ｆｆｉｎｄｏｗｉｎｇＣｈａｐｔｅｒ　　
１５“　Ｒａ５ｔｅｒ−Ｇｒａｐｈｉｃｓ　　Ｆｕｎｄ
ａｍｅｎｔａｌｓ”Ｃｈａｐｔｅｒ　　１９’　　Ｒａ
５ｔｅｒ　　Ｇｒａｐｈｉｃｓ　　ＳｙｓｔｅｒｍｓＣ
ｈａｐｔｅｒ　　１８“　Ｒａ５ｔｅｒ　Ｄｉｓｐｌａ
ｙ　Ｈａｒｄｗａｒｅ　　　；　Ｎｅｗｍａｎ、Ｗｉｌ
ｌｉａｍ　　Ｍ、ａｎｄ　　Ｒｏｂｅｒｔ　　Ｆ、５ｐ
ｒｏｕｌｌ　　：Ｐｒ１ｎｃｉｐＪｓ　　ｏｆ　　Ｉｒ
＋ｔｅｒａｃｔｉｖｅ　　Ｃｏｍｐｕｔｅｒ　　Ｇｒａ
ｐｈｉｃｓ（ＭｃＧｒａｗ−１１ｉ１１　　Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ’　、Ｂｏｏｋ　　Ｃｏｍｐａｎｙ。

１９８１．Ｉｎｔｅｒｎａｔｉｏｎａｌ　　５ｔｕｄｅ
ｎｔ　　Ｅｄｉｔｉｏｎ）［発明の概要Ｊ 本発明は、画像メモリ（デイスプレィ・メモリおよびも
しあればノンデイスプレィまたはオフスクリーン・メモ
リを含む）内で、ラスク操作ブロック転送機能を実行す
るための新しくかつ効率的なシステムおよび方法を具え
るものである。種々の実施例において、操作には単純コ
ピー、すベテノプール関数（０１１，ＡＮＤ、　ＩＮＶ
ＥｌｌＴ、Ｎｏ　０Ｉ’ＥＲＡＴＩＯＮ。

ＸＯＲおよびこれらのホ■み合わせを含むが、この限り
ではない）、すべての算術関数（ＡＤＤ、５ＩＩＢＴＲ
ＡＣＴ、　ＭｔｌＬＴＩＰＬＹ、ＤＩＶＩＤＥおよびこ
れらの組み合わせを含むが、この限りではない）、平面
スワツピングおよび／またはマスク・コピーをｊ画用す
ることができる。

画素対画素のアプローチとは反対に、ソースとデスティ
ネーション（領域またはアドレス）間のパッチ・アプロ
ーチが使用される。パッチ・アプローチは、画素か、一
つのメモリサイクルの（予め還択された隣接画像の四角
形領域の）画素の２次元パッチの画像（フレーム）メモ
リからアクセスされるという事実と関連している。

パッチ・アクセス・システムおよび方法には、画像デー
タを大きなグループ（例えば、２ｏ画素のパッチ）で処
理できるという利点がある。従って、画像の処理、表示
および保存のスピードを著しく速めることができる。例
えば、８ピツ］・画素５×４の配列により定義されるパ
ッチをアクセスする場合、フレーム・メモリは、同時に
１６０ビツトの読み込みおよび書き込みを実行すること
ができる。すなわち、画素データバスのバンド幅を画素
アクセスシステム（すなわち、画素は８ビツトにより定
義される）の２０倍に増加することができる。さらに、
５×４パッチ構造は、１２８０ｘ　１０２４画素の標準
的な高解像度グラフィック・デイスプレィ・モニタに良
好に適合する。５×４パッチの画素データ構造はスクリ
ーン・リフレッシュ・メモリが、Ｘ、Ｙの両方向にそれ
ぞれ正確に２５６パッチ（および指定可能ロケーション
）を持っていることを意味している。画像メモリと関連
デイスプレィモニタのアドレス指定が同次元である事は
、概念上多くの操作を簡易化し、実行速度を高める。

パッチ・アクセス処理の欠点は、このシステムがスピー
ドと概念上の簡易性を得た一方で粒状度（ｇｒａ旧＋１
ａｒｉｔｙ）を損失したことにある。すなわち、１パッ
チより小さいデータグループの操作、およびパッチ境界
内に定義されていない画像領域での作業が難しくなった
ということである。

本発明のシステムおよび方法は、１画素までの粒状度の
画像を操作し、グループの画素データをパッチ境界内に
定義されていない領域間でコピーするという点て、パッ
チ・アクセス・プロセッサの能力を著しく改善した。

本発明者らは、多くの重要な画像処理を１画素の粒状度
およびアドレス指定能力で実行可能とし、パッチ・アク
セス処理の全ての利点を得るようなシステム・アーキテ
クチャと操作方法を発明した。さらに、零発／各らは、
ビット・ポジションを同じ画素内で交換および／または
異なる画素間でスワップさせることによって、画素デー
タをビット平面内のいたる所で処理するシステムおよび
方法を確立することにより、従来の画素粒状度の限界と
いう概念を超越した。

［実施例］ 以下、図面を参照し、次の目次に従った順序で本発明の
詳細な説明する。

（目次） ■概要 １１　　本発明のシステムおよび方法の好適実施例ａ）
システム環境 ｂ）画像データ形式 Ｃ）操作の概略 ｄ）入力パッチ・レジスタ ｅ）シフトおよびマージ操作の目的 ｆ）Ｘシフトおよびマージ ｇ）時間領域の多重化（Ｔｉｍｅ　Ｄｏｍａｉｎ　Ｍｕ
ｌｔｉｐｌｅ：ＩＩ ＩＶ ■ ｘｉｎｇ） ｈ）Ｙシフト ｉ）ライン・ストレージＲＡＭ ｊ）論理装置 ｋ）出力マルチプレクサ １）出力パッチ・レジスタ ｍ）書ぎ込み（ライト）マスク ｎ）ベージ・モード・アドレッシング ０）シフト計算 平面スワツピングおよびビット・ポジション処理 変形と強調 結論 ■概要 広義的に、本システムおよび方法は、画像記憶装置とは
別に、シフト論理および非表示１’ｌＡＭ領域を採用し
ている。シフト論理は、コピーする画像のパッチのシフ
トおよび水平マージに使用される。非表示ＲＡＭ領域（
ライン・ストレージＲＡＭ　）は、垂直マージおよび画
像記憶装置のデスティネーション・ロケーションにコピ
ーする画像の全ラインを一時的に保存するために使用さ
れる。

保存された画像を画像記憶装置の画像のデスティネーシ
ョン・ロケーションに合成するため、論理ユニットもま
た使用されている。特定のプール関数または算術関数を
使用することにより、画像記憶装置に記憶されている一
つ以上の画像領域を、同時に処理することができる。

！ｉ　末完　のシステムおよび　法の好適実施例第３図
は、本発明のシステムおよび方法の好適実施例を示す概
要ブロック図である。

ａ）システム環境 第３図に示すように、画像メモリ３０２は、ビデオ・デ
イスプレィ装置（不図示）の画素ロケーションに相当す
る２次元メモリ・ロケーション・フォーマットに従って
、画素単位でビデオ画像を記憶している。画像メモリ３
０２は、ダイナミックＲＡＭのようなランダム・アクセ
ス記憶装置を使用することにより、いかなる設計も可能
である。好適には、画像記憶装置は、日本の日立社のｍ
ｏｄｅ１５３４６２　ＶＲＡＭ（ＯようなビデオＲＡＭ
　（ＶＲＡＭ）　ヲ使用した従来の設計のものである。

本実施例のシステムで使用している画像メモリは、非選
択平面をマスキングしながら、選択した画像平面の部分
集合を書き込む能力を持っている（すなわち、各画素を
定義するビットの部分集合を書き込む）。さらに、メモ
リは、Ｘ方向のＶＲＡＭのページ・モード・アクセスを
実行できるようになっているのが好ましい０画像メモリ
としては、英国、５　Ｐｅｎｒｈｙｎ　Ｒｏａｄ。

Ｋｉｎｇｓｔｏｎ　ｕｐｏｎ　Ｔｈａｍｅｓ、　５ｕｒ
ｒｅｙ　ＫＴＩ　２ＢＴにあるＤｕ　Ｐｏｎｔ　Ｐｉｘ
ｅｌ　Ｓｙｓｔｅｍｓ　Ｌｉｍ１ｔｅｄ　　（旧名ｂｅ
ｎｃｈ−Ｍａｒｋ　　Ｔｅｃｈｎｏｌｏｇｉｅｓ　　Ｌ
ｉｍ１ｔｅｄ　　）　　製のＤｕ　　ＰｏｎｔＰｉｘｅ
ｌ　Ｓｙｓｔｅｍｓ　ｂＦｓ　Ｆｒａｍｅｓｔｏｒｅを
好ましく用いることかできる。これら実施例で使用する
装置は代表に過ぎず、既存あるいは今後開発されるすべ
ての適合性のあるＲＡＭ装置が、本発明に適用できると
いうことが理解されなければならない。

ビデオ・デイスプレィ装置（図には示されていない）は
、画像メモリ３０２に記憶されたビデオ画像を表示する
。本実施例のビデオ・デイスプレィ装置は、日本の東京
にあるソニー社製のｍｏｄｅｌＧＴＭ　１９０１−２２
のような高解像度ラスク走査ビデオ・モニタである。こ
のモニタは、横方向（行）１２８０画素、縦方向（カラ
ム）　１０２４画素の２次元ビデオ画像を表示するもの
であり、本発明の実施例に適合する。既存あるいは今後
開発されるすべての適合性のあるデイスプレィ装置も本
発明に適用できる。

画像メモリ３０２は、出力ボート３０４を備えており、
データ・バス３０６と接続している。画像メモリ３０２
は、アドレス／コントロールバス３１０により供給され
るプロセッサ３０８からのアドレス信号に応答して、隣
接メモリ・ロケーションに記憶されている画素をデータ
・バス３０６に出力する。プロセッサ３０８は以下に説
明する本発明の様々な段階（ブロック）の処理を制御す
る。本実施例では、プロセッサ３０８は、ビット・スラ
イス・グラフィックス・プロセッサで、本発明の様々な
段階を命令マイクロコードを使用して制御する。

プロセッサとしては、Ｄｕ　Ｐｏｎｔ　Ｐｉｘｅｌ　Ｓ
ｙｓｔｅｍｓＬｉｍｉｔｅｄ　、　　（英国、５　Ｐｅ
ｎｒｈｙｎ　Ｒｏａｄ、にｉｎｇｓｔｏｎ　ｕｐｏｎＴ
ｈａｍｅｓ、　５ｕｒｒｅｙ　ＫＴＩ　２ＢＴ）のＤｕ
Ｐｏｎｔ　ＰｉｘｅｌＳｙｓｔｅｍｓ　ＧＩＰを好まし
く用いることができるが、本発明がその他のプロセッサ
も適用可能とすることを理解されたい。

ｂ）画像データ形式 本発明の一形態では、画素データを出力、操作、処理お
よび供給するために、パッチ処理を使用している。パッ
チは、画像メモリ３０２に記憶されている画像の隣接す
る画素の１グループである。パッチの最少単位は、２行
２列の４画素から成る正方形である。最大パッチは、デ
イスプレィ装置のデイスプレィ・フレームを形成してい
る画素の総数となる。

木実施例で使用しているパッチは、第４図に示すような
横５画素、縦４画素の長方形である。従って、本例のパ
ッチは、隣接する２００画素形成されている。各画素に
はビット番号が指定されており、データワードを構成し
ている。画素に指定されたデータワードには、ディジタ
ル語で表現可能なディジタル状態番号で定義された連続
体（パレット）の画素の色、彩度などの指定情報が含ま
れている。木実施例では、画像メモリ３０２に記憶され
た各画素ワードは、８ビツトである。しかしワードのサ
イズは、内容の範囲および／または画素の記憶に必要な
一定の機能／条件により、１以上のいかなるビット数に
もなり得ることが理解されなければならない。従りて、
本例の５×４画素のパッチには１６０ビツトのデータが
含まれていることが分かるはずである（５画素×４画素
×８ビット）。

本例のパッチ構造は、第４図を参照すると理解しやすい
。第４図は、１１０４，４０６．４０８，４１０，４１
２，４１４゜１４８．４１８の８平面から成る５×４パ
ッチ（包括して参照番号４０２で表される）を示してい
る。各平面は、パッチ４０２に定義されている２００画
素１ビツトの深さのスライスである。本例のパッチ４０
２は、各画素の定義に８ビツトを使用するため、各パッ
チは８平而から成っている。仮に、各画素を１ビツトで
定義するとすれば、パッチは】平面した持たないという
ことになる。通常、１パッチは、その画素を定義してい
るビット数と同数の平面から成っている。このため、パ
ッチの各平面を、平面またはパッチ平面と呼ぶことにす
る。

第４図はまたパッチおよびパッチ平面の画素データの番
号構成を示している。第４図から、定義されたパッチは
４行５列であることが分かるであろう。パッチおよびパ
ッチ平面内の画素ポジションには、０（左下）から１９
（右上）までの番号が付けられている。これらの番号は
、本書の参照番号として使用される。例えば、パッチ平
面のビット７とは、（概念上）下から２行目、左から３
列目の位置にあるビットを示している。ビットの番号構
成は、本書の２０ビツト・パッチ平面データ・バスにも
同棟に供給されるものとする。

また、本書では、パッチ平面の行と列とが定義されてい
る。パッチ平面の第１行（行１）は、０．１，２，３．
４のデータ・ポジションから成ると定義される。第２行
（行２）は、５．６゜７．８．９のデータ・ポジション
から成ると定義される。第３行（行３）は、データ・ポ
ジション！０，１１，１２．１３．１４から、第４行（
行４）は、１５，１６゜１７、ｉｌｌ、１９から成ると
定義される。パッチ平面の第１列（列１）は、０．　５
．１０．１５のデータ・ポジションから成っている。第
２列（列２）は、１゜６、１１．１６のデータ・ポジシ
ョンから成っている。第３列（列３）は、２．　７．１
２．１７のデータ・ポジションから成っている。第４列
（列４）は、３．８．１３．１８のデータ・ポジション
から成っている。第５列（列５）は、４，９，１４゜ｌ
９のデータ・ポジションから成っている。

上記内容から、ビデオ・デイスプレィ画面および画像メ
モリは、５×４パッチ（またはその他の与えられたパッ
チ次元）の複数の水平行から形成されたものとして概念
化することができる。同様に、すべての四角形画像領域
は、これらのパッチの水平行から形成されていると概念
化できる。

本書では、パッチの行は“ライン”または゛パッチ行°
゛として呼ぶことにする。この定義は、゛°ライン“　
（上記で定義したパッチの行）と、以降単に゛°行゛°
と呼ぶパッチ内の画素の行（またはパッチ平面のビット
群）との相違を明確にするためのものである。本書で使
用される゛カラム”という語は、パッチ内の画素の列（
またはパッチ平面のビット群）を意味する。

また、本書では、画像を形成しているすべてのパッチの
１ビツトの深さのスライスを、画像平面と呼ぶことにす
る。

Ｃ）操作の概略 本装置および方法の実施例では、画素データのパッチは
、グラフィックス・プロセッサ３０８により供給される
アドレスおよびコントロールデータに応じて画像メモリ
３０２からアクセスされる。入力パッチ・レジスタ３１
２へは、１回に１パッチずつロードされる。入力パッチ
・レジスタは選択された各パッチの平面を、Ｘシフトお
よびマージ論理回路３１４および論理ユニット３１７の
１入力端子へ出力する。Ｘシフトおよびマージ回路内で
は、パッチ・データの平面は、Ｘ方向に所望の数値だけ
シフトされ、次に、水平に隣接したパッチのデータ平面
とマージされる。

Ｘシフトされたパッチ平面は、Ｘシフトおよびマージ論
理回路からＹシフトブロック３１１ｉ−＼転送される。

Ｙシフト論理回路は、パッチ平面をＹ方向に所望の行数
だけシフトするが、マージは実行しない。ＸおよびＹシ
フトされたパッチ平面は、次に中間ＲＡＭ　　（すなわ
ちライン・ストレージＲＡＭ３１８）に保存される。ラ
イン・ストレージＲＡＭには２つの目的に使用される。

第１Ｘ−目的は、現行および既存の入力パッチ平面の行
から選択された画素の行をマージして、完全な出力パッ
チ平面を作成することである。第２目的は、ページ・モ
ードの画像メモリ３０２がデータを直接読み込むことが
できるよう、完全にシフトおよびマージされたパッチ平
面の全ラインを記憶することである。

ライン・ストレージＲＡＭから、新しく作成されたパッ
チ平面が論理ユニット３１７に転送される。

論理ユニットは、新しく作成されたパッチ平面とデステ
ィネーション・パッチ・データ（平面の一つが論理ユニ
ット入力端子に適切に準備されているもの）との間で、
プール演算を実行する。論理ユニット３１７からは、パ
ッチ平面にいくつかの処理が行われる。第１に、パッチ
平面は、グラフィックス・プロセッサ３０８の書き込み
マヌク・レジスタ３２０を起動させるのに用いることが
できる。第２に、各平面は、２　：　Ｉ　Ｍ［１，Ｘ　
３２４の操作を通じて第２データ・バス３２２のもう一
つのラスク操作プロセッサからの平面と置換することか
てぎる。２つの３状態バッファ３２６，３２８は、他の
ラスク操作プロセッサと現システムとの間のマスク・デ
ータの流れを制御する。最後に、平面は２：ＩＭＩＸを
通じて出力レジスタ３３０に転送され、すぐに画像メモ
リに書き込まれる。この処理はコピーするパッチ平面が
残っている限り繰り返される。

できれば、完全なソース四角形が、−度に一つの（非Ｔ
ＤＭ　）または二つの（ＴＤＭ　）画像平面の処理によ
って処理され、次の画像平面の処理に戻るのが望ましい
。表示破壊作用を低減するためには、最も重要な画像平
面を最初に処理するのが好ましい。本装置および方法に
おいて、最も重要という用語は、表示画像の完全性に最
も影晋を与える画像平面を意味している。通常、最も重
要な画像平面は、各画像パッチ内の高配列ビットの画素
を占めている。

明確化のため、本装置を以降Ｂ１ｆｔ　（ブロック転送
）プロセッサと呼ぶことにする。

ｄ）入力パッチ・レジスタ 入力パッチ・レジスタの目的は、各々の完全なパッチに
関連する１６０ピッ１−のデータを集積し、Ｂ１１ｔプ
ロセツサに処理する一つの平面（すなわち２０ビット、
１画素１ビツト）を選択させることである。本実施例で
は、完全なデスティネーション（転送先）画像データが
作成されるまで、−度に一つ（非ＴＤＭ）または二つ（
ＴＤＭ　）の平面上で、ラスク操作が実行される。この
処理を達成するために、入力パッチ・レジスタ３１２は
完全す１６０ビツト・パッチを保存し、グラフィクス・
プロセッサ３０８からの制御データに応じて選択された
処理平面を出力する。

入力パッチ・１７ジスタ（第９図）は、８個の２０ピツ
［・・１．ノジスタ９０２．９０４．９０６，９０８，
９１０，９１２，９１４゜９１６から成っており、各レ
ジスタは、可逆データ・バス３０６上のパッチ・データ
の１平面を受信する。レジスタを起動したい場合は、グ
ラフィックス・プロセッサ３０８が論理回路ゲート９２
２に接続する入力レジスタロートイネーブル１ライン９
１（左下）に出力を行う。これにより、プロセッサ・ク
ロック１ｏｏｏ　（ライン９２０上）が、可逆データ・
バス３０６からの１６０ビツト・パッチを持つ入力レジ
スタを起動する。プロセッサ・クロック１０００は、グ
ラフィック・プロセッサ３０８により生成され、画像メ
モリ・データバス３０６に接続する画像メモリ３０２か
らパッチが出力されるごとに１回循環する。第９図に示
すように、画像メモリ・データ・バス３０６の全１８０
ビツトのパッチは、人力レジスタに平行にロードされる
。パッチ・データがレジスタにロードされると、Ｂ１１
ｔプロセツサの操作が開始可能となる。

ＰＡＬ　９２４　は、人力レジスタの出力使用可能ライ
ンの制御を行い、Ｂａ１ｔプロセツサにより処理される
平面を制御している。８平面（２０ビツト）のどの平面
を出力するのかを選択するために、ＰＡＬは、８木のコ
ントロールラインを使用する。これらのラインは、グラ
フィックス・プロセッサ３０８により生成されるのが望
ましい。これらは、以下のラインから構成されている。

すなわち、３木の入力０レジスタ・フェーズ１大力平面
選択ライン９２６　　（ＰＡＬ　９２４　にＴＤＭ　Ｂ
１１ｊプロセッサ操作の第１第図フェーズに与える平面
を選択させるためのもの）、３木のフェーズ２大力平面
遭択ライン９２８（ＰＡＬ　９２４　にＴＤＭラスタ操
作の第２フエーズに与える平面を選択させるためのもの
）、ＰＡｌ、にシングル・フェーズ（非ＴＤＭ　）と、
デュアル・フェーズ（ＴＤＭ　）どのどちらが実行され
るのかを伝達するデュアル１ライン９３０　　：　ＰＡ
Ｌ　９２４　にフェーズ１とフェーズ２の平面選択人力
を正確に選択させるためＴＤＭのどのフェーズを実行さ
せるのかを伝達するフェーズ１″ライン９３２である。

プロセッサ・クロック１０００のタイミング、すなわち
フェーズ１１侶号１００６は第１０図に示されている。

非ＴＤＭ（１平面）操作では、デュアル“ライン９３０
は常にハイ、フェーズビラインは常にローとなっている
。これによりＰＡＬ　９２４は、常にフェーズ１平面選
択人力に指定された平面を選択する。

ＴＤＭ　操作では、フェーズ１″ラインが循環している
間デュアル１ライン９３０は常にローとなっている。こ
れによりＰＡＬ　９２４はフェーズ１゛信号１００６（
ライン９３２）がローのときはフェーズ１平而選択人力
により指定された平面を選択し、フェーズ１゛信号がハ
イのときは、フェーズ２平面選択人力により指定された
平面を選択する。

入力レジスタ・ロードイネーブル′信号ラインがローの
とき、パッチ平面は対応するレジスタに記録される。選
択されたパッチ平面のレジスタはＰＡＬ　９２４により
出力可能となり、ｌＡ埋が実行される。

ｅ）シフトとマージの目的 画素を、パッチ・アクセス画像メモリ３０２（本好適実
施例の画像メモリ）のラスク操作ブロック転送で配列す
るためには、２方向（ＸおよびＹ）へのシフトおよびマ
ージが実行可能でなければならない。パッチ・アクセス
・プロセッサでは、画素は２次元パッチの一部として画
像メモリからアクセスされる。ラスク操作では画素の操
作が必要なため、ソース・パッチは、ソース画素が要求
されたデスティネーション画素に対応できるよう２次元
でシフト可能でなければならない。また、シフト操作に
より出力画素は正確なボジシミンに移動するが、シフト
により作成された出力パッチは、パッチ内の画素がすべ
て同じデスティネーション・パッチに属すとは限らない
ため、直接画像メモリに書き込むことができない。従っ
て、画像メモリに保存できるパッチを作成するために、
シフトしたパッチのマージが必要となる。

シフトおよびマージ操作の必要性は、第５図を参照する
と理解しやすい。この図は、４つのパッチ（５０２，５
０４，５０６，５０８）から成る画像メモリ３０２のソ
ース区域を示している。各パッチは、５×、４配列の画
素データを持っている。パッチ境界上にはない（太線で
囲まれた）画素データ・グループ５１０を、デスティネ
ーション領域５１２のパッチにコピーすると仮定する。

典型的なパッチ・アクセス・プロセッサ内の画像メモリ
は、パッチ境界の粒状度までしか指定可能ではないため
、プログラマは問題に遭遇する。

この問題の解決方法の一つは、４つのパッチ５０２．５
０４，５０６．５０８の全データを読み込み、セクショ
ン５１０のデータを持つ新しいパッチにマージすること
である。マージされたデータは、可逆バス３０６を通じ
て画像メモリ３０２のデスティネーション領域５１２に
書き込まれる。ｎｔｔｔプロセッサはページ・モードで
シフトおよびマージを実行（すなわち−度にパッチの一
行を処Ｉ！りするため、全体の操作時間が短縮される。

本例のシフト論理回路は、すべて５×４パッチを処理す
るよう設計されている。従って、特記事項がない限り、
読者は５Ｘ４パッチまたはパッチ平面が処理されている
と仮定されたい。

ｆ）Ｘシフトおよびマージ Ｘシフトおよびマージ論理回路３１４は、第６図を参照
すると理解しやすい。第６図に示すように、Ｘシフトお
よびマージ論理回路は、４つの５ビツト・バレル・シフ
タ６０２．６０４．６０６．６０８を備えている。各バ
レル・シフタは、各パッチ・プレーンの完全な１行を処
理する。既述したように、Ｂ１１ｔプロセツサは一回に
つきパッチ・データの１平面のシフトおよびマージを実
行する。従って、５×４パッチ平面の各行には、５ビツ
トの情報が含まれている。第１第図のバレル・シフター
６０８は、パッチ・レジスタ３１２から出力された０か
ら４まで（行１）のビットを受信する。第２のバレル・
シフタ６０６は、５から９まで（行２）のビットを受信
する。第３のバレル・シフタ［ｔ０４は、１０から１４
まで（行３）のビットを受信する。第４のバレル・シフ
タ６０２は、１５から１９まで（行４）のビットを受信
する。バレル・シフタは、５ビツトＸシフト制御パス６
１０上のデータに基づいて、パッチ・データの行を順番
に左または右へ該当数分シフトする。デコーダＰＡＬ　
６３２は、このデータをバレル・シフタが使用する３ビ
ツトのシフト制御データにデコードする。各バレル・シ
フタのシフト制御入力端子は、デコーダから出力される
３ライン６３４を受信する。デコーダＰＡＬ　６３２に
ついては後述する。

Ｘシフト・データの各行は、バレル・シフタから４つの
５ビツト・レジスタ６１２，６１４，６１ｆｉ、６１８
の一つにクロックに同期して記録される。各バレル・シ
フタ６０２，８０４．ＢＯＢ、８０８は、シフトデータ
を受信する５ビツト・レジスタ６１２，６１４，６１６
，６１８の一つと対応している。

５ビツト・レジスタへのデータの記録は、ライン６２０
上のグローバル・Ｂ１１ｔクロック１００４により制御
される。Ｂ１１ｔクロック１００４　（第１０図）は、
概してＢ１１ｔプロセツサの動作を制御している。プロ
セッサ・クロック１０００が循環するごとに、新しいデ
ータ・パッチが入力パッチ・レジスタ３１２に記録され
る。Ｂ１１ｔクロック１００４が循環するごとに、パッ
チの選択された平面が入力パッチ・レジスタからクロッ
ク同期して出力される。　Ｂ１ｆｔクロックは、これと
同様に他の機能も制御している。

（以下余白） データの第１平面が５ビツト・レジスタに記録されると
（プロセッサは一回に１平面のみを操作する。）、次の
水平にｌｌ接したパッチからの新しいデータ平面がバレ
ル・シフタにより処理され、５ビツト・レジスタに記録
される。各Ｂ１１ｔクロックの循環の最後に、５つの４
ビット２：１マルチプレクサ（ＭＩＸ）６２２，６２４
．６２８，６２８，６３０の入力端子に８ビツトデータ
が転送される。各ＭＩＸは、各パッチ平面の５列データ
の一つを処理する。明確化のため、５ビツト・レジスタ
に既に保存されたデータを前パッチ平面、レジスタの入
力端子にあるデータを現パッチ平面と呼ぶことにする。

各マルチプレクサは、前パッチ平面から１列を、現パッ
チ平面から対応する列を受信する。Ｘシフトコントロー
ルバス６１０のデータ制御に従って、２：１ＭＩＸ群は
、前パッチ平面と現パッチ平面とをマージする。コント
ロールバスの各ビット６１０　（０）。

６１０（１）　、８１０（２）　、６１０　（３）　、
６１０（４）が、直接−つのＭＩＸを制御する。

ＸＭのマージ操作を例示する。以下に示す例つの隣接す
る画素データのパッチ の１−１の２ を、３ボジシヨ 例１−１ 第１パッチ 八１５−Ａ１６−Ａ１７−＾１Ｂ−Ａ１９Ａ１０−Ａｌ
ｌ−へ１２−Δ１３−Δ１４八〇５−八０６−ＡＯ７−
へ〇８−八〇９八０Ｏ−ＡＯＩ−Δ０２−へ〇３−八〇
４バレル・シフターを通過 のようになる： ン左にシフトすると仮定する。

第２パッチ ８１５−ＢＩＢ−８１７−８１８−８１９８０５−８０
６−ＢＯ７−８０８−ＢＯ９した後のパッチは、以下 前パッチ へ１８−八１９−Ａ１５−Ａ１６−Ａ１７Ａ１３−へ１
４−ＡＩＯ−八１１−八１２Ａ０８−へ〇９−八〇５−
八０８−ＡＯ７Ａ０３−Ａ０４−ＡＯＯ−へ０ｌ−ＡＯ
２現パッチ Ｂ１８−８１９−８１５−Ｂ１６−８１７Ｂ１３−８１
４−ＢＩＯ−Ｂｌｌ−８１２８０８−８０９−ＢＯ５−
ＢＯ６−ＢＯ７８０３−８０４−ＢＯＯ−ＢＯＩ−８０
２Ｘシフトおよびマージ論理回路は、 以下に示すよ うな新しいパッチを作成する： Ａ１８−Ａ１９−８１５−８１６−８１７Ａ１３−Ａ１
４−８１０−Ｂｌｌ−８１２八〇８−へ〇９二ＢＯ５−
ＢＯ６−８０７八０３−Ａ０４−ＢＯＯ−ＢＯＩ−ＢＯ
２上記の例では、５つの４ビット２：１マルチプレクサ
の２つ（本例では６２２，６２４　）が、前パッチ平面
の最初の２列を選択し、それらを残りの３つのマルチプ
レクサ６２６，６２８，６３０により選択された現パッ
チ平面の最後の３列とマージしている。

度設定されると、マルチプレクサ・プログラミングはす
べてのラスタ（ブロック・コピー）操作を確実に実行す
る。

デコーダＰへＬ６３２のプログラミングにつし１て説明
する。上記の例から、バレル・シフタ６０２，６０４゜
６０６．６０８，６１０は、ＭＩＩＸ　６２２，６２４
，８２６，８２８，６３０　と相互に関連して処理を実
行していることがわかる。

例えば、前パッチ平面がＮポジション左にシフトしたと
すれば、ＭｔｌＸは前（保存された）パッチ平面の最初
の５−Ｎ列と、バレル・シフタによりシフトされた現（
保存されていない）パッチ平面の最後のＮ列を選択しな
ければならない。

この方式は、逆の場合も同様である。前パッチ平面の最
初の５−Ｎ列と、現パッチ平面の最後のＮ列の選択は、
５ビツトＸシフト制御データが５つの２　：　Ｉ　ＭＵ
Ｘ　６２２．ｌ１２４．６２８，６２８．６３０の入力
端子を制御することにより実行される。デコーダＰＡＬ
６３２は、３ビツトのバレル・シフタ制御データが順番
にＮの循環シフトを実行するようプログラムされている
。Ｘシフト・レジスタ制御ライン６１０上の論理値１の
宣言（ａｓｓｅｒｔ）によって各ＭＩＸの現入力端子が
選択されるならば、デコーダＰＡＬ　６２３は、バレル
・シフタにＮと同数分のシフトをさせるために、車にＸ
シフト・レジスタ制御ライン６１０の１の数を３ビツト
の２進数に変換すれば良いのである。

本実施例では、Ｙシフトが上下に８動するのに対し、Ｘ
シフトは左穆動のみとなっている。Ｙの上下移動は、ソ
ースとデスティネーションの四角形を重ね合せるために
必要である。すなわち、デスティネーションがソースの
ボトムと重なっている場合は、デスティネーションに転
送する前にソースのトップがボトムに来るようにコピー
しなければならない。Ｘ方向の場合は、Ｂ１ｆｔ　ＲＡ
Ｍにより問題は生じない。これは、行が常にデスティネ
−ジョンに書き込まれる前に処理されるからである。本
実施例ではＸシフトを左移動のみとしたが、右移動も簡
単に実行できるということを理解されたい。Ｘシフトは
循環しているため、Ｎの右シフトは、５−Ｈの左シフト
と全く同じことだからである。

上記説明から、Ｂ１ｆｔクロックの各循環の間に、Ｘシ
フトおよびマージ論理回路５１２から新しくＸシフトさ
れた平面のデータが出力されることがわかる。

ｇ）時間領域多重化方式 Ｘシフトおよびマージ論理回路は、時分割多重方式（Ｔ
ＤＭ）を使用することにより、−度に一つ以上の平面を
処理できるように変更されている。

本実施例のＸシフトおよびマージ論理回路は、第１２図
に示すようにＴＤＭおよび非ＴＤＭの双方に適合する。

多くの場合、ＴＤＭ操作は、Ｂ１１ｔクロックの速度を
２倍にし、各プロセッサ・クロック・サイクルの各パッ
チからの２平面を処理する。人力パッチ・レジスタ３１
２は、最初のＢ１１ｔクロック・サイクルでクロック同
期して人力されたパッチの１平面が選択され５次のＢ１
ｆｔクロック・サイクルで別の平面が選択されることを
除けば、通常通り作動する。ＴＤＭ操作では、ｌ１ｌｉ
ｔクロック１００４　（人力パッチ・レジスタのクロッ
クアウトを行うのに用いられるクロック）は、プロセッ
サ・クロック１０００　（すなわち人力パッチ・レジス
タ３１２に完全なパッチをクロック同期して入力するク
ロック）の２倍の速さで作動することに注意しなければ
ならない。同様に、出力パッチ・レジスタ３３０は、各
クロック・サイクルに、画像メモリに書き込むためのパ
ッチ平面を、−面ではなく２面ロードするよう調整され
ている。

第１２図のＸシフトおよびマージ論理回路は、第２のセ
ラ］・である４つのレジスタ１２０２．１２０４゜１２
０６．１２０８およびゲート回路１２１０．１２１２，
１２１４゜１２１６が追加されたことを除けば、第６図
示の実施例とほぼ同様である。さらに、グラフィックス
・プロセッサ３０８は、ＩＡ埋されたパッチの第１７エ
ーズ画素平面の下および第２７エーズ画素平面の上に宣
言されるフェーズ１信号１００６を供給する。

言い換えれば、Ｘシフトおよびマージ回路には２つの完
全な記憶レジスタのセットがあるということである。各
セットはデュアル・フェーズ・パッチ・サイクルの１フ
エーズのみ、１平面のみに使用される。

第１２図から、第１セツトのレジスタ６１２，６１４゜
６１６．６１８の全クロック入力端子は第１ゲート１２
１６の出力端子と、第２セツトのレジスタ１２０２，１
２０４゜１２０６．１２０８の全クロック入力端子は第
２ゲート１２１４の出力端子と接続していることがわか
る。

ＴＤＭ操作の第１フエーズ実行中は、ゲートは第１セツ
トのレジスタのみにデータをクロックする（フェーズｌ
″信号はロー）。ＴＤＭ操作の第２７エーズ実行中は、
ゲートは第２セツトのレジスタのみにデータをクロック
する（フェーズ１信号はハイ）。同様に、インバータ１
２１０．１２１７はフェーズ１１信号がローのときに第
１セツトのレジスタを、フェーズ１１信号がハイのとき
に第２セツトのレジスタを出力可能とする。ＴＤＭ操作
は、２つのフェーズが存在していると概念化できる。第
１７エーズはパッチ人力レジスタ３１２に第１パッ、チ
がクロックされたときに開始する。第１フエーズでは、
パッチの第１平面が選択され処理される。第１平面は、
Ｘシフトおよびマージ論理回路に到達すると、シングル
平面の例の場合と同様に処理される。グラフィックス・
プロセッサはフェーズビ信号をローに宣言しているため
、シフトされたデータは第１セツトの５ビツト・レジス
タ６１２，６１４゜８１６．６１８にクロック同期して
記録される。次に、グラフィックス・プロフエツサ１０
０がフェーズ１３信号の宣言を解除（ハイに設定）し、
パッチ入力レジスタ３１２の第２パッチ平面が選択され
る。

（第１パッチの）第２平面は、゛第２セットのレジスタ
１２０２．１２０４，１２０６．１２０８にシフトされ
ロードされる。既に記述したようにフェーズ１１信号の
宣言（ロー）中は、第１セツトの５ビツト・レジスタは
ロードされ、出力可能となるが、第２セツトではこれは
起こらない。宣言解除（ハイ）中は、第２セツトの５ビ
ツト・レジスタはロードされ、出力可能となるが、第１
セツトではこれは起こらない。

第１パッチの第２パッチ平面が第２セツトの５ビツト・
レジスタにクロックされると、第２パッチが人力パッチ
・レジスタ３１２にロードされる。

フェーズｌ′信号が再びローに宣言されると、入力パッ
チ・レジスタは、最初のフエーズビ信号がローであると
きにクロックされたものと同じパッチ平面を最初に選択
する。例えば、第１パッチのパッチ平面１が最初に選択
されたとすれば、同様に第２パッチのパッチ平面１が最
初に選択される。

（第２パッチの）選択されたパッチ平面は、バレル・シ
フタによりシフトされ、レジスタの入力端子および２　
：　Ｉ　ＭｔｌＸに転送される。フェーズビが宣言（ロ
ー）されているため、第１セツトのレジスタのみが出力
可能となる。各Ｘシフトコントロールバス６１０の１ビ
ツト制御により、ＭＵＸは第１および第２パッチの第１
パッチ平面のマージを実行する。次のＢ１１ｔクロック
（第２７エーズの開始をマークする）で、現行の（保存
されていない）データが第１セツトのビット・レジスタ
６１２．６’１４６１６．６１ｆｌ　にロードされる。

同じプロセッサ・クロック・サイクルの第２フエーズで
は、（第２パッチの）第２パッチ平面（すなわち、第１
パッチで２番目に選択された平面）がパッチ人力レジス
タにより選択される。グラフィック・プロセッサはフェ
ーズ１′信号を解除（ハイに設定）し、第２セツＩ・の
５ビット・レジスタが出力可能となる。２　：　１．　
ＭＵＸは、第１および第２パッチの第２平面のマージを
実行する。次のＢ１１ｔクロックで、第２パッチの第２
平面は第２セツトの５ビツト・レジスタにクロックされ
る。

このサイクルは、全行のパッチすべての処理が終了する
まで継続する。

第１２図の回路を使用したＴＤＭ操作のタイミングは、
第１０図を参照すると理解しやすい。第１Ｏ図から明ら
かなように、ＴＤＭ操作では、Ｂ１１ｔクロック１００
４は、可逆データ・バス３０６から人力レジスタ３１２
にクロック同期して記録されたデータの各パッチに対し
、２サイクルで進行している。このパッチ・データは参
照番号１００２で表されている。

Ｂ１１ｔクロックとパッチ・データの関連タイミングに
より、クロックインされた各パッチにつき２つのパッチ
平面が人力パッチ・レジスタ３０８（参照番号１００８
で表されている）からクロックアウトされる。フェーズ
１゛信号は、各パッチがクロックインされるごとに１回
循環し、各パッチの第１パッチ平面をＸシフトおよびマ
ージ回路の第１セツトのレジスタにクロックインさせ、
第２パッチ平面を第２セツトのレジスタにクロックイン
させる。

一連のパッチの処理過程は、参照番号１０１０で表され
ている。

非ＴＤＭ　　（第１１図）では、第１２図の回路の動作
は少し異なる。非ＴＤＭ操作（シングル・フェーズ）で
は、Ｂ１１ｔクロック１００４は、人力レジスタに記録
された各パッチに対し１サイクルで進行し、フェーズ１
′信号１００６は永久的にローの状態になっている。こ
のタイミングでは、各パッチにつき１つのパッチ平面の
みが入力レジスタからクロックアラ］・される（参照番
号１００８’で表されている）。その結果、パッチ平面
の行は、参照番号１０１０’　に示すように一般的な順
序で処理される。第１２図の回路においてフェーズ１″
信号が永久的にローである状態は、第６図の回路と同じ
動作となる。

Ｘシフトおよびマージ論理回路は、木（＋１１．の５×
４とは異なる他のパッチ・フォーマット用にも簡単に修
正できる。バレル・シフタ６０２．［ｉ０４．ｆｉ０６
゜６０８．６１０は、各パッチ列につき１ビツトを有し
ていなければならない。これは、レジスタでも同じであ
る。各パッチ列には一つの２　：　Ｉ　ＭＵＸが割り当
てられ、ＭＩＸは、パッチ行の数だけ設けられなければ
ならない。本例では、Ｘシフトおよびマージ論理回路に
は、プログラマブル論理アレー（ＰＡＬ）が使用されて
いる。

本書には、“隣接する”という用語が使用されている。

この用語の意味は、２次元の指定可能な画像メモリ３０
２の環境を考えると理解しやすい。

このメモリはビデオ画面と同じようにアドレッシングさ
れているため、データは列と行との配列に格納されてい
ると考えて良い。症って、与えられたパッチは、垂直方
向（Ｙ）に隣接する２つのパッチ（すなわちパッチ行の
上下にあるもの）および水平方向（Ｘ）に隣接する２つ
のパッチ（１列の両側にあるものンを有している。

ｈ）Ｙシフト Ｙシフト論理回路３１６は、第７図を参照すると理解し
やすい。Ｙシフト論理回路５１２は、Ｘシフトおよびマ
ージ論理回路３１４から、Ｘシフトされたパッチ平面を
受信する。７９７８回路内では、Ｙシフトコントロール
ライン７１２の２ビツト制御データ基づいて、パッチ平
面の行を上下にシフトするため、５つのビット・バレル
・シフタ７０２゜７０４．７０６，７０８，７１０が使
用される。各バレル・シフタには、パッチ平面の完全な
１つの列（４ビツト）がロードされる。

Ｘシフトされたパッチ平面の０．５．１０ポジシヨンの
データから成る第１列は、第１バレル・シフタ７０２に
ロードされる。ポジション１．６，１１．１６のデータ
から成る第２列は、第２バレル・シフタ７０４　にロー
ドされる。ポジション２．７．１２．１７データから成
る第３列は、第３バレル・シフタ７０Ｂにロードされる
。ポジション３．８，１３．１８のデータから成る第４
列は、第４バレル・シフタ７０８にロードされる。ポジ
ション４．９．１４．１９のから成る第５列は、第５バ
レル・シフタ７１０にロードされる。

２本のＹシフトコントロールライン７１２は、グラフィ
ックス・プロセッサ３０８により制御されている。２ビ
ツトのＹシフト情報は、Ｙバレル・シフタ７０２，７０
４，７０８，７０８，７１０に各パッチ平面の４行をＹ
方向に順番に３ポジシヨンまでシフトさせるのに充分で
ある。Ｙ方向への４ポジシヨンのシフトは、単に５Ｘ４
パッチ平面を開始位置に戻すことにすぎないため不要で
ある。シフトは循環しているため、負のシフトも簡単で
ある。すなわち、１ポジシヨンの負のシフトは、３ポジ
シヨンの正のシフトと全く同じだからである。

Ｙバレル・シフタにより処理されたＹシフトしたパッチ
平面は、Ｙシフト回路３１６の出力端子から、ライン・
ストレージＲＡＭ３１ａに転送され、Ｙマージおよび行
の集積が実行される。

ｉ）ライン・ストレージＲＡＭ ライン・ストレージＲＡＭは、２つの目的に用いられる
。第１に、完全な出力パッチ平面を作成するために、現
および前入力パッチ平面から選択された行をマージする
。第２に、ベージモードで画像メモリ３０２に直接読み
込ませることができるよう、完全にシフトおよびマージ
されたパッチ平面のすべての行を格納する。

ライン・ストレージＲＡＭの動作は、第８図を参照する
と理解しやすい。第８図は、アドレス・ジェネレータ３
３３およびライン・ストレージＲＡＭ３１８の双方を示
している。アドレス・ジェネレータ３３３は、１０ビツ
ト・カウンタ８０２％プログラマブル論理アレー（ＰＡ
Ｌ）ａ（１４およびトライステートバッフ１８０６を備
えている。

ライン・ストレージＲＡＭ３１８は、書き込み可能な論
理回路８（１８および４つの２に×５ランダム・アクセ
ス・メモリ８１０，８１２，８１４，８１６（Ｂｉｌｔ
　ＲＡＭ）を具えている。グラフィックス・プロセッサ
３０８は、いくつかのデータを供給し、アドレス・ジェ
ネレータ３３３およびライン・ストレージＲＡＭ３１８
へのラインを制御している。これらのラインには、１木
のダイアグノスティック・リード・イネーブルライン８
１８．１０本のプロセッサ・データ・ライン８２０．１
本のカウント・イネーブルライン８２２．１本のカウン
タ、ロード・イネーブルライン８２４　、ｂｌｉｔクロ
ック・ライン６２０　、Ｂ１１ｔリード１ライン８２６
、Ｂ１１ｔライ−ライン８２８．２本のＹシフト制御ラ
イン７１２、ダウン制御ライン８３２．および偶数制御
ライン８３４が含まれている。

ライン・ストレージＲＡＭ３１８には、２つのモードが
ある。パッチ平面の完全な画像の行がＲ１ｆｔ　ＲＡＭ
から読み込まわるＢ１１ｔリード・モード、およびパッ
チ平面の完全な画像の行がＢ１１ｔ　ＲＡＭに書き込ま
れるＢ１１ｔ　ＲＡＭライト・モードである。

まず、Ｂ１１ｔライト・モードについて説明する。

パッチ平面の完全な行は、継続的にＸＹシフト後のデー
タ・バス３３２に送信される。ＸＹシフト後のパッチ平
面は、［１ｌｉｔクロック・サイクルごとに、Ｙシフト
論理回路からバス３２２ヘ一つずつ送信される。パッチ
のラインを処理する前に、グラフィックス・プロセッサ
は、プロセッサ・データ・バス８２０に初期アドレスを
設定し、ライン８２４にロードイネーブル信号を宣言す
ることにより、アドレス初期値（通常Ｏ）で、１０ビツ
ト・カウンタ８０２をロードする。初期値がロードされ
、最初の有効なパッチ平面がＸＹシフト後のデータ・バ
ス３２２に送信されると、ロードイネーブル信号は解除
され、ライン８７２にカウントイネーブル信号が宣言さ
れる。１０ビツト・カウンタのデータは、ライン６２０
上のＢ１１ｔクロック１００４のサイクルごとに増加さ
れる。カウンタ・データは、ｂｌｉｔ　ＲＡＭ８１０．
８１２，８１４，８１８の下位１０桁のアドレスビット
のアドレスとして使用される。トライステートバッファ
８０６は診断の目的で使用され、グラフィックス・プロ
セッサ３０８がリードイネーブル”信号（ローが真）を
宣言すること、によりカウンタ・アドレス・データを読
み戻すことができる。この信号を宣言すると、カウンタ
・データはプロセッサ・データ・パスライン８２０上に
送信される。

Ｂ１１ｔライン・モードを開始する前に、Ｂ１ｆｔ書き
込み信号が、ライトイネーブル論理の人力ライン８２８
がローに宣言される。これにより、ｂｌｉｔクロック１
００４は、ＸＹシフト後のデータ・バス３２２から送信
される有効パッチ平面データをＲＡＭ８１０゜８１２．
８１４，８１６　に書き込み可能とする。Ｂ１１ｔライ
ト・サイクル中、ＰＡＬ　８０４は、Ｂ１１ｔ　ＲＡＭ
に完全な出力パッチ平面を正確に作成するべく、グラフ
ィックス・プロセッサからの制御データに従って、各Ｂ
１ｆｔ　ＲＡＭの上位アドレス・ビットをセットあるい
はリセットする。

時間領域多重化方式では、Ｂ１１ｔ　ＲＡＭカウンタ８
０２は、シングル・フェーズ（非時間領域多重化方式）
の２倍の速さでクロックされ、Ｂ１１ｔ　ＲＡＭは、各
パッチサイクルごとに（１つではなく）２つのパッチ平
面を格納することに注意されたい。

Ｂ１１ｔ　ＲＡＭ５　リード・モードも同様である。ｌ
Ｏビット・カウンタ８０２は、グラフィックス・プロセ
ッサ３０８によりロードされ、カウント可能となる。次
に、ライン８２６のＢ１１ｔリ一ド′″侶号が宣言（ロ
ー、真）され、Ｂ１１ｔ　ＲＡＭ５の出力をイネーブル
とする。（ライン８２８の）　Ｂ１１ｔライト″信号は
解除（ハイ）されているため、Ｂ１１ｔ　ＲＡＭ５の書
き込みは禁止されている。　Ｂ１１ｔ　ＲＡＭから完全
な出力パッチ平面を読み込むために、ＰＡＬ　８０４の
データ制御により、すべてのＢ１１ｔ　ＲＡＭの上位ア
ドレス・ビットがセットあるいはリセットされる。

各Ｂ１１ｔ　ＲＡＭには、パッチ平面の１行が割り当て
られていることに注意しなければならない。行１のＲ，
ＡＭ８１０は、ＸＹシフト後のパッチ平面の第１行、す
なわちＸＹシフト後のデータ・バスのＯｈ）ら４ビツト
のみの受信または書き込みを実行する。行２のＲＡＭ８
１２は、ｘＹシフト後のパッチ平面の第２行、すなわち
５から９ビツトのみの、行３のＲＡＭ８１４は、ＸＹシ
フト後のパッチ平面の第３行、すなわち１０から１４ビ
ツトのみの、行４のＲＡＭ８１６は、ＸＹシフト後のパ
ッチ平面の第４行、すなわち１５から１９のみの受信ま
たは書き込みを実行する。

ＰＡＬ　８０４　は、Ｂ１ｆｔリード・モードおよびＢ
１１ｔライト・モードで、ＢＩｉｔＲＡＭを適切に使用
可能にするために使用される。第８図から明らかなよう
に、Ｐ　Ａ　１．８０４は、各ＢｌｉｔＲＡＭに上位ア
ドレス・ビットを供給する。各ＲＡＭは、実際に、２つ
の分離したアドレス指定可能領域を持っていると考える
ことができる。第１領域は、ＰＡＬがＢ１１ｔ　ｒｌＡ
Ｍの上位アドレス・ビットを設定したときにアドレス指
定され、第２領域には、ＰＡＬが下位アドレス・ビット
を設定した時にアドレス指定される。これらの領域を、
それぞれ、第１および第２領域と呼ぶ。

各Ｂ１１ｔ　ＲＡＭは、パッチ平面データの１行（５ビ
ツト）を格納する。１アドレス領域は、完全なパッチを
保存するのに使用され、他のアドレス領域は、開始され
たパッチの保存に使用される。

５Ｘ４パッチの何行かが与えられた数値ＮによリＹシフ
トされ、Ｙ方向に隣接するパッチとマージされると仮定
する。ライン・ストレージＲＡＭは、この処理をい（つ
かの段階で行う。

Ｙマージに必要な正確なアドレス処理は、Ｙシフトの量
と、処理される四角形領域の垂直移動方向とによる。代
表的なＹシフトおよびマージ操作は、デスティネーショ
゛ン画像領域がソース画像領域より上に位置しているよ
うなソース領域の処理例で説明することができる。ラス
ク操作を正確に実行するために、ソース領域はトップダ
ウン処理されなければならない。この理由は、ソースと
デスティネーションの画像領域が重複することを考える
と理解しやすい。重複させる領域へのオーバーラツプを
防ぐために、トップダウン処理が実行される。

例えば、パッチ内のデスティネーション画素がソース画
素よりＮ画素上方にあるとする。シフトアップする場合
、ＰＡＬ８０４は、パッチの行１を最下行、行４を最上
行とみなす。

以下に、これについての−成約な処理方法について述べ
る。

第１段階は準備段階である。（Ｙシフト論理回路３１６
によって）Ｙ方向へＮ行シフトアップされたパッチ平面
の第１ラインが、ライン・ストレージＩ（ＡＭ３１８に
送信される。最初のソース画像ラインの前パッチに対し
、シフトされた１からＮ行が関連Ｂ１１ｔ　ＲＡＭの第
１アドレス領域にロードされる。Ｎ＋１から４までの行
は、関連Ｂ１１ｔ　ＲＡＭの第２アドレス領域にロード
される。この段階の終りでは、Ｂ１ｆｔ　ＲＡＭの第２
アドレス領域には、出力パッチ作成に不要でＢ１１ｔ　
ＲＡＭに読み込まれないパッチ平面の行が含まれ、第１
アドレス領域には、画像メモリに出力される可能性のあ
るパッチ平面の第１行または複数の行が含まれている。

次の段階で、パッチを作成する。この段階で、ＰＡＬ８
Ｑ４は、［１ｌｉｔ　ＲＡＭの上位アドレスを逆にする
。

Ｙシフトされたパッチ平面の第２ラインは、Ｙシフト論
理回路３１６のライン・ストレージＲＡＭから送信され
る。この時、第２ソース画像ラインのシフトされた行１
からＮは、関連Ｂｌｔｔ　ＲＡＭの第２アドレス領域に
保存され、Ｎ＋１から４までの行は関連Ｂ１１ｔ　ＲＡ
Ｍ　　の第１アドレス領域に保存される。この段階では
、Ｂ１１ｔ　ＲＡＭの第１アドレス領域には、パッチ平
面の完全な１行が含まれている。

Ｂ１１ｔ　ＲＡＭの第２アドレス領域には、コピーされ
るパッチ平面の次ラインの最初のＮ行が含まれている。

次の段階で、パッチ平面が読み込まれる。Ｂ’ｌｉｔＲ
ＡＭが読み込み可能となり、すべてのＢ１ｆｔ　ＲＡＭ
の第１領域のパッチ平面データが読み込まれる。既述し
たように、この時点では、第１アドレス領域には完全な
パッチの表示行が含まれている。従って、グラフィック
ス・プロセッサ３０８はページ・モードですべてのパッ
チ行を読み込むことができる。

次の段階で、もう一つのパッチを作成する。この段階で
、ＰＡＬ８０４は再度Ｂ１ｆｔ　ＲＡＭの上位アドレス
を逆にする。Ｙシフトされたパッチ平面の新表示性はＹ
シフト回路のライン・ストレージＲＡＭから送信される
。行１からＮは、関連Ｂ１１ｔ　ｎＡ！４：の第１アド
レス領域に保存される。Ｎ＋１から４までのパッチ平面
性は、関連Ｂ１１ｔ　ＲＡＭの第２アドレス領域に保存
される。この段階では、Ｂ１ｆｔ　ＲＡＭ＋７）第２ア
ドレス領域には、パッチ平面の完全な１行が含まれてい
る。コピーされるパッチ平面の次ラインの最初のＮ行は
、関連Ｂ１１ｔ　ＩＩＡＭの第１アドレス領域に保存さ
れる。

次の段階で、もう一つのパッチ平面の読み込みを行う。

Ｂ１ｆｔ　ＲＡＭが読み込み可能となり、すべてのＢ１
ｆｔ　ＲＡＭの第２アドレス領域のパッチ平面データが
読み込まれる。既述したように、この時点で第２アドレ
ス領域には、完全なパッチの全行が含まれており、グラ
フィックス・プロセッサ５０８は、行アドレス・モード
で（パッチ行の）前ラインを読み込むことかできる。

パッチ平面の作成と読み込みは、すべてのデータ・ブロ
ックのコピーが終了するまで、交互に実行される。Ｎ値
のＹシフトを実行するアルゴリズムの概要をまとめると
、以下のようになる。

Ａ、準備段階−各パッチ平面の最初のＮ行を、１’１ｌ
ｉｔ　ＲＡＭの第１アドレス領域に書き込む。各パッチ
平面の次の４−Ｎ行を、ｌ１ｌｉｔ　ＲＡＭ５の第２ア
ドレス領域に書き込む。

Ｂ４第１パッチ平面の作成段階−各パッチ平面の最初の
Ｎ行を、ｌ１ｌｉｔ　ＲＡＭの第２アドレス領域に書き
込む。各パッチ平面の次の４−Ｎ行を、Ｂ１１ｔＲΔＭ
の第１アドレス領域に書き込む。

ｃ、ｙＢ１パッチ平面の読み込み段階−Ｂｌｉｔ　ＩＩ
ＲＡＭ第１アドレス領域を、ページ・モードで読み込む
。

Ｄ、第２パッチ平面の作成段階−各パッチ平面の最初の
Ｎ行を、Ｂ１１ｔ　ＲΔＭｓの第１７トレス領域に書き
込む。各パッチ平面の次の４−Ｎ行を、ＩｌｌｉｔＲＡ
Ｍの第２アドレス領域に書き込む。

Ｅ、第２パッチ平面の読み込み段階−Ｂｌｉｔ　ＲＡＭ
の第２アドレス領域を、ページ・モードで読み込む。

Ｆ、コピーするデータを持つパッチ行の総数だけ、Ｂか
らＥまでの段階を繰り返す。

第１ラインが、（最初の出力行のマスクされた店き込み
も含めて）最初の出力ラインに必要なすべての行を含ん
でいる場合には、準備段階は不要であることに７主意さ
れたい。

上記のアルゴリズムは、Ｎ行シフト・ダウンする場合に
も適用されるが、この場合、パッチの処理は、下から上
に実行される。デスティネーション画像領域が、ソース
画像領域の下に位置している場合には、ＰＡＬ　８０４
は、各パッチ平面の最上性を第１行、最下行を第４行と
みなす。従って、読者は、この第２の番号規則に従うも
のとする。

ソースとデスティネーションのパッチをオーバラップし
た時に、コピー結果が無効データとなる危険がある場合
には、シフト・ダウンおよび下方への処理（またはその
逆）を実行してはならない。

ＰＡＬ　８０４は、各段階で、Ｂ１１ｔ　ＲＡＭの上位
アドレス・ビットを正確に作成するようにプログラムさ
れている。このため、グラフィックス・プロセッサ３０
８からいくつかの制御およびラインを利用している。こ
れらには、Ｙシフト制御ライン（２ビツト）、ダウン“
制御ライン、偶数″制御ライン、およびＢ１１ｔソード
′制御ラインが含まれている。Ｙシフト制御ライン７１
２は、Ｙシフトの量（本例ではＮ）をキャリーするのに
用いられる。

これらのラインは、Ｙシフト論理回路３１６により、同
じＹシフト信号を処理する。グラフィックス・プロセッ
サは、パッチ平面のすべての偶数行に偶数ライン１　（
ロー）を、すべての奇数行にハイを宣言する。このよう
に、ＰＡＬ　８０４はどの段階が実行されているのかを
常に把握している。また、ＰＡＬ　８０４は、現行モー
ド（ライトまたはリード）を決定するために、Ｂ１１ｔ
リ一ド信号を使用する。ダウン“制御ライン８３２は、
パッチ行の読み込みがどの方向（上または下）に処理さ
れているかという情報を、ＰＡＬ　８０４に伝達する。

このラインのロー信号は、処理が画像メモリの上から下
へ実行されていることを示すのに用いられ、”　１　”
信号は、下から上へ実行されていることを示すのに用い
られる。リード・モードでは、ＰへＬ８０４はすべての
ＲＡＭについて同じアドレス領域（すなわち、最新の出
力パッチ行が作成された領域）を選択する。ライ］・・
モートては、完全な出力パッチを作成するために、種々
の人力を使用して、通切な領域の正しい行のマージが実
行される。

ｊ）論理装面 論理ユニット３１７は、できればン寅算論Ｊ里ユニット
（八ｒｉｔｈｍｅむｉｃ　ｌｏｇｉｃ　Ｕｎｉｔ、：Ａ
ＬＵ）が望ましい。本例に係る論理ユニットは、Ｔｅｘ
ａｓ　ｉｎｓｔｒｕｍｅｎｔｓ製の５つの７４八５１８
１八ＬＵを備えている。この八ＬＵの目的は、ソースと
デスティネーション平面との間で、プール演算を実行す
ることである。

論理演算を実行する場合には、出力パッチがライン・ス
トレージＲＡＭ　３１８から読み出される前に、デステ
ィネーション平面が入力パッチ・レジスタに読み込まれ
なければならない。デスティネーション・パッチは、ソ
ース・パッチおよびソースとデスティネーション平面が
ＡＬＵ　３１６の入力端子に同時に送信された後に、直
接読み込むことができる。これは、画像メモリ３０２へ
行を書き込み中はページ・モードオペレーションができ
ないことを意味しているが、デスティネーションの読み
込みはページ・モードで行うことができる。

（本例の画像メモリ３０２のような）ビデオＲＡＭへ書
き込む場合には、デスティネーション・パッチの読み込
みは、ＲＡＭの内部論理モードを使用する事により、回
避することができる。論理モードを設定すると、日立社
のＶＲＡＭは、通常の書き込みサイクル時に、人力デー
タとＲＡＭデータの間で論理演算を実行する。

ビデオＲＡＭの操作についての概要は、　ＢＩＴＡＣ）
ＩＩＩＣＭＥＭＯｎＹ　Ｄ＾丁Ａ　ＢＯＯＫ、　１９８
８　ｖｅｒｓｉｏｎ　　（日本の日立社および米国のＨ
ＩＴＡＣＨＩ販売店にて入手できる）に説明されている
本内容には、そのすべてが参考として統合されている。

ｋ）出力マルチプレクサ 出力マルチプレクサは、基本的には、グラフィックス・
プロセッサ３０８により提供される選択入力端子を持つ
２０ビット２：ＩＭＬＩＸである。出力マルチプレクサ
により、外部（例えば、他の同期Ｂ１１ｔプロセツサ）
から供給されたパッチの平面を、ソース・パッチの平面
のいかなる位置にも挿入することが可能である。外部か
ら供給された平面は、ソース平面のＸおよび／またはＹ
シフトが実行されているいないにかかわらず、挿入する
ことができる。外部から供給される平面とソース平面の
選択は、グラフィックス・プロセッサ３０８により制御
されることを、理解されたい。

ｌ）出力パッチ・レジスタ 出力パッチ・レジスタ３３０（第１３図）は、人力パッ
チ・レジスタ３１２と同様の処理を実行する。

ＸＹシフト・データの選択平面（２０ビツト）を１６０
ビツト・パッチの適切な位置へ人力するため、グラフィ
ックス・プロセッサ３０８により生成されるいくつかの
信号が、出力レジスタ論理回路ＰＡＬ　１３０１の制御
に使用される。この場合、ＰＡＬ１３０２は、入力端子
の制御ラインの状態に従って、処理されたパッチ平面を
格納する８つの出力レジスタ１３０８．１３１Ｇ、　１
３１２．１３１４．１３１６．１３１８゜１３２０、１
３２２のうち一つを選択する。

出力レジスタＰＡＬの制御ラインには以下のものが含ま
れる。時間領域多重化処理のフェーズ１に与えられた平
面のレジスタをＰＡＬ　１３０２に選択させる３本のフ
ェーズ１出力平面選択ライン１３０４、時間領域多重化
されたｂｌｉｔＩＡ理のフェーズ２に与えられた平面の
レジスタをＰＡＬ　１３０２に選択させる３木のフェー
ズ２出力平面選択ライン１３０Ｂ、実行中の操作がシン
グル・フェーズであるかデュアル・フェーズであるかを
ＰＡＬ　１３Ｇ２に伝達するデュアル“ライン９３０（
ロー、真）、フェーズ１およびフェーズ２の平面選択入
力端子を正確に選択させるために時間領域多重化処理の
現行フェーズをＰＡＬ　１３０２に伝達するフェーズ１
ライン９３２、およびＢ１１ｔプロセツサが画像メモリ
からデータを読み込んでいる時、出力レジスタへのすべ
てのロードを禁止するために使用するレジスタ・ライト
・イネーブルライン１３２４である。

ＰＡＬ　１３０２は、データを適切な平面レジスタにロ
ードするために、（グラフィックス・プロセッサ３０８
により生成される）　Ｂ１１ｔクロック１００４を使用
して、正確な時間にレジスタ・クロック入力にライジン
グ・エツジを作成する。シングル・フェーズ操作では、
１パッチ・サイクルにつぎ１つのライジング・エツジの
みが作成される。２フ工−ズ操作では、２つのライジン
グ・エツジが作成される。ＰＡＬへの書き込み可能人力
は、Ｂ１１ｔプロセツサが画像メモリからデータを読み
込んでいる時、出力レジスタへのすべてのロードを禁止
するために使用される。

出力レジスタは、画像メモリ・データ・バス３０６の１
６０ビツト上のパッチデータの全８平面を使用可能とす
ることを理解されたい。しかしながら、シングル・フェ
ーズ走査では１平面のみが、２フエーズ走査では２平面
が有効となる。有効な平面のみが、グラフィックス・プ
ロセッサ３０８によって、画像メモリに書き込み可能と
なる。

画像メモリ平面イネーブル２機能は、できれば画像メモ
リ３０８自身により実行されるのが望ましい。本例の画
像メモリ内の各ビデオＩＩＡＭは、４平面を格納する。

しかしながらビデオＲＡＭは内部書き込みイネーブル機
能を備えており、それによりすべての平面の書き込みを
禁止することができる。グラフィックス・プロセッサ３
０８内の平面保護レジスタの内容は、書き込みサイクル
およびＶＲＡＭの内部書き込み禁止中のチップのデータ
ラインに表れる。ＶＲＡＭを使用しない他のタイプの画
像メモリでは、画像の各平面は、しばしば別のＩＩＡＭ
チップのセットを使用して格納される。その場合、書き
込み信号により、ある平面のサブセットは書き込み可能
となる。各平面への書き込み信号は、８ビット平面使用
可能レジスタの関連ビットのＡＮＤゲートが有効に使用
される。

人力レジスタ平面選択９２６，９２８　　（第９図）は
、出力レジスタ平面選択１３０４．１３０６　　（第１
３図）とは独立している。このため、平面間のコピー（
すなわち、１平面のソースから他の平面のデスティネー
ションへのコピー）が可能となっている。これは、マル
チビット画素のシフト操作、または多（の平面を持つフ
レームスドアの平面間での１（またはそれ以上の）ビッ
ト画像のコピーに有効である（例えば、８ビツトフレー
ムスドアに大型の１ビット画像を格納する場合、有効で
ある。）。平面間コピーを実行する場合、プロセッサは
、処理した平面を出力レジスタ論理回路内の選択平面レ
ジスタに別々に人力するため、人力および出力パッチ・
レジスタのソースおよびデスティネーション平面の制御
は別々に実行される。

ｍ）書き込みマスク 古き込み（ライト）マスク・レジスタ３２０は、デステ
ィネーション領域のマスクを生成するために、グラフィ
ックス・プロセッサ１００により使用される。マスク・
レジスタの機能は、第１４図に最も良く表されている。

ソース領域１４０２が、デスティネーション領域１４０
４にコピーされると仮定する。さらに、ソースよりコピ
ーされるデスティネーションの一部は、最終的に両像１
４０４のように表されると仮定する。マスクしない状態
ではＢ１１ｔプロセツサはソース画像領域１４０２全体
を、デスティネーション画像１４０４上にオーバレイす
る。これでは、希望の結果にならないことは明白である
。

書き込みマスクは、また、別の目的にも使用される。最
上行および最下行のパッチ並びに、各行の左右パッチは
、デスティネーションの境界が正確なパッチ境界となっ
ていない場合、マスクが必要となる。

ソース画像の要求部分のみを正確にコピーするためには
、ソースの一部をコピーさせないようにする必要がある
。各画素のコピー情報のマツプは、ソース画像の１平面
（マスク平面と呼ぶ）に格納されている。（各ソース・
パッチ内の）この平面は、バッファ３２０を経由して書
き込みマスク・レジスタにロードされ、各パッチ平面の
形の輪郭に従って、領域のマスキングが実行される。こ
のような操作はマスク・コピーと呼ばれ、所望のデステ
ィネーション画像１１０６が生成される。

マスク・コピーが時間領域多重化方式を使用するシステ
ムのみで実行可能であることを、理解されたい。各パッ
チのマスク・データは、画像データ・パッチが出力パッ
チ・レジスタにロードされる時に、書き込みマスク・レ
ジスタにロードされなければならないからである。これ
により、各出力パッチからの画素の書き込みは、Ｂ１１
ｔプロセツサを経由した画像データと同じデスティネー
ションポジションに正確にシフトおよびマージされた該
当ソース・マスクにより、修正される。マスク・コピー
は、□マスク平面に従って処理される１画像子面のみが
必要であり、多重平面画像の処理はバスの数を増加すれ
ば良いということがわかるだろう。

マスク・コピーのメカニズムは、システムごとに異なっ
ている。未実施例では、各画素ポジションは、画像メモ
リ内の他の画素ポジションと重複しないＲＡＭバンクを
使用している。本例の画像メモリには２０の画素ポジシ
ョンがあり、５×４のパッチ形式の各ポジションに対応
している（第４図参照）。従って、パッチ画素の選択さ
れたサブセットのみを書き込む場合は、使用可能なＲＡ
Ｍ信号の一つ（好ましくは列アドレス・ストローブ）が
ゲートされ、ディスエーブルとなりでいるＲＡＭバンク
には到達しない。グラフィックス・プロセッサ３０８は
、２０ビット書き込みマスク・レジスタの各ビットを使
用して、１本の列アドレス・ストローブ（ＣへＳ）ライ
ンをゲートする。木イ列では、Ｐ八りのゲーティングは
、書き込みマスクビットと列アドレス・ストローブとを
効果的に”ＡＮＤ″処理することにより、実行される。

これは−例に過ぎず、グラフィックス・プロセッサ内で
は、他にも様々なバッファリングおよび論理が使用され
る。本例のグラフィックス・プロセッサでは、書き込み
マスクにこの方法が使用されているが、他の方法を用い
ても同じ結果が得られると予想されることを理解された
い。

本発明には、２つの異なるパッチ・マスク操作を があること〆理解されたい。第１の操作は、境界かパッ
チと適合しない場合、デスティネーションの最上、最下
行をマスクすることである。第２の操作は、マスク・コ
ピーを実行して、シフト・マージ論理回路にマスク平面
を転送することである。マスク・コピーの最下行を実行
する場合、エツジマスクは、データ・マスクと共に”Ａ
ＮＤ″処理が実行される。これはグラフィックス・プロ
セッサ３０８で実行され、Ｂ１１ｔプロセツサからのマ
スク・データが読み込まれ、現行エツジマスクと”ＡＮ
Ｄ”処理された後、結果が書き込まれマスク・レジスタ
に書き込まれる。

マスク論理演算中、Ｂ１１ｔ論理ユニツト３１７は、フ
ェーズごとに異なる操作を実行する必要がある。論理ユ
ニットは、画像データに要求された論理演算を実行する
が、マスク・データをストレートにバスしなければなら
ない。このため、論理回路３１７には、グラフィックス
・プロセッサにより、別々のフェーズ１命令およびフェ
ーズ２命令が供給される。命令（ＯＰコード）は、フェ
ーズ１“信号により選択される。

ｎ）ページ・モート・アドレス指定 多くの動的記憶装置のように、画像メモリ５ｔｒｏｂｅ
；ＲＡＳ）　／ステーブル状態でよく、列アドレス・ス
トローブ　（ＣへＳ）のみを循環させるページ・アクセ
ス・モードを備えている。このモードの操作では、各行
アドレスのアクセスを、２４０ｎｓから約１２０ｎｓに
短縮する。Ｂ１１ｔプロセツサは、各操作サイクルのデ
ータのすべてのアドレス行を格納しているため、ページ
・モード操作が可能である。

従って、処理したデータの全行をＲＡＭアドレスを変更
することなしに読み込むことができる。ページ・モード
操作は、従来の技術でも良く知られている。Ｂ１ｆｔア
ーキテクチャは、プログラマまたはシステム・デザイナ
がより速くマスク操作を実行できるよう、このモードの
使用を可能にしている。

０）シフト計算 既述したように、シフトおよびマージ論理回路は、Ｘお
よびＹ方向に与えられた数値（すなわち０以上、パッチ
寸法（ｄｉｍｅｎｓｉｏｎｓ）以下のすへての数値）に
従って、シフトおよびマージを実行する。本例の５×４
パッチ寸法の場合、Ｘシフト数は、デスティネーション
・パッチ内の所望の画素のＸポジションからソース・パ
ッチ内の画素のＸポジションを差し引き、結果が負数な
らば５を加算することにより計算される。Ｙシフトは、
パッチが読み込まれる方向により異なる。ソース領域が
上から下へ読み込まれる場合は、ソース領域のパッチ内
の画素ポジションからデスティネーション領域内の画素
ポジションが差し引かれる。結果が負数ならば、４を加
算する。次に、Ｙシフト数を得るために、４からその結
果を差し引く。コピーが下から上へ実行される場合は、
デスティネーションのポジションからソースの画素ポジ
ションが差し引かれ、結果が負数ならば４が加算される
。

（５×４以外の）その他のパッチ寸法の場合でも、パッ
チ寸法に影響を及ぼす定数の変更がない限り、計算方法
は同しである。つまり、Ｘ方向では、５が加減される代
わりに、パッチのＸ寸法が加減される。Ｘ方向ては、４
が加減される代わりに、パッチの７寸法の値が使用され
る。言い換えれば、Ｘ方向にＨ画素、Ｘ方向にＶ画素を
持つパッチのシフト値を計算する場合は、５および４に
それぞれＨおよびＹを代用ずれはよい。

ＩＩ＋　、平面スワツピングおよびビット・ポジション
外Ｊ 前章では、ＸおよびＸ方向のシフトおよびマージ機能に
ついて説明した。パッチ内の各画素の交換、おきかえ、
およびパッチ周辺への移動は、マージ機能を使用しなく
ても、シフト機能だけで実行できる。すなわち、パッチ
が３次元の配列であるとすれば（本例ではパッチは、５
Ｘ４Ｘ８の３次元である）、本システムおよび方法は、
パッチ内のすべての次元（Ｘ、ＹまたはＺ）のすべての
ビットに関し、おきかえまたは移動を実行することがで
きる。

ａ）ヒ゛・ント・ボシシ三】ン処Ｊ里 ＸおよびＹシフト論理は、与えられた平面の周囲にビッ
トを移動することができる（すなわち、平面ＩＵ埋）。

ビット列の上下のシフトについては、Ｙシフト論理３１
６の現形式で実行できる。つまり、パッチの与えらねた
平面において、画素対画素て選択した行数の上下移動が
可能である。これは、一つのパッチ内の２０画素をそれ
ぞれ１ビツト・ポジションだけシフトすることと同じで
ある。Ｙシフト論理は一度に１平面ずつ処理を実行する
ため、他をシフトせずにいくつかの平面のみをシフトさ
せることができる。

この処理には、ライン・ストレージＲＡＭ　３１８を使
用することもできる。通常、ライン・ストレージＲＡＭ
は、垂直に隣接したパッチのマージに使用される。しか
しながら、ライン・ストレージＩＩＡＩＩは、パッチの
１平面または平面のグループを、オリジナルのパッチ・
データそのものとマージするのに使用することもできる
。これは、ライン・ストレージＲＡＭが完全なラインを
集積し、かつＢ１１ｔ　ＲへＭの書き込みか初期化ξ、
ねるまではそれを画像メモリに書き込まないためである
。さらに、垂直隣接マージとは別に、パッチ内の全平面
の全行数を他のラインのデータと置換することもできる
。

Ｘシフトおよびマージ論理回路３１４には、多少の変更
を加えることができる。通常、デコーダＰＡＬ　６３２
は、ＭＩＩＸの選択人力に対応するバレル・シフタ６０
２．６０４．６０６．６０８にシフト制御信号が送信さ
れていることを確認するために使用される。しかし、望
むのであれば、デコーダＰＡＬを取り除き、バレル・シ
フタに送信されるシフト制御データをＭＩＸの選択デー
タと切り放して処理させることができる。簡単な例とし
ては、マージなしのシフトを実行することにより、パッ
チ１平面または複数の平面を、数値に従ってＸシフトさ
せることができる。

マージなしのＸおよびＹシフトとは、全ビットを平面内
のどのポジションにでも移動させることができ、しかも
平面を回転させることができるということである。この
回転とシフトとを使用してマスク書ぎ込みを実行すると
、様々な効果を得ることができる。

ｂ）平面スワツピング 木システムおよび方法は、平面を交換およびスワップさ
せることができる（すなわち、平面間処理）。既述した
ように、人力パッチ・レジスタ３１２は、出力レジスタ
３３０とは独立した平面選択を行うことができる。ＴＤ
Ｍ操作では、２平面のスワップが可能である。ＴＤＭま
たは非ＴＤＭ走査のいずれかで、いくつかの平面を他の
平面のオーバライドに使用することができる。この操作
は、出力レジスタ平面選択をスワップさせるか、または
人力平面選択と異なる設定にすることにより実行される
。

本システムでは、第１パッチの任意の数の平面を、第２
パッチの任意の数の平面でオーバライドさせることもで
きる（パッチ間処理）。他のシステムまたはマスク操作
プロセッサ（できればもう一つのＢ１１ｔプロセツサ）
と木システムおよび方法にシンクロナイズさせることに
より、与えられたパッチ平面の代わりに外部ソースから
のパッチを、出力マルチプレクサ３２４を経由して、出
力レジスタ３３０にロードすることができる。通常、出
力レジスタは、同じ画像メモリに書き込みを実行する２
つのｌ１ｌｉｔプロセツサに使用することができる。

上記の特徴の応用として考えられるのは、マスク・スワ
ツピング、グラフィック・オーバレイの変更（すなわち
、画像にオーバレイした１平而で、１サイズのグリッド
をスワップし、次に別のサイズのグリッドのスワップを
行う）、および画像のエンコーディング／デコーディン
グである。

ｒｖ、変形と強調 これらの技術には、多くの変形および強調を施すことが
できる。例えば、−度に完全な８ビツトのパッチ平面を
処理するために、８台のＢ１１ｔプロセツサ（またはＴ
ＤＭ使用の４台）を並行して実行させることができる。

この場合、λカレジスタ論理はパッチの各平面が、Ｂ１
１ｔプロセツサの一つへ送信されるように、また出力レ
ジスタ論理は各Ｂ１１ｔプロセツサから平面を受信し１
つのパッチを形成するように、変更することができる。

同様に、さらに多くの平面を処理する場合は、さらに多
くのＢ１１ｔプロセツサを使用することができる。

また、ハードウェアには、一つ以上の適用指定集積回路
（Ａｐｐｌｉｃａｔｉｏｎ　５ｐｅｃｉｆｆｉｃ　Ｉｎ
ｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：ＡＳＩＧ）を用いる
ことができる。また、すべての平面を同時に処理するこ
とにより、Ｂ目ｔプロセッサは論理演算同様、算術演算
を実行することができる。

さらに、もう一つのライン・ストレージＲＡＭ（現行ラ
イン・ストレージＲＡＭと同サイズ）を使用して、ベー
ジモードで読み込まれたデスティネーション・ラインを
保存することにより、論理演算中のデスティネーション
読み込みベージモード操作の中断を回避することができ
る。このＲＡＭは、画面ソース１行が読み込まれた後、
直接ロードされる。次に、ＲＡＭはライン・スト？−ジ
ＲへＭとともに並列に読み込まれる。各ＲＡＭは、Ｂ１
１ｔプロセツサの論理装置３１６の１人力と接続してい
る。デスティネーション・パッチは、無論デスティネー
ションに適合しているため、これらのＲＡＭのロード中
は、シフトおよびマージのハードウェアは必要でなく、
従ってＲＡＭは人力データバス３０４と直接接続できる
。論理ユニット３１７の第２人力に接糸売している２つ
めのライン・ストレージＲＡＭもまた、ソースと第２ソ
ース間の操作を実行でき、デスティネーション（第１お
よび第２ソース以外の）への出力を備えたものであフて
もよい。この場合、第２ライン・ストレージＲＡＭは、
シフトおよびマージの後に接続される。第２ソース・パ
ッチ平面は、デスティネーションと適合させる必要がな
いからである。

さらなる変形として、シフト／マージのマスク・データ
の１行を保存する別のライン・ストレージＲＡＭを使用
することもできる。これにより、マスクコピーの際に、
Ｂ１１ｔプロセツサは各平面に対し、縁り返しマスク平
面処理を行う必要がなくなる。このＲＡ　Ｍは、出力パ
ッチ・レジスタへの２つ以上の平面の処理に影響を与え
ることなく、プライベート、データバスを通じて、書き
込みマスク・レジスタ３２０に直接読み込むことができ
る。このＲＡＭを利用する場合、プロセッサは、次の行
に進む前に、出力行のすべての平面を処理しておく必要
があり、それによってマスク平面は、−度の操作しか必
要としないことになる。この場合、ライン・ストレージ
ＲＡＭは、ＴＤＭの２面に比べ８面すべてのデータを保
存するため、４倍の大きさが必要となる。

また、論理装置３１６の出力と書き込みマスク・レジス
タの人力との間に、第２のＡＬＵを使用することができ
る。この第２のＡＬＵの使用により、グラフィックス・
プロセッサ３０８は、マスク・コピーのエツジのマスク
・データの”＾ＮＤ″処理を実行する必要がなくなる。

このＡＬｔｌの第２人力が、現行エツジ／コーナー・パ
ターンを持つグラフィックス・フロセッサ３０８のソー
スとなる。データを書きみマスク・レジスタに直接バス
するためには、ＡＬＵには、バイパス・バスまたはモー
ドへのパス設定が必要である。

また、Ｂ１１ｊプロセツサは、時間領域多重化方式を用
いて８平而すべてを処理するよう修正することができる
。これは、Ｂ１１ｔクロックの速度をプロセッサ・クロ
・・ツクの８倍にする。（８フエーズをすべてカウント
するため）３木のフェーズ表示信号ラインと、処理平面
を追加するごとにＸシフトおよびマージ論理回路３１４
の追加が必要となる。

ライン・ストレージＲＡＭ　３１８もまた、２平面操作
の場合の４倍の大きさが必要となる。８フ工−ズ操作で
は、パッチの全８平面のシフトおよびマージを最初に実
行する。次のパッチの平面がパッチ人力レジスタ３１２
から供給されると、Ｘシフトおよびマージ回路は、第２
パッチの各平面を対応する平面とマージする。デコーダ
ＰＡＬ　６３２およびＸシフト制御ライン６１０は、２
フ工−ズＴＤＭ操作と同様の処理を実行する。出力パッ
チ・レジスタ３３０はすべてのシフトおよびマージされ
た平面を集積し、画像メモリに完全なパッチを書き込む
。

論理装買は、２フエーズ’Ｉ’　Ｄ　Ｍ操作と同様の処
理を実行し、デスティネーションとＸＹシフト後のソー
ス平面との間のプール演算を実行する。

■、結論 これまでの説明では、好適実施例および変形例について
述べたが、これらは例示であって、本発明の範囲を限定
するものでないことを理解されたい。

【図面の簡単な説明】

第１図は、第１画像のソース領域（ＳＯＬＩＲＣＥ　ｌ
）および第２画像のデスティネーション領域を示したビ
デオ・デイスプレィ画面を表す説明図、第２図は、第１
図のソース領域から論理演算゛ＯＲ”を実行して、第１
図のデスティネーション領域にブロックコピーを行った
後のビデオ・デイスプレィ画面を示す説明図、 第３図は、本発明のシステム（アーキテクチャ）の一実
施例を示す概略ブロック図、第４図は、パッチ・フォー
マットを表したもので、８平面の５×４パッチを示し、
パッチの各平面の画素ポジションに参照番号（０〜１９
）を記した説明図、 第５図は、パッチ（またはパッチ平面）の読み込みおよ
び書き込みにより、画素をマスク操作に配列するのに必
要な２次元のシフトおよびマージ操作を説明するための
マツプを示す説明図、第６図は、本発明のＸシフトおよ
び／またはマージ機能を実行するための第３図における
Ｘシフトおよびマージ・ブロック３１４の一実施例を示
した詳細なブロック図、 第７図は、本発明のＹシフト機能を実行するための第３
図におけるＹシフト・ブロック３１１ｉの一実施例を示
した詳細なブロック図、 第８図は、本発明のＹマージおよびベージモード・アク
セス機能を実行するための第３図におけるアドレス・ジ
ェネレータ３３３およびライン・ストレー・ジＲＡＭ　
３１Ｂのブロックの一実施例を示した詳細なブロック図
、 第９図は、パッチを保存し、パッチ平面を供給するため
の第３図における人カパッヂ・レジスタ・ブロック３１
２の一実施例を示した詳細なブロック図、 第１Ｏ図は、第１２図示のＸシフトおよびマージブロッ
ク３Ｉ４、およびその他の種々のシステム・ブロックの
実施例に用いられる時領域多重（ＴＤＭ）モードのクロ
ックおよびデータ信号を示すタイミング・チャート、 第１１図は、第１２図示のＸシフトおよびマージブロッ
ク３１４、およびその他の種々のシステム・ブロックの
実施例に用いられる非時間領域多重モードのクロックお
よびデータ信号を示すタイミング・チャート、 第１２図は、時間領域多重モードに適合する第３図のＸ
シフトおよびマージ・ブロックの他の実施例を示す詳細
なブロック図、 第１３図は、第３図示の出力レジスタ・ブロック３３０
の実施例を示す詳細なブロック図、第１４図は、木発明
で実行される書き込みマスク操作を示す説明図、 第１５図は、本発明のＸシフトおよびマージ機能と方法
とに含まれる代表的なステップを示すジェネラル・フロ
ー・チャート、 第１６図は、木発明のＹシフトおよびマージ機能と方法
とに含まれる代表的なステップを示すジェネラル・フロ
ー・チャート、 第１７図は、本発明のＸＹシフトおよびマージ機能と方
法とに含まれる代表的なステップを示すジェネラル・フ
ロー・チャート、 第１８図は、ソース・パッチとデスティネーション・パ
ッチ間の論理および／または算術演算の代表的なステッ
プを示すジェネラル・フロー・チャートである。 旦四匹λ ｈｘｖ−ｚｂＬｔ＜ｔｑ＝ＩＩｔｂ Ｆｉｇｕｒｅ　４ Ｆｉｇｕｒｅ　７ 手続ネ甫工Ｅ書 （方式） ％式％ １、事件の表示 特願平 １−７１６０４号 発明の名称 マスク操作実行方法、時間領域多重化方法および画像処
理方法 補正をする者 事件との関係

Claims (1)

1. 【特許請求の範囲】 １）パッチ形式化した画素データについてラスタ操作を
   実行する方法であって、 第１パッチを得るステップと、 第２パッチを得るステップと、 前記第１パッチの予め選択された画素と前記第２パッチ
   の予め選択された画素とをマージングして、前記第１お
   よび／または第２パッチと同じ数の画素を有するシフト
   したパッチを生成するステップと を具えたことを特徴とするラスタ操作実行方法。 ２）前記第１および第２パッチを、前記パッチの予め選
   択した列から予め選択した画素と同じパッチのラインか
   ら得ることにより、前記シフトしたパッチを、前記ライ
   ンの方向（Ｘ方向）にシフトされているものとしたこと
   を特徴とする請求項１記載のラスタ操作実行方法。 ３）前記第１および第２パッチを、前記パッチの予め選
   択した行から予め選択された画素と異なるパッチのライ
   ンから得ることにより、前記シフトしたパッチを、前記
   ラインを横切る方向（Ｙ方向）にシフトされているもの
   としたことを特徴とする請求項１記載のラスタ操作実行
   方法。 ４）第１パッチＡ１および第２パッチＡ２に関し請求項
   ２記載の方法を実行して、Ｘ方向にシフトしたパッチを
   生成し、 前記第１パッチＡ１および前記第２パッチＡ２とは異な
   るラインにある第１パッチＢ１および第２パッチＢ２に
   関し請求項２記載の方法を実行して、Ｘ方向にシフトし
   たパッチを生成し、 前記Ｘ方向にシフトしたパッチＡＸおよび前記Ｘ方向に
   シフトしたパッチＢＸに関して請求項３に記載の方法を
   実行して、ＸＹ方向にシフトしたパッチを得ることを特
   徴とするラスタ操作実行方法。 ５）前記シフトしたパッチと前記第１および第２のパッ
   チのいずれかとの間で論理および／または算術演算を実
   行するステップをさらに具えたことを特徴とする請求項
   １ないし４のいずれかの項に記載のラスタ操作実行方法
   。 ６）第３パッチを得るステップと、 前記シフトしたパッチと前記第３パッチとの間で論理お
   よび／または算術論理演算を実行するステップと をさらに具えたことを特徴とする請求項１ないし４のい
   ずれかの項に記載のラスタ操作実行方法。 ７）前記第１及び第２パッチはソースパッチであり、前
   記第３パッチはデスティネーションパッチであることを
   特徴とする請求項６記載のラスタ操作実行方法。 ８）前記ＸＹ方向にシフトしたパッチの部分をデスティ
   ネーションに書込むステップをさらに具え、前記部分は
   書込みマスクに関して選択されていることを特徴とする
   請求項４記載のラスタ操作実行方法。 ９）前記書込みマスクは画像平面または画像平面のパッ
   チ平面に設けられることを特徴とする請求項８記載のラ
   スタ操作実行方法。 １０）前記画像平面はソース平面であることを特徴とす
   る請求項９記載のラスタ操作実行方法。 １１）前記画像平面はデスティネーション平面であるこ
   とを特徴とする請求項９記載のラスタ操作実行方法。 １２）ライン上のすべてのパッチが処理されるまで請求
   項１ないし１１のいずれかの方法を繰返し実行すること
   を特徴とするラスタ操作実行方法。 １３）２以上の平面を有するパッチ形式化された画素デ
   ータについてラスタ操作を実行するラスタ操作実行方法
   であって、 第１パッチの第１平面を得るステップと、 第２パッチの第１平面を得るステップと、 第１パッチの第１平面内の予め選択したビット群と、第
   ２パッチの第１平面内の予め選択した他のビット群とを
   マージし、第１および／または第２パッチの第１平面と
   して同じ数のビット群を有するシフトされたパッチ平面
   を生成するステップと を具えたことを特徴とするラスタ操作実行方法。 １４）前記第１パッチの第１平面は、前記第１パッチを
   得てそこから第１平面を得ることによって得られ、およ
   び／または前記第２パッチの第１平面は、前記第２パッ
   チを得てそこから第１平面を得ることにより得られるこ
   とを特徴とする請求項１３記載のラスタ操作実行方法。 １５）前記第１および第２パッチのそれぞれの平面につ
   いて請求項１３または１４記載の方法を繰返し実行する
   ことを特徴とするラスタ操作実行方法。 １６）前記シフトされたパッチ平面は同じ数のビット群
   を有することを特徴とする請求項１５記載のラスタ操作
   実行方法。 １７）２以上の平面を有するパッチ形式化された画素デ
   ータにラスタ操作を実行するための時間領域多重化方法
   であって、 第１クロックサイクルで第１パッチを得るステップと、 前記第１クロックサイクルの第１時間部分で前記第１パ
   ッチの第１平面を選択するステップ第２クロックサイク
   ルで第２パッチを得るステップと、 前記第２クロックサイクルの第１時間部分で前記第２パ
   ッチの第１平面を選択するステップと、 前記第１パッチの前記第１平面内で予め選択した部分と
   、前記第２パッチの前記第１平面内で予め選択した部分
   とをマージングし、シフトされたパッチの第１平面を生
   成するステップと を具えたことを特徴とする時間領域多重化方法。 １８）前記第１クロックサイクルの第２時間部分で前記
   第１パッチの第２平面を選択するステップと、 前記第２クロックの第２時間部分で前記第２パッチの第
   ２平面を選択するステップと、 前記第１パッチの前記第２平面内で予め選択した部分と
   、前記第２パッチの前記第２平面内で予パッチの第２平
   面を得るステップと をさらに具えたことを特徴とする請求項１７記載の時間
   領域多重化方法。 １９）前記予め選択した部分は予め選択した列であり、
   前記シフトされたパッチはＸ方向にシフトされたパッチ
   であることを特徴とする請求項１７または１８記載の時
   間領域多重化方法。 ２０）前記予め選択した部分は予め選択した行であり、
   前記シフトされたパッチはＹ方向にシフトされたパッチ
   であることを特徴とする請求項１７ないし１９のいずれ
   かの項に記載の時間領域多重化方法。 ２１）画像が複数のパッチによって表現され、それぞれ
   のパッチが２次元の画素のアレーを表現し、各画素のデ
   ータは各平面におけるそれぞれの画素成分を有するもの
   である前記画像データの処理方法であって、 パッチの第１平面内でいくつかの数の画素成分を選択す
   るステップと、 パッチの第２平面で前記数の画素成分を選択するステッ
   プと、 前記第２平面内で選択した画素成分と前記第１平面内で
   選択した画素成分とを置換えるステップと を具えたことを特徴とする画像データ処理方法。 ２２）前記各平面において前記画素成分のすべてが選択
   されることを特徴とする請求項２１記載の画像データ処
   理方法。 ２３）画素成分の２次元アレーが選択されることを特徴
   とする請求項２１記載の画像データ処理方法。 ２４）前記第１および第２平面は同一パッチ上の平面で
   あることを特徴とする請求項２１ないし２３のいずれか
   の項に記載の画像データ処理方法。 ２５）前記第１および第２平面は異なるパッチ上の平面
   であることを特徴とする請求項２１ないし２３のいずれ
   かの項に記載の画像データ処理方法。 ２６）前記異なるパッチは異なる画像に関連しているこ
   とを特徴とする請求項２５記載の画像データ処理方法。 ２７）前記第１平面内で選択した画素成分と前記第２平
   面内で選択した画素成分を置換えることにより、前記第
   １平面と前記第２平面との間で前記選択した画素成分を
   交換するステップをさらに具えたことを特徴とする請求
   項２１ないし２６のいずれかの項に記載の画像データ処
   理方法。