JPH0215378Y2 - - Google Patents

Info

Publication number
JPH0215378Y2
JPH0215378Y2 JP3955384U JP3955384U JPH0215378Y2 JP H0215378 Y2 JPH0215378 Y2 JP H0215378Y2 JP 3955384 U JP3955384 U JP 3955384U JP 3955384 U JP3955384 U JP 3955384U JP H0215378 Y2 JPH0215378 Y2 JP H0215378Y2
Authority
JP
Japan
Prior art keywords
turned
switch
switching element
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3955384U
Other languages
Japanese (ja)
Other versions
JPS60153014U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3955384U priority Critical patent/JPS60153014U/en
Publication of JPS60153014U publication Critical patent/JPS60153014U/en
Application granted granted Critical
Publication of JPH0215378Y2 publication Critical patent/JPH0215378Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はミユーテイング回路に係り、例えば、
再生専用のメカニズム及び録音再生両用のメカニ
ズムを備えられたダブルカセツトテープレコーダ
に用いられる。
[Detailed description of the invention] Industrial application field The present invention relates to a muting circuit, for example,
Used in double cassette tape recorders equipped with a mechanism for playback only and a mechanism for both recording and playback.

従来技術 例えば、再生専用のメカニズム(以下、Aメカ
という)及び録音再生両用のメカニズム(以下、
Bメカという)を備えられたダブルカセツトテー
プレコーダでは、これらAメカからの再生信号、
Bメカからの再生信号、Bメカへの録音信号等を
夫々モード切換えに応じて切換えて用いる。
Conventional technology For example, a mechanism for playback only (hereinafter referred to as "A mechanism") and a mechanism for both recording and playback (hereinafter referred to as "A mechanism")
In a double cassette tape recorder equipped with a B mechanism, the playback signals from these A mechanisms,
The reproduction signal from the B mechanism, the recording signal to the B mechanism, etc. are switched and used in accordance with the mode switching.

このものは、Aメカを再生中にBメカを再生状
態に切換えるに際し、Bメカのプレイボタンに連
動のスイツチ切換えによりAメカからの再生信号
に代つてBメカからの再生信号が取出される構成
とされている。一方、外部端子からの外部信号を
Bメカに録音する外部録音モードからAメカから
の再生信号をBメカに録音するダビング録音モー
ドに切換えるに際し、Aメカのプレイボタンに連
動のスイツチ切換えによりAメカが再生状態、B
メカがダビング録音状態になる構成とされてい
る。
This device has a configuration in which when switching the B mechanism to the playback state while the A mechanism is being played, the playback signal from the B mechanism is extracted instead of the playback signal from the A mechanism by switching a switch linked to the play button of the B mechanism. It is said that On the other hand, when switching from the external recording mode in which the external signal from the external terminal is recorded to the B mechanism to the dubbing recording mode in which the playback signal from the A mechanism is recorded to the B mechanism, the A mechanism is activated by switching the switch linked to the play button of the A mechanism. is in playback state, B
It is said that the mechanism is configured to enter dubbing recording mode.

信号切換回路は一般にICを使用したロジツク
回路にて構成されており、上記のいずれの場合も
信号切換回路はAメカ、Bメカに設けられている
プレイボタン等にて制御される。
The signal switching circuit is generally composed of a logic circuit using an IC, and in any of the above cases, the signal switching circuit is controlled by a play button or the like provided on the A mechanism and the B mechanism.

考案が解決しようとする問題点 上記従来のダブルカセツトテープレコーダで
は、プレイボタン操作を行なうとこれに伴つてノ
イズを生じ、聴取者に不快感を与える他、録音中
にプレイボタン操作を行なうとノイズが磁気テー
プに記録されてしまう等の問題点があつた。
Problems that the invention aims to solve In the conventional double cassette tape recorder mentioned above, when the play button is operated, noise is generated, which causes discomfort to the listener, and when the play button is operated during recording, noise is generated. There were problems such as the data being recorded on the magnetic tape.

問題点を解決するための手段 本考案は、信号出力端子を短絡するスイツチン
グ素子と、スイツチと、スイツチのオンによりス
イツチング素子を一定期間オンにする時定数回路
と、スイツチのオフによりスイツチング素子を一
定期間オンにする時定数回路とを設けた構成とし
て上記問題点を解決したものであり、簡単な回路
構成で、スイツチのオン、オフに伴うスイツチン
グノイズを確実にミユーテイングし得るミユーテ
イング回路を提供することを目的とする。以下、
図面と共にその一実施例について説明する。
Means to Solve the Problem The present invention consists of a switching element that shorts the signal output terminal, a switch, a time constant circuit that turns on the switching element for a certain period of time when the switch is turned on, and a time constant circuit that turns on the switching element for a certain period of time when the switch is turned off. The above problem is solved by providing a time constant circuit that turns on the switch for a period of time, and provides a muting circuit that can reliably mute switching noise caused by turning on and off a switch with a simple circuit configuration. The purpose is to below,
One embodiment will be described with reference to the drawings.

実施例 図は本考案になるミユーテイング回路の一実施
例の回路図を示す。同図中、Q1は音声信号系ミ
ユーテイング用のトランジスタで、そのエミツタ
はアースされており、このコレクタは音声信号出
力端子1に接続されており、そのベースは抵抗
R1に接続されている。トランジスタQ2のコレク
タは抵抗R1に接続されており、そのエミツタは
+B電源に接続されており、そのベースは抵抗
R2を介して+B電源に接続されていると共に抵
抗R3に接続されている。トランジスタQ3のエミ
ツタはアースされており、そのコレクタは抵抗
R3に接続されており、そのベースは抵抗R4を介
してアースされている。
Embodiment The figure shows a circuit diagram of an embodiment of the muting circuit according to the present invention. In the figure, Q1 is a transistor for audio signal system muting, its emitter is grounded, its collector is connected to audio signal output terminal 1, and its base is connected to a resistor.
Connected to R1 . The collector of the transistor Q 2 is connected to the resistor R 1 , its emitter is connected to the +B power supply, and its base is connected to the resistor R 1
It is connected to the +B power supply via R 2 and to the resistor R 3 . The emitter of transistor Q 3 is grounded, and its collector is connected to a resistor
R 3 and its base is grounded via resistor R 4 .

Sはプレイボタン(図示せず)に連動のスイツ
チで、その可動接片はアースされており、その接
点は信号切換回路端子2に接続されている一方、
コンデンサC1、抵抗R5を介して抵抗R2と抵抗R3
との接続点に接続されており、更にダイオード
D、抵抗R6,R7を介して+B電源に接続されて
いる。抵抗R6と抵抗R7との接続点はコンデンサ
C2、抵抗R8を介してトランジスタQ3のベースに
接続されている。
S is a switch linked to a play button (not shown), whose movable contact piece is grounded, and whose contact point is connected to the signal switching circuit terminal 2;
capacitor C 1 , resistor R 2 and resistor R 3 through resistor R 5
It is further connected to the +B power supply via a diode D and resistors R 6 and R 7 . The connection point between resistor R6 and resistor R7 is a capacitor.
C 2 , connected to the base of transistor Q 3 via resistor R 8 .

スイツチSがオフされている初期状態におい
て、先ず、+B電源から抵抗R7、コンデンサC2
抵抗R8、トランジスタQ3のベース・エミツタを
介して電流が流れてコンデンサC2が充電される
一方、トランジスタQ3はベースバイアスされて
オンとされ、これにより、トランジスタQ2,Q1
はオンとされる。コンデンサC2の充電が完了す
るとトランジスタQ3のベースバイアスはなくな
り、トランジスタQ3,Q2,Q1はオフとされる。
一方、コンデンサC1には電流が流れないので充
電されていない。
In the initial state when switch S is turned off, first, resistor R 7 , capacitor C 2 ,
Current flows through resistor R 8 and the base-emitter of transistor Q 3 to charge capacitor C 2 , while transistor Q 3 is base-biased and turned on, which causes transistors Q 2 and Q 1 to
is turned on. When charging of capacitor C 2 is completed, the base bias of transistor Q 3 disappears, and transistors Q 3 , Q 2 , and Q 1 are turned off.
On the other hand, no current flows through capacitor C1 , so it is not charged.

ここで、プレイボタンを操作するとスイツチS
はオンとされる。これにより、端子2はアース電
位とされるので信号切換回路が作動されて信号切
換えが行なわれる一方、+B電源から抵抗R2
R5、コンデンサC1、スイツチSを介して電流が
流れてコンデンサC1が充電される。又、トラン
ジスタQ2はベースバイアスされてオンとされ、
トランジスタQ1もオンとされる。トランジスタ
Q1のオンにより端子1はアース電位とされ、こ
れにより、所謂ミユーテイング状態とされて端子
1に切換ノイズが取出されることはない。
Here, when you operate the play button, the switch S
is turned on. As a result, terminal 2 is set to ground potential, so the signal switching circuit is activated and signal switching is performed, while resistor R 2 ,
A current flows through R 5 , capacitor C 1 , and switch S to charge capacitor C 1 . Also, transistor Q2 is base biased and turned on,
Transistor Q1 is also turned on. transistor
When Q 1 is turned on, terminal 1 is brought to ground potential, so that a so-called muting state is established and no switching noise is extracted to terminal 1.

一方、充電されていたコンデンサC2の電荷は
抵抗R6、ダイオードD、スイツチS、抵抗R4
R8を介して放電される。
On the other hand, the electric charge of the capacitor C 2 that was being charged is transferred to the resistor R 6 , diode D, switch S, resistor R 4 ,
Discharged via R 8 .

トランジスタQ1,Q2のオン後、時定数C1
R2・R5による時間経過した時点でトランジスタ
Q2のベースバイアスはなくなり、トランジスタ
Q2はオフとされ、トランジスタQ1もオフとされ
てミユーテイング状態は解除される。
After transistors Q 1 and Q 2 are turned on, the time constant C 1
Transistor when time elapses due to R 2 and R 5
The base bias of Q 2 is gone and the transistor
Q 2 is turned off, transistor Q 1 is also turned off, and the muting state is released.

次に、又プレイボタンを操作するとスイツチS
はオフされる。これにより、端子2はHレベルと
されるので信号切換回路は非作動とされる一方、
+B電源から抵抗R7、コンデンサC2、抵抗R8
トランジスタQ3のベース・エミツタを介して電
流が流れてコンデンサC2が充電される一方、ト
ランジスタQ3はベースバイアスされてオンとさ
れ、これにより、トランジスタQ2,Q1はオンと
される。トランジスタQ1のオンにより、上記の
場合と同様にミユーテイング状態とされる。トラ
ンジスタQ3のオンにより、コンデンサC1の電荷
は抵抗R5,R3、トランジスタQ3を介して放電さ
れる。
Next, when you operate the play button again, the switch S
is turned off. As a result, terminal 2 is set to H level, so the signal switching circuit is deactivated, while
+B power supply to resistor R 7 , capacitor C 2 , resistor R 8 ,
Current flows through the base-emitter of transistor Q3 to charge capacitor C2 , while transistor Q3 is base biased and turned on, thereby turning on transistors Q2 and Q1 . By turning on the transistor Q1 , a muting state is established as in the above case. By turning on the transistor Q 3 , the charge in the capacitor C 1 is discharged through the resistors R 5 , R 3 and the transistor Q 3 .

トランジスタQ1,Q2のオン後、時定数C2
R7・R8による時間経過した時点でトランジスタ
Q3のベースバイアスはなくなり、トランジスタ
Q3はオフとされ、トランジスタQ2,Q1もオフと
されてミユーテイング状態は解除される。
After transistors Q 1 and Q 2 are turned on, the time constant C 2
Transistor when time elapses due to R 7 and R 8
The base bias of Q 3 is gone and the transistor
Q 3 is turned off, transistors Q 2 and Q 1 are also turned off, and the muting state is released.

効 果 上述の如く、本考案になるミユーテイング回路
は、オンとされて信号出力端子を短絡し、オフと
されてこの信号出力端子を開放するスイツチング
素子と、オンとされてその接点をアース、オフと
されてその接点を開放するスイツチと、電源、ス
イツチの接点、スイツチング素子には接続され、
スイツチのオンにより充電されてスイツチング素
子を一定期間オンにする一方、スイツチのオフに
より放電される時定数回路と、電源、スイツチの
接点、スイツチング素子に接続され、スイツチの
オフにより充電されてスイツチング素子を一定期
間オンにする一方、スイツチのオンにより放電さ
れる時定数回路とからなるため、比較的簡単な回
路構成で、スイツチのオン、オフに伴うスイツチ
ングノイズを確実にミユーテイングし得、これに
より、聴取者に不快感を与えることはなく、又、
例えば、ダブルカセツトテープレコーダに適用し
た場合、モード切換えに伴つて磁気テープにスイ
ツチングノイズが記録されることはない等の特長
を有する。
Effects As described above, the muting circuit according to the present invention has a switching element that is turned on to short-circuit the signal output terminal, and is turned off to open the signal output terminal, and a switching element that is turned on and short-circuits the signal output terminal, and a switching element that is turned on and short-circuits the signal output terminal. A switch is connected to the power supply, the switch contact, and the switching element to open the contact.
There is a time constant circuit that is charged when the switch is turned on and turns on the switching element for a certain period of time, and discharged when the switch is turned off, and a time constant circuit that is connected to the power supply, the switch contacts, and the switching element, and is charged when the switch is turned off and turns on the switching element. The switch is turned on for a certain period of time, and it consists of a time constant circuit that is discharged when the switch is turned on, so it is possible to reliably mute the switching noise that occurs when the switch is turned on and off with a relatively simple circuit configuration. , does not cause discomfort to the listener, and
For example, when applied to a double cassette tape recorder, it has the advantage that switching noise is not recorded on the magnetic tape due to mode switching.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案回路の一実施例の回路図である。 1……信号出力端子、S……プレイボタンに連
動のスイツチ、Q1〜Q3……トランジスタ、R2
R4〜R8……抵抗、C1,C2……コンデンサ、D…
…ダイオード。
The figure is a circuit diagram of one embodiment of the circuit of the present invention. 1...Signal output terminal, S...Switch linked to play button, Q1 to Q3 ...Transistor, R2 ,
R 4 ~ R 8 ... Resistor, C 1 , C 2 ... Capacitor, D...
…diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] オンとされて信号出力端子を短絡し、オフとさ
れて該信号出力端子を開放するスイツチング素子
と、オンとされてその接点をアース、オフとされ
て該接点を開放するスイツチと、電源、該スイツ
チの接点、該スイツチング素子に接続され、該ス
イツチのオンにより充電されて該スイツチング素
子を一定期間オンにする一方、該スイツチのオフ
により放電される時定数回路と、該電源、該スイ
ツチの接点、該スイツチング素子に接続され、該
スイツチのオフにより充電されて該スイツチング
素子を一定期間オンにする一方、該スイツチのオ
ンにより放電される時定数回路とよりなるミユー
テイング回路。
A switching element that shorts the signal output terminal when turned on and opens the signal output terminal when turned off; a switch that grounds the contact when turned on; and opens the contact when turned off; A contact point of the switch, a time constant circuit connected to the switching element, charged when the switch is turned on to turn on the switching element for a certain period of time, and discharged when the switch is turned off, the power source, and a time constant circuit connected to the switching element; , a time constant circuit connected to the switching element, charged when the switch is turned off to turn the switching element on for a certain period of time, and discharged when the switch is turned on.
JP3955384U 1984-03-19 1984-03-19 Muting circuit Granted JPS60153014U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3955384U JPS60153014U (en) 1984-03-19 1984-03-19 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3955384U JPS60153014U (en) 1984-03-19 1984-03-19 Muting circuit

Publications (2)

Publication Number Publication Date
JPS60153014U JPS60153014U (en) 1985-10-12
JPH0215378Y2 true JPH0215378Y2 (en) 1990-04-25

Family

ID=30547603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3955384U Granted JPS60153014U (en) 1984-03-19 1984-03-19 Muting circuit

Country Status (1)

Country Link
JP (1) JPS60153014U (en)

Also Published As

Publication number Publication date
JPS60153014U (en) 1985-10-12

Similar Documents

Publication Publication Date Title
JPH0215378Y2 (en)
JPH0320892Y2 (en)
JPH0316082Y2 (en)
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPS6030833Y2 (en) recording device
JPS6241432Y2 (en)
JPH0525046Y2 (en)
JPS634290Y2 (en)
JPH0319108Y2 (en)
JPS6017045Y2 (en) Tape recorder muting circuit
JPH0333951Y2 (en)
JPS604260Y2 (en) tape recorder
JPS6336506Y2 (en)
JPS5939357Y2 (en) Amplifier with tape recorder
JPH0356914Y2 (en)
JPS634291Y2 (en)
JPS606895Y2 (en) Tape recorder muting circuit
JPH0132227Y2 (en)
JPH054103Y2 (en)
JPS6034152Y2 (en) Tape recorder control circuit
JPS6325549Y2 (en)
JPS634288Y2 (en)
JPS6235Y2 (en)
JPS624893Y2 (en)
JPS5853706Y2 (en) Tape recorder cue device