JPH02153649A - Terminal number detection device of serial controller - Google Patents

Terminal number detection device of serial controller

Info

Publication number
JPH02153649A
JPH02153649A JP30759688A JP30759688A JPH02153649A JP H02153649 A JPH02153649 A JP H02153649A JP 30759688 A JP30759688 A JP 30759688A JP 30759688 A JP30759688 A JP 30759688A JP H02153649 A JPH02153649 A JP H02153649A
Authority
JP
Japan
Prior art keywords
node
nodes
terminals
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30759688A
Other languages
Japanese (ja)
Inventor
Shin Takebe
武部 慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP30759688A priority Critical patent/JPH02153649A/en
Publication of JPH02153649A publication Critical patent/JPH02153649A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accurately detect the number of terminals in a short time by jogging numeric data and fetching special codes through all the nodes and numeric data into a main controller when respective nodes receive the special codes and numeric data. CONSTITUTION:Plural nodes 10-1 to 10-n are connected in serial, and plural nodes are connected in a closed loop by including the main controller 100. A means transmitting the special codes and numeric data which follow the special codes is installed in the main controller 100, and jog means which jogs numeric data in accordance with the number of the connected terminals and means transmitting jogged numeric data to the node in a subsequent level by making it to follow the special codes are installed in the nodes. The main controller 100 detects the number of the terminals or the nodes based on numeric data following the special codes through plural nodes. Thus, the number of the nodes or the number of the terminals connected to the nodes can accurately be detected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプレス、工作機械、建設機械、船舶航空機等
の各種機械の集中管理システムおよび無人搬送装置、無
人倉庫等の集中管理システムに採用して好適な直列制御
装置に関し、特に複数のノードを直列に接続するととも
に、該複数のノードをメインコントローラを含んで閉ル
ープ状に接続し、各ノードにはそれぞれ1乃至複数の端
末が接続される直列制御装置において、上記端末数また
はノード数を容易に検出できるようにした直列制御装置
の端末数検出装置に関する。
[Detailed Description of the Invention] [Industrial Field of Application] This invention is applicable to centralized management systems for various machines such as presses, machine tools, construction machinery, ships and aircraft, as well as for unmanned transport devices, unmanned warehouses, etc. In particular, it relates to a series control device suitable for a serial control device, in which a plurality of nodes are connected in series, and the plurality of nodes are connected in a closed loop including a main controller, and each node is connected to one or more terminals. The present invention relates to a device for detecting the number of terminals in a serial control device that can easily detect the number of terminals or nodes in a control device.

〔従来の技術〕[Conventional technology]

プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉pJ等を集中管理する場合、装置各部の状
態を検出する多数のセンサおよび装置各部の状態を制御
する多数のアクチュエータが必要となる。このセンサお
よびアクチュエータの数は例えばプレスを考えた場合3
000以上にも及び、他の装置においては更に多数とな
るものもある。
When centrally managing presses, machine tools, construction machinery, ships, aircraft, unmanned transportation equipment, unmanned warehouse PJs, etc., it is necessary to have many sensors that detect the status of each part of the equipment, and many actuators that control the status of each part of the equipment. Become. For example, when considering a press, the number of sensors and actuators is 3.
000 or more, and some devices have even more.

従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサおよびアクチュエータをメインコ
ントローラに接続し、多数のセンサの出力をメインコン
トローラで収集するとともに、メインコントローラから
の信号により多数のアクチュ1−夕を制御1するように
構成される。
Conventionally, a centralized management system for centrally managing this type of equipment connects the many sensors and actuators mentioned above to a main controller, collects the outputs of the many sensors with the main controller, and uses signals from the main controller to control the many actuators. 1-configured to control 1-evening;

かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。
In the case of such conventional centralized control systems, as the number of sensors and actuators increases, the number of wiring connecting the main controller and the sensors and actuators also increases, and the configuration of the input/output section of the main controller also becomes extremely complex. Become.

そこで、複数のノードを直列に接続するとともに各ノー
ドに1乃至複数のセンサおよびアクチュエータを接続し
、これらノードをメインカントローラを介して環状に接
続し、このメインコントローラからの信号によって各ノ
ード制御するようにした構成が考えられている。かかる
構成の場合、基本的にはメインコントローラは信号入力
線と出力線だけでよく、また各ノードも信号入力線と出
力線を接続するだけでよいので、配線数を大幅に減少さ
せることができる。
Therefore, multiple nodes are connected in series, one or more sensors and actuators are connected to each node, these nodes are connected in a ring via a main controller, and each node is controlled by signals from this main controller. A configuration like this is being considered. In such a configuration, the main controller basically only needs signal input lines and output lines, and each node only needs to connect signal input lines and output lines, so the number of wires can be significantly reduced. .

しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の同時性および各アクチュエータの制御
の同時性をいかにして確保するかが問題となる。例えば
、各ノードにアドレスを割当て、このアドレスにもとづ
き各ノードを制御する構成を考えると、このアドレス処
理のための時間遅れが問題となり、各センサの出力の収
集および各アクチュエータの制御に関して満足すべき同
時性を確保することはできない。
However, if the above nodes are connected in series,
The problem is how to ensure the simultaneity of the outputs of each sensor and the simultaneity of control of each actuator. For example, if we consider a configuration in which an address is assigned to each node and each node is controlled based on this address, the time delay for this address processing becomes a problem, and it is necessary to satisfy the requirements for collecting the output of each sensor and controlling each actuator. Simultaneity cannot be guaranteed.

そこで、発明者等は、ノードを直列に接続する構成をと
りながらも各ノードにアドレスを割当てるという発想を
捨て、各ノードをその接続の順番によって識別するよう
にし、これによってアドレス処理を不要にするとともに
アドレス処理に伴う時間遅れを解消し、更にはノードの
構成を大幅に簡略化できるようにした直列制御2!l装
置を提供している。
Therefore, the inventors abandoned the idea of assigning an address to each node even though they had a configuration in which nodes were connected in series, and identified each node by the order of its connection, thereby eliminating the need for address processing. Serial control 2! eliminates the time delay associated with address processing and greatly simplifies the node configuration. l equipment is provided.

この装置によれば、各ノードは前段のノードからの信号
にセンサからの信号を所定のルールにもとづいて順次付
加し、また前段のノードからの信号から所定の信号を所
定のルールにもとづいて順次削除してアクチュエータに
出力するという構成をとる。この場合、各ノードにはア
ドレスは全く不要となり、また、アドレス処理が不要と
なるため各ノードにおける時間遅れはタイミング合せの
みの非常に小さいものとなり、またノードの構成も非常
に簡単なものとなる。
According to this device, each node sequentially adds a signal from a sensor to a signal from a previous node based on a predetermined rule, and also sequentially adds a predetermined signal from a signal from a previous node based on a predetermined rule. The configuration is such that it is deleted and output to the actuator. In this case, each node does not need an address at all, and since no address processing is required, the time delay at each node is very small, just due to timing alignment, and the node configuration is also very simple. .

ところで、上記構成をとる場合、各ノードおよびメイン
コントローラではデータの順番(信号中のデータの位置
)によってどのノードからのデータであるかどのノード
に対するデータであるかを識別することになる。したが
って、この場合、メインコントローラはノードの数およ
び各ノードに接続されたセンサおよびアクチュエータの
正確な数を把握する必要がある。そこで上記装置におい
ては適当な方法によりノードの数および各ノードに接続
されたセンサの数およびアクチュエータの数を数え、こ
の数えたノードの数、センサの数、アクチュエータの数
を切換スイッチ等でメインコントO−うに入力すること
により、これら数をメインコントローラに教える構成を
とっていた。
By the way, in the case of adopting the above configuration, each node and the main controller identify which node the data is from and to which node, based on the order of the data (the position of the data in the signal). Therefore, in this case the main controller needs to know the number of nodes and the exact number of sensors and actuators connected to each node. Therefore, in the above device, the number of nodes, the number of sensors, and the number of actuators connected to each node are counted by an appropriate method, and the counted number of nodes, number of sensors, and number of actuators are controlled by the main control using a changeover switch, etc. The configuration was such that these numbers were taught to the main controller by inputting them into the O-U.

しかし、ノードの数、センサの数、アクチュエータの数
を変更した場合は、この変更の毎にこれら数を数え直し
て再びメインコントローラに入力するという煩雑な作業
を行なう必要があり、作業能率の低下を招くとともに非
常に無駄な労力を要した。
However, if the number of nodes, sensors, or actuators is changed, it is necessary to re-count these numbers and re-enter them into the main controller each time the change is made, which is a tedious task and reduces work efficiency. This resulted in a lot of wasted effort.

また、これら数の入力ができたとしても、その数が正し
いか否かをチエツクするには入力時と同様に厖大な労力
を要した。例えば、システム立上げ時に上記チエツクを
行おうとしても、これを短時間に行うことはできなかっ
た。
Furthermore, even if these numbers could be input, checking whether the numbers were correct required an enormous amount of effort, just as when inputting them. For example, even if an attempt was made to perform the above checks at the time of system start-up, it was not possible to do this in a short time.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このように、上述した装置においてはノード数、センサ
数、アクチュエータ数等のメインコントローラへの入力
に非常に多くの労力を要し、fだ入力後においてこの入
力したノード数、センサ数、アクチュエータ数が正しい
か否かをチエツクする場合にも同様に非常に多くの労力
を必要とした。
In this way, in the above-mentioned device, it takes a lot of effort to input the number of nodes, the number of sensors, the number of actuators, etc. to the main controller, and after inputting the number of nodes, the number of sensors, the number of actuators, etc. Similarly, it required a great deal of effort to check whether or not it was correct.

そこでこの発明においてはノード数およびセンサ数、ア
クチュエータ数等の端末数を容易にかつ短時間で正確に
検出でき、メインコントローラにおけるノード数、セン
サ数、アクチュエータ数等を容易に設定し、かつ容易に
チエツクすることができる直列制御装置の端末数検出装
置を提供することを目的とする。
Therefore, in this invention, the number of terminals such as the number of nodes, the number of sensors, the number of actuators, etc. can be easily and accurately detected in a short time, the number of nodes, the number of sensors, the number of actuators, etc. in the main controller can be easily set, and the number of terminals, such as the number of nodes, sensors, and actuators, can be easily set. It is an object of the present invention to provide a device for detecting the number of terminals of a serial control device that can be checked.

〔課題を解決するための手段〕[Means to solve the problem]

この発明においては111数のノードを直列に接続する
とともに、該複数のノードをメインコントローラを含ん
で閉ループ状に接続し、各メートにはそれぞれ1乃至複
数の端末が接続される直列制御lH1において、前記メ
インコントローラに、特殊コードとこの特殊コードに続
く数値データを送出する手段を設けるとともに、前記各
ノードには該ノードに接続された端末の数に応じてまた
は所定単位値だけ前記特殊コードに続く数値データを歩
進させる歩進手段と、この歩進手段で歩進した数値デー
タを前記特殊コードに続けて次段のノードに送出する手
段とを設け、更に、前記メインコントローラには前記複
数のノードを経た前記特殊コードに続く数値データにも
とづき端末数またはノード数を検出する手段を設けたこ
とを特徴とする。
In this invention, 111 nodes are connected in series, and the plurality of nodes are connected in a closed loop including the main controller, and each mate is connected to one or more terminals. The main controller is provided with a means for transmitting a special code and numerical data following the special code, and each node is provided with a means for transmitting a special code and numerical data following the special code according to the number of terminals connected to the node or by a predetermined unit value. Further, the main controller is provided with an incrementing means for incrementing the numerical data, and a means for transmitting the numerical data incremented by the incrementing means to the next stage node following the special code, and further, the main controller has the plurality of The present invention is characterized in that means is provided for detecting the number of terminals or the number of nodes based on numerical data following the special code that has passed through the nodes.

〔作用〕[Effect]

メインコントローラから特殊コードおよびこの特殊コー
ドに続けて数値データを送出する。各ノードはこの特殊
コードおよび数値データを受信すると当該ノードに接続
された端末数または所定単位値だけ数値データを歩進さ
ゼる。全てのノードを経た特殊コードおよび数値データ
はメインコントローラに取込まれ、この数値データにも
とづき端末数またはノード数が検出される。
The main controller sends a special code and numerical data following this special code. When each node receives this special code and numerical data, it increments the numerical data by the number of terminals connected to the node or by a predetermined unit value. The special code and numerical data passed through all nodes are taken into the main controller, and the number of terminals or nodes is detected based on this numerical data.

〔実施例〕〔Example〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawings.

第2図はこの発明の直列制御I装置の端末数検出装置が
適用される直列制tIl装置の全体構成を示したもので
ある。この直列制御装置は例えばプレスの集中制御シス
テムに適用されるものである。この直列側a装置におい
て、メインコントローラ100は例えば図示しないプレ
スのコントローラ部に配設されるものであり、またセン
サ群1−1゜1−2.・・・1−nはプレスの各部に配
設され、プレスの各部の状態を検出するセンサ(入力端
末)に対応し、アクチュエータ群2−1.2−2.・・
・2−nはプレスの各部を制御するアクチュエータ(出
力端末)に対応するものである。この構成において、セ
ンサ群1−1とアクチュエータ群2−1はノード10−
1に接続され、センサ群1−2とアクチュエータ群2−
2はノード10−2に接続され、センサ群1−3とアク
チュエータ、群2−3はノード10−3に接続され、以
下同様にセンサ群1−4.1−5.・・・1−nおよび
アクチュエータ群2−4.2−5.・・・2−nは各ノ
ード10−4.10−5.・・・10−nにそれぞれ接
続される。
FIG. 2 shows the overall configuration of a serial control tIl device to which the terminal number detection device for a serial control I device of the present invention is applied. This series control device is applied, for example, to a centralized control system for a press. In this series-side apparatus a, the main controller 100 is disposed, for example, in the controller section of a press (not shown), and the sensor groups 1-1, 1-2. . . . 1-n corresponds to sensors (input terminals) disposed in each part of the press and detect the state of each part of the press, and actuator groups 2-1, 2-2, .・・・
・2-n corresponds to an actuator (output terminal) that controls each part of the press. In this configuration, the sensor group 1-1 and the actuator group 2-1 are connected to the node 10-
1, sensor group 1-2 and actuator group 2-
2 is connected to the node 10-2, the sensor group 1-3 and the actuator, the group 2-3 is connected to the node 10-3, and so on, the sensor group 1-4.1-5. ...1-n and actuator group 2-4.2-5. ...2-n is each node 10-4.10-5. ...10-n, respectively.

センサ群1−1.1−2.・・・1−nから出力された
プレス各部の状態を示す信号は各ノード10−1.10
−2.・・・10−nを介してメインコントローラ10
0に送出され、メインコントローラ100において収集
処理される。
Sensor group 1-1.1-2. ... Signals indicating the status of each part of the press output from 1-n are output from each node 10-1.10
-2. ...main controller 10 via 10-n
0 and is collected and processed by the main controller 100.

アクチュエータ群2−1.2−2.・・・2−nに対す
る信号はメインコントローラ100において生成され、
各ノード10−1.10−2.・・・10−nを介して
各アクチュエータ群2−1.2−2゜・・・2−nに送
出され、これにより各アクチュエータ群2−1.2−2
・・・2−nの各アクチュエータが制御される。
Actuator group 2-1.2-2. ...2-n is generated in the main controller 100,
Each node 10-1.10-2. ...10-n to each actuator group 2-1.2-2゜...2-n, and thereby each actuator group 2-1.2-2
...2-n each actuator is controlled.

上記構成において、ノード10−1.10−2゜・・・
10−nの数およびノード10−1.10−2゜・・・
10−nに接続されるセンサ群1−1.1−2゜・・・
1−nに含まれるセンサの数、アクチュエータ群2−1
.2−2.・・・2−nに含まれるアクチュエータの数
を検出する構成を付加した、この発明の一実施例にかか
るメインコントローラ100の構成を第1図に示す。
In the above configuration, nodes 10-1, 10-2゜...
10-n number and node 10-1.10-2°...
Sensor group 1-1.1-2゜ connected to 10-n...
Number of sensors included in 1-n, actuator group 2-1
.. 2-2. . . . 2-n shows the configuration of a main controller 100 according to an embodiment of the present invention, which includes an additional configuration for detecting the number of actuators included in 2-n.

第1図において、ノーマル送信回路101およびノーマ
ル受信回路105は各ノードに接続されたセンサ群1−
1.1−2.・・・1−nおよびアクチエエータ群2−
1.2−2.・・・2−nの制御等の通常の動作を実行
するものである。すなわち、ノーマル送信回路101は
各ノードに接続されたアクチュエータ群2−1.2−2
.・・・2−nをそれぞれ制御するデータ含むデータ信
号を発生し、このデータ信号をスイッチS、W 1の接
点B−A。
In FIG. 1, a normal transmitting circuit 101 and a normal receiving circuit 105 are connected to a sensor group 1-1 connected to each node.
1.1-2. ...1-n and actuator group 2-
1.2-2. . . . executes normal operations such as control of 2-n. That is, the normal transmitting circuit 101 has actuator groups 2-1, 2-2 connected to each node.
.. . . . Generates a data signal containing data for controlling the switches S and W1, respectively, and sends this data signal to the contacts B and A of the switches S and W1.

ラインjo、j1.J2.I3.・・・In−1を介し
て各ノー、ド10−1.10−2.−A O−nに順次
送出する。またノーマル受信回路105は各ノードに接
続されたセンサ群1−1.1−2.・・・1−nの検出
信号に対応する検出データをラインj1.j2.j3.
・・・jnを介して受入し、これら検出データの所定の
処理を実行する。なお、ノーマル送信回M101および
ノーマル受信回路105の詳細はこの発明の要旨ではな
いので、これ以上の説明は省略する。
Line jo, j1. J2. I3. . . . Each node, Do 10-1, 10-2, etc. via In-1. -A Send sequentially to O-n. Further, the normal receiving circuit 105 includes sensor groups 1-1.1-2. connected to each node. . . . The detection data corresponding to the detection signals of 1-n are sent to line j1. j2. j3.
...jn, and performs predetermined processing of these detected data. Note that the details of the normal transmission circuit M101 and the normal reception circuit 105 are not the gist of this invention, so further explanation will be omitted.

このシステムの起動時等において、このシステムに含ま
れるノード数、センサ数、アクチュエータ数等の端末数
を検出する場合は、1lIJt11回路104からの信
号によりスイッチSW1を図示した状態(A−8)から
(A−C)に切換える。同時に制御回路104はノーマ
ル送信回路101の動作を停止させ、NS生成回路10
2を駆動する。
When detecting the number of terminals included in this system, such as the number of nodes, the number of sensors, and the number of actuators, at the time of starting up this system, etc., the switch SW1 is moved from the state shown (A-8) by the signal from the 1lIJt11 circuit 104. Switch to (A-C). At the same time, the control circuit 104 stops the operation of the normal transmission circuit 101, and the NS generation circuit 10
Drive 2.

これによりNS生成回路102は端末数を検出するため
の特殊コードであるコード信@NSを発生する。このコ
ード信号NSはオア回路OR1、スイッチSW1の接点
C−A、ラインJoを介して初段のノード10−1に送
出される。
As a result, the NS generation circuit 102 generates a code signal @NS, which is a special code for detecting the number of terminals. This code signal NS is sent to the first stage node 10-1 via the OR circuit OR1, the contact CA of the switch SW1, and the line Jo.

NS生成回路102でコード信号NSの送出が終了する
と、これに同期してカウンタ区間ゼロ送信回路103が
駆動される。カウンタ区間ゼロ送信回路103は予め設
定された所定の区間(ビット数)だけ「0」を発生する
ものである。この区間が後述するように端末数を計数す
るためのカウンタ区間となる。この力ヴンタ区間ゼロ送
信回路103から発生されたrOJ信号は、上述したN
S生成回路102で生成されたコード信号NSに続いて
、オア回路OR1、スイッチSW1の接点C−Aライン
joを介して出力される。
When the NS generating circuit 102 finishes sending out the code signal NS, the counter section zero transmitting circuit 103 is driven in synchronization with this. The counter interval zero transmission circuit 103 generates "0" only in a predetermined interval (number of bits) set in advance. This section becomes a counter section for counting the number of terminals as described later. The rOJ signal generated from this power output section zero transmitting circuit 103 is
Following the code signal NS generated by the S generation circuit 102, it is outputted via the OR circuit OR1 and the contact point C-A line jo of the switch SW1.

第3図は以上の動作をタイミングチセー!・で示したも
のである。スイッチSW1が状態(A−B)に切換えら
れているときにはラインJO1すなわちメインコントロ
ーラ100の出力信号にはノーマル送信回路101の出
力が現われている(第3図(a))、スイッチSW1が
状I(A−B)から<A−C)に切換えられると(第3
図(d) ) 、NS生成回路103においてコード信
号NSが生成され、このコード信号NSがメインコント
ローラの出力信号に現われる(第3図(e))。NS生
成回路103からのコード信号NSの生成が終了すると
、続いてカウンタ区間ゼロ送信回路103から所宇のカ
ウンタ区間の間「0」が送出される(第3図(C))。
Figure 3 shows the timing of the above operations!・This is the one shown. When the switch SW1 is in the state (A-B), the output of the normal transmitting circuit 101 appears on the line JO1, that is, the output signal of the main controller 100 (FIG. 3(a)), and the switch SW1 is in the state I. When switched from (A-B) to <A-C) (third
3(d)), a code signal NS is generated in the NS generating circuit 103, and this code signal NS appears in the output signal of the main controller (FIG. 3(e)). When the generation of the code signal NS from the NS generating circuit 103 is completed, "0" is then sent from the counter interval zero transmitting circuit 103 for the desired counter interval (FIG. 3(C)).

このカウンタ区IJ rOJの信号は上述したコード信
号NSに続いてメインコントローラの出力信号に現われ
る(第3図(e))。なお、この実施例においてコード
信号NSとカウンタ区間との長さの和はCビットとなる
ように設定されている。
The signal of this counter section IJ rOJ appears in the output signal of the main controller following the code signal NS described above (FIG. 3(e)). In this embodiment, the sum of the lengths of the code signal NS and the counter section is set to be C bits.

ノード10−1.10−2.・・・10−nはそれぞれ
第5図に示すノード10のように構成される。
Node 10-1.10-2. ...10-n are each configured like the node 10 shown in FIG.

第5図において、ノーマル信号処理回路11は通常動作
の信号処理を行なうものである。すなわち、ノーマル信
号処理回路11はこのノード10に接続された図示しな
いセンサ群の出力をスイッチ5W12、オア回路0R1
1を介して次段のノードに送出する処理およびメインコ
ントローラ100のノーマル送信回路101から送信さ
れた信号からこのノード10に接続され、図示しないア
クチュエータ群に対する信号を抽出してこの信号をこの
ノードに接続されたアクチュエータ群に送出する処理を
行なう。なお、このノーマル処理回路11の詳細はこの
発明の要旨ではないのでこれ以上の説明は行なわない。
In FIG. 5, a normal signal processing circuit 11 performs signal processing for normal operation. That is, the normal signal processing circuit 11 outputs the outputs of the sensor group (not shown) connected to this node 10 through the switch 5W12 and the OR circuit 0R1.
1 to the next stage node, and from the signal transmitted from the normal transmission circuit 101 of the main controller 100, a signal for a group of actuators (not shown) connected to this node 10 is extracted, and this signal is sent to this node. Performs processing to send data to a group of connected actuators. Note that the details of this normal processing circuit 11 are not the gist of the present invention, so further explanation will not be given.

図示しない前段のノードから端末数を検出するためのコ
ード信号NSを入力すると、このコード信号NS検出回
路12で検出される。NS検出回路12はこのコード信
号NSの検出出力により5W11を図示の状態のオフか
らオンに切換え、スイッチ5W12を図示の状態のオン
からオフに切換える。また、NS検出回路12の出力は
Cビット遅延回路13に加えられ、Cビット遅延される
When a code signal NS for detecting the number of terminals is input from a previous node (not shown), the code signal NS is detected by the code signal NS detection circuit 12. The NS detection circuit 12 switches 5W11 from the off state shown in the figure to on, and switches the switch 5W12 from the on state shown in the figure to off. Further, the output of the NS detection circuit 12 is applied to a C-bit delay circuit 13 and delayed by C bits.

このCビット遅延回路13の出力によりスイッチ13は
図示のオフの状態からオンの状態に切換えられる。また
Cビット遅延回路13の出力はNS生成回路14に加え
られ、このCビット遅延回路13の出力にもとづき新た
にコード信号NSが生成される。
The output of the C-bit delay circuit 13 causes the switch 13 to be switched from the off state shown in the figure to the on state. Further, the output of the C-bit delay circuit 13 is applied to the NS generation circuit 14, and a new code signal NS is generated based on the output of the C-bit delay circuit 13.

スイッチ5W12をオフにしたことによりノーマル信号
処理回路11の出力は禁止される。また、スイッチ5W
11がオンにされたことにより前段のノードからの信号
はCビットシフト回路15に入力され、Cビット遅延さ
れる。ここでスイッチ5W11はコード信号NSが終っ
た時点でオンとなるので、Cビットシフト回路15には
このコード信号NSに続くカウンタ区間のデータのみが
加えられる。、Cビットシフト回路15はこのカウンタ
区間のデータをCビット遅延して出力する。このCビッ
トシフト回路15の出力はスイッチ5W13を介して+
1回路16に加えられ、Cビットシフト回路15から出
力されるカウンタ領域のデータに「1」が加算される。
By turning off the switch 5W12, the output of the normal signal processing circuit 11 is prohibited. Also, switch 5W
11 is turned on, the signal from the previous node is input to the C bit shift circuit 15 and delayed by C bits. Here, since the switch 5W11 is turned on when the code signal NS ends, only the data of the counter section following the code signal NS is applied to the C bit shift circuit 15. , C bit shift circuit 15 delays the data in this counter section by C bits and outputs the delayed data. The output of this C bit shift circuit 15 is +
1 circuit 16, and "1" is added to the data in the counter area output from the C bit shift circuit 15.

なお、この実施例ではこのノード10に接続される端末
の数、すなわちセンサ群に含まれるセンサの数およびア
クチュエータ群に含まれるアクチュエータの数をrlJ
としているので「1」が加算されるが、この数が「2」
以上のrNJであれば+1回路16の代わりに値rNJ
を加算する十N回路が設けられる。
In this embodiment, the number of terminals connected to this node 10, that is, the number of sensors included in the sensor group and the number of actuators included in the actuator group, are expressed as rlJ.
, so "1" is added, but this number is "2"
If rNJ is above, the value rNJ is replaced by +1 circuit 16.
A 1N circuit is provided for adding .

なお、ノードに接続される端末の数ではなくてノード自
体の数を検出する場合には、この実施例の場合と同様に
この+1回路16を用いることによって検出できる。
Note that when detecting the number of nodes themselves rather than the number of terminals connected to a node, the +1 circuit 16 can be used as in the case of this embodiment.

+1回路16の出力はスイッチ5W14に加えられる。The output of +1 circuit 16 is applied to switch 5W14.

スイッチ14は、前述したNS生成回路14でコード信
号NSの生成が終了した時点で図示のオフの状態からオ
ンの状態に切換えられる。
The switch 14 is switched from the off state shown in the figure to the on state at the time when the above-described NS generation circuit 14 finishes generating the code signal NS.

NS生成回路14の出力およびスイッチ5W14の出、
力はオア回路0R11に加えられる。
The output of the NS generation circuit 14 and the output of the switch 5W14,
The force is applied to the OR circuit 0R11.

したがって、オア回路0R11からは、まず、NS生成
回路14で生成されたコード信号NSが出力され、続い
て、+1回路16で「1」が加算されたカウンタ区間の
データが出力される。このオア回MORIIから出力さ
れるコード信号NSおよびカウンタ区間のデータは図示
しない次段のノードに送出される。
Therefore, the OR circuit 0R11 first outputs the code signal NS generated by the NS generation circuit 14, and then outputs the data of the counter section to which "1" has been added by the +1 circuit 16. The code signal NS outputted from this OR circuit MORII and the data in the counter section are sent to a next stage node (not shown).

ノード10における上述した動作を初段のノード10−
1に関してタイミングチャートで示すと第6図のように
なる。第6図において、ノード10−1にはメインコン
トローラ100で生成されたM6図(a)に示す信号が
入力される。この信号は前述した第3図(e)に示す信
号と同一である。
The above-described operation at the node 10 is performed at the first stage node 10-
The timing chart for 1 is shown in FIG. 6. In FIG. 6, the signal shown in FIG. M6 (a) generated by the main controller 100 is input to the node 10-1. This signal is the same as the signal shown in FIG. 3(e) described above.

この信号のコード信号NSがNS検出回路12で検出さ
れるとスイッチSWI 1はオフからオンになり(第6
図(b))、スイッチSWI 2はオンからオフになる
(第6図(C))、スイッチ5W11がオンになること
により入力信号のカウンタ区間のデータがCビットシフ
ト回路15に加えられ、カウンタ区間埴のデータがCビ
ット遅延される(第6図(d))。
When the code signal NS of this signal is detected by the NS detection circuit 12, the switch SWI1 is turned from off to on (sixth
(b)), the switch SWI 2 turns from on to off (see (c) in Fig. 6). When the switch 5W11 turns on, the data in the counter section of the input signal is added to the C bit shift circuit 15, and the counter The data in the section is delayed by C bits (FIG. 6(d)).

また、スイッチ5W13はNS検出回路12の出力をC
ビット遅延するCビット遅延回路13の出力によりオフ
からオンに切換えられる(第6図(e))。+1回路1
6はこのオンに切換えられたスイッチSW13を介して
Cビットシフト回路15から出力されるカウンタ領域の
データ(第6図(d))に「1」を加算して、カウンタ
のデータを第6図(f)に示すように歩進させる。
In addition, the switch 5W13 changes the output of the NS detection circuit 12 to C.
It is switched from off to on by the output of the C-bit delay circuit 13 that delays bits (FIG. 6(e)). +1 circuit 1
6 adds "1" to the data in the counter area (FIG. 6(d)) outputted from the C bit shift circuit 15 via the switch SW13 which has been turned on, and changes the counter data to the value shown in FIG. Step forward as shown in (f).

また、Cビット遅延回路13の出力によりNS生成回路
14が駆動されて、NS生成回路14から新たなコード
信号NSが出力される(第6図(9))。このNS生成
回路14からのコード信号NSの生成が終了するとスイ
ッチ5W14はオフからオンになり(第6図(h))、
このスイッチSW14から第6図1i)に示すデータ信
号が出力される。
Further, the NS generation circuit 14 is driven by the output of the C-bit delay circuit 13, and a new code signal NS is output from the NS generation circuit 14 ((9) in FIG. 6). When the generation of the code signal NS from the NS generation circuit 14 is completed, the switch 5W14 is turned from off to on (FIG. 6(h)).
A data signal shown in FIG. 6 1i) is output from this switch SW14.

第6図tg)に示すコード信号NSおよび第6図(i)
に示すデータ信号はオア回路0R11で合成され、第6
図(j)に示す信号として出力される。
The code signal NS shown in FIG. 6 (tg) and FIG. 6 (i)
The data signals shown in are synthesized by the OR circuit 0R11, and the sixth
The signal is output as shown in Figure (j).

なお、スイッチ5W11は例えば出力信号の送出が完了
した時点でオフし、スイッチ5W12はオンし、スイッ
チSWI 4はオフするように構成すればよい。
Note that the switch 5W11 may be configured to be turned off, for example, when sending out the output signal is completed, the switch 5W12 to be turned on, and the switch SWI4 to be turned off.

このようにノード10−1からはメインコントローラ1
00から出力されるコード信号NSに続くカウンタ区間
のデータに「1」が加算された信号がコード信号NSと
ともに出力される。
In this way, from node 10-1, main controller 1
A signal in which "1" is added to the data in the counter section following the code signal NS output from 00 is output together with the code signal NS.

第7図は端末数検出時に各ノード10−1.10−2.
・・・10−nから出力される信号の例を示したもので
ある。なお、第7図においては各ノード10−1.10
−2.・・・10−nに接続された端末数が「1」であ
り各ノードにおいてそれぞれ「1」が加算された場合を
示している。第7図に示すようにノード10−1からは
うインj1を介して第7図(a)に示す信号が出力され
る。この信号のカウンタ区間のデータは10道数の「1
」に対応しており前述した第6図(j)に示した信号と
同一である。ノード10−2からはラインJ2を介して
第7図(b)に示す信号が出力される。この信号のカウ
ンタ区間のデータは10進数の「2」に対応している。
FIG. 7 shows each node 10-1, 10-2.
. . . shows an example of a signal output from 10-n. In addition, in FIG. 7, each node 10-1.10
-2. . . . This shows a case where the number of terminals connected to 10-n is "1" and "1" is added at each node. As shown in FIG. 7, the signal shown in FIG. 7(a) is output from the node 10-1 via the crawling input j1. The data of the counter section of this signal is "1" of 10 roads.
” and is the same as the signal shown in FIG. 6(j) described above. A signal shown in FIG. 7(b) is output from the node 10-2 via the line J2. The data in the counter section of this signal corresponds to decimal number "2".

またノード10−3からはうインj3を介して第7図(
C)に示す信号が出力される。この信号のカウンタ区間
のデータは10進数の「3」に対応している。同様にし
てノード1〇−nからはうインjnを介して第7図(d
)に示す信号が出力され、この信号のカウンタ区間のデ
ータは10進数の「n」に対応することになる。
In addition, from the node 10-3 through the crawling in j3, the connection in FIG. 7 (
A signal shown in C) is output. The data in the counter section of this signal corresponds to the decimal number "3". Similarly, from node 10-n through crawling jn,
) is output, and the data in the counter section of this signal corresponds to decimal number "n".

ノード10−nから出力された信号はラインJnを介し
て第1図に示すメインコントローラ100に入力され、
この信号に含まれるコード信号NSがNS検出回路10
6で検出される。NS検出回路106はコード信号NS
の検出に応答してスイッチSW2を図示のオフの状態か
らオンに切換える。またNS検出回路106の出力はC
ビット遅延回路107でCビット遅延され、このCビッ
ト遅延回路107の出力により表示器109をイネイブ
ルにする。スイッチSW2がオンされたことにより、ラ
インjnから入力される信号のうちカウンタ区間のデー
タがカウンタ値検出回路108に入力される。カウンタ
値検出回路108はこの入力されたカウンタ区間のデー
タにもとづきこのシステムの端末数を検出する。このカ
ウンタ値検出回路108で検出された値は表示器109
に加えられ、システム端末数として表示される。
The signal output from the node 10-n is input to the main controller 100 shown in FIG. 1 via the line Jn,
The code signal NS included in this signal is detected by the NS detection circuit 10.
Detected at 6. The NS detection circuit 106 receives the code signal NS
In response to the detection, the switch SW2 is turned on from the off state shown in the figure. Also, the output of the NS detection circuit 106 is C
The signal is delayed by C bits in a bit delay circuit 107, and the output of this C bit delay circuit 107 enables the display 109. By turning on the switch SW2, data in the counter section of the signal input from line jn is input to the counter value detection circuit 108. The counter value detection circuit 108 detects the number of terminals in this system based on the input data of the counter section. The value detected by this counter value detection circuit 108 is displayed on the display 109.
and displayed as the number of system terminals.

メインコントローラ100における上記動作をタイミン
グチャートで示すと第4図のようになる。
The above operation in the main controller 100 is shown in a timing chart as shown in FIG.

第4図において、ラインjnからメインコントローラ1
00に入力される信号、すなわちメインコントローラの
入力信号(ffi4図(a))のコード信号NS検出回
路106で検出されると、スイッチSW2はオフからオ
ンになり(第4図(b))、メインコントローラの入力
信号のカウンタ区間のデータがカウンタ値検出回路10
8に取込まれる。表示器109はCビット遅延回路10
7の出力(第4図(C))によって動作可能となり、カ
ウンタ値検出回路108で取込まれたデータにもとづく
カウンタ値、この場合はnを表示する(第4図(e))
In Figure 4, from line jn to main controller 1
When the code signal NS detection circuit 106 detects the signal input to 00, that is, the input signal of the main controller (FIG. 4 (a)), the switch SW2 is turned from OFF to ON (FIG. 4 (B)). The data of the counter section of the input signal of the main controller is detected by the counter value detection circuit 10.
Incorporated into 8. The display 109 is the C bit delay circuit 10
7 (FIG. 4(C)), the counter value based on the data taken in by the counter value detection circuit 108, in this case n, is displayed (FIG. 4(E)).
.

なお、上記実施例では各ノード10−1.10〜2.,
10−nに接続される端末数をそれぞれ「1」としたが
、この値が「2」以上のrNJの場合にも前述したよう
に各ノードの+1回路16を十N回路で置換することに
よって同様に構成することができる。
Note that in the above embodiment, each node 10-1.10 to 2. ,
The number of terminals connected to 10-n is set to "1", but even if this value is rNJ of "2" or more, as mentioned above, by replacing the +1 circuit 16 of each node with 10N circuits, It can be configured similarly.

このようにしてメインコントローラ100の表示器10
9には全ノードに接続された端末(センサ、アクチュエ
ータ)の総数またはノードの総数が表示されることにな
り、オペレータはこの表示器109の表示値をみること
により全端末数またはノード数を容易にかつ確実に知る
ことができ、またチエツクすることができる。
In this way, the display device 10 of the main controller 100
9 displays the total number of terminals (sensors, actuators) connected to all nodes or the total number of nodes, and the operator can easily determine the total number of terminals or nodes by looking at the displayed value on this display 109. You can know it quickly and reliably, and you can also check it.

第8図は第5図に示したノード10の他の実施例を示し
たものである。この実施例においては各ノードで再びコ
ード信号NSを生成する構成をとらず、入力したコード
信号NSをスルーしてそのまま次段のノードに送出する
ように構成されている。かかる構成によるとノード数、
端末数を検出するために要する時間をさらに短縮するこ
とができる。
FIG. 8 shows another embodiment of the node 10 shown in FIG. In this embodiment, the code signal NS is not generated again at each node, but the input code signal NS is passed through and sent as is to the next node. According to such a configuration, the number of nodes,
The time required to detect the number of terminals can be further reduced.

第8図の構成において、ノーマル処理回路11は通常の
処理動作を行なうものである。このノーマル処理回路1
1は第5図に示したノーマル処理回路11と同様の動作
を行なう。
In the configuration shown in FIG. 8, the normal processing circuit 11 performs normal processing operations. This normal processing circuit 1
1 performs the same operation as the normal processing circuit 11 shown in FIG.

図示しない前段のノードから端末数を検出するための特
殊コードを示すコード信号NSが入力されると、このコ
ード信号NSはNS検出回路17で検出される。これに
よりNS検出回路17はスイッチ5W11をオフからオ
ンに切換え、スイッチ5W12をオンからオフに切換え
る。スイッチ5W12がオフにされるとノーマル処理回
路11の出力は禁止される。
When a code signal NS indicating a special code for detecting the number of terminals is input from a previous node (not shown), this code signal NS is detected by the NS detection circuit 17. As a result, the NS detection circuit 17 switches the switch 5W11 from off to on, and switches the switch 5W12 from on to off. When the switch 5W12 is turned off, the output of the normal processing circuit 11 is prohibited.

またNS検出回路17は検出したコード信号NSをその
まま通過させ、オア回路0R12に加える。
Further, the NS detection circuit 17 passes the detected code signal NS as it is, and adds it to the OR circuit 0R12.

スイッチSW11がオンにされると入力された信号のう
ちカウンタ区間のデータが+1回路18に加えられ、こ
こで「1」が加算される。なお、この実施例においては
スイッチSWI 1から出力された信号の先頭ピットに
「1」を加算するようにしており、カウンタ区間のデー
タは先頭ビットを最下位ピットとするように構成されて
いる。+1回路18の出力はオア回路0R12でNS検
出回路17から出力されるコード信号NSと合成され、
次のノードへ出力される。
When the switch SW11 is turned on, data in the counter section of the input signal is added to the +1 circuit 18, where "1" is added. In this embodiment, "1" is added to the first pit of the signal output from the switch SWI 1, and the data in the counter section is configured such that the first bit is the least significant pit. The output of the +1 circuit 18 is combined with the code signal NS output from the NS detection circuit 17 by the OR circuit 0R12.
Output to the next node.

第9図は以上の動作をタイミングチャートで示したもの
である。第9図(a)に示すような入力信号が入力され
、コード信号NSがNS検出回路17で検出されるとス
イッチ5W11は第9図(b)に示すようにオフからオ
ンに切換えられ、スイッチSW12は第9図(C)に示
すようにオンからオフに切換えられる。NS検出回路1
7は第9図(d)に示すように入力したコード信号NS
をそのまま通過させる。スイッチ5W11のオンにより
人力信号のうちのカウンタ区間のデータが抽出され、+
1回路18で、このデータの先頭ビットに「1」が加算
される(第9図(f))。NS検出回路17の出力(第
9図(d))と+1回路18の出力(第9図(f))は
オア回2BOR12で合成され、出力信号(第9図(g
))として出力される。
FIG. 9 is a timing chart showing the above operation. When an input signal as shown in FIG. 9(a) is input and a code signal NS is detected by the NS detection circuit 17, the switch 5W11 is switched from off to on as shown in FIG. 9(b), and the switch 5W11 is switched from off to on as shown in FIG. The SW 12 is switched from on to off as shown in FIG. 9(C). NS detection circuit 1
7 is the code signal NS input as shown in FIG. 9(d).
pass through as is. By turning on the switch 5W11, data in the counter section of the human signal is extracted, and +
One circuit 18 adds "1" to the first bit of this data (FIG. 9(f)). The output of the NS detection circuit 17 (Fig. 9(d)) and the output of the +1 circuit 18 (Fig. 9(f)) are combined in the OR circuit 2BOR12, and the output signal (Fig. 9(g)
)) is output.

第10図は、第8図に示すようなノード構成をとった場
合の各ノード10−1.10−2.・・・1Q−nから
出力される信号の一例を示したものである。第10図に
示す場合において、第7図に示した場合と同様に各ノー
ドに接続される端末がそれぞれ1である場合について示
されている。第7図と異なる点は、第7図の場合、最後
端ピッI・を最下位ピットとしているのに対し、第10
図の場合、最先端ピットを最下位ピットとしてカウンタ
区間のデータが歩進される。
FIG. 10 shows each node 10-1, 10-2. ... shows an example of a signal output from 1Q-n. In the case shown in FIG. 10, the case is shown in which the number of terminals connected to each node is one, similar to the case shown in FIG. The difference from Fig. 7 is that in Fig. 7, the rearmost pit I is the lowest pit, whereas the 10th pit is the lowest pit.
In the case of the figure, the data in the counter section is incremented from the most significant pit to the least significant pit.

なお、第8図の構成において、ノードに接続される端末
の数が2以上のrNJの場合は、+1回図18をrNJ
を加算する十N回路でe換すればよい。
In addition, in the configuration of FIG. 8, if the number of terminals connected to the node is 2 or more, rNJ
It is sufficient to convert it into e using a 10N circuit that adds the .

いずれの実施例においても各ノードで加算する数をノー
ド、アクチュエータ、センサの数等に対応させることに
よってシステム全体のノード数、アクチュエータ数、セ
ンサ数等を容易に検出することができる。
In either embodiment, the number of nodes, actuators, sensors, etc. of the entire system can be easily detected by making the number added at each node correspond to the number of nodes, actuators, sensors, etc.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この光間によれば、ノード数また
はノードに接続される端末数等を容易にかつ短時間に、
しかも正確に検出することができ、システムの動作を正
確にし、かつ安全にシステムを立ち上げることができる
As explained above, according to this optical communication, the number of nodes or the number of terminals connected to the nodes can be easily and quickly reduced.
Furthermore, it is possible to accurately detect, operate the system accurately, and start up the system safely.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例にかかわるメインコントロ
ーラの一例を示すブロック図、第2図はこの実施例が適
用される直列制御ll装置の全体構成を示すブロック図
、第3図、第4図は第1図に示したメインコントローラ
の動作を説明するタイミングチャート、第5図はこの実
施例にかかわるノードの一例を示すブロック図、第6図
は、第6図に示したノードの動作を説明するフローチャ
ート、第7図は第6図に示したノード構成における各ノ
ードの出力信号の一例を示す信号図、第8図はノードの
他の実施例を示すブロック図、第9図は第8図に示した
ノードの動作を説明するタイミングチャート、第10図
は第8図に示したノード構成における各ノードの出力信
号の一例を示す信号図である。 io、  1o−i、〜10−n・・・ノード、11・
・・ノーマル信号処理回路、12.17,106・・・
NS検出回路、13.107・・・Cビット遅延回路、
14.102・・・NS生成回路、15・・・Cビット
シフト回路、16.18・・・+1回路、100・・・
メインコントローラ、101・・・ノーマル送信回路、
103・・・カウンタ区間ゼロ送信回路、104・・・
制御回路、105・・・ノーマル受信回路、108・・
・カウンタ値検出回路、109・・・表示器。 (Q)/−ドto−+ の出力   NS    O−
−−−−01(b)  ノード10−2の出力   N
S    0−−−−−10(d)  ノー白0−nノ
出7:l   NS   OO110−−−−−(d)
NSS出出回路出力 (e)SWllの出力 +1回路の出力− ■ 口F閣−I −ロローー 第7図 第9図 ノード10−1の出力 (”d) ノード10−〇の出力
FIG. 1 is a block diagram showing an example of a main controller according to an embodiment of the present invention, FIG. 2 is a block diagram showing the overall configuration of a series control device to which this embodiment is applied, and FIGS. The figure is a timing chart explaining the operation of the main controller shown in Fig. 1, Fig. 5 is a block diagram showing an example of a node related to this embodiment, and Fig. 6 is a timing chart explaining the operation of the node shown in Fig. 6. 7 is a signal diagram showing an example of the output signal of each node in the node configuration shown in FIG. 6, FIG. 8 is a block diagram showing another embodiment of the node, and FIG. FIG. 10 is a timing chart for explaining the operation of the nodes shown in the figure, and FIG. 10 is a signal diagram showing an example of the output signals of each node in the node configuration shown in FIG. io, 1o-i, ~10-n... node, 11.
...Normal signal processing circuit, 12.17,106...
NS detection circuit, 13.107...C bit delay circuit,
14.102...NS generation circuit, 15...C bit shift circuit, 16.18...+1 circuit, 100...
Main controller, 101... normal transmission circuit,
103... Counter section zero transmission circuit, 104...
Control circuit, 105... Normal receiving circuit, 108...
- Counter value detection circuit, 109...display device. (Q)/-do to-+ output NSO-
----01(b) Output of node 10-2 N
S 0------10(d) No white 0-n no output 7:l NS OO110---(d)
NSS output circuit output (e) SWll output + 1 circuit output - ■ 口Fkaku-I -Roro- Figure 7 Figure 9 Output of node 10-1 ("d) Output of node 10-〇

Claims (4)

【特許請求の範囲】[Claims] (1)複数のノードを直列に接続するとともに、該複数
のノードをメインコントローラを含んで閉ループ状に接
続し、各ノードにはそれぞれ1乃至複数の端末が接続さ
れる直列制御装置において、前記メインコントローラに
、特殊コードとこの特殊コードに続く数値データを送出
する手段を設けるとともに、 前記各ノードには該ノードに接続された端末の数に応じ
て前記特殊コードに続く数値データを歩進させる歩進手
段と、この歩進手段で歩進した数値データを前記特殊コ
ードに続けて次段のノードに送出する手段とを設け、 更に、前記メインコントローラには前記複数のノードを
経た前記特殊コードに続く数値データにもとづき端末数
を検出する手段を設けた直列制御装置の端末数検出装置
(1) In a series control device in which a plurality of nodes are connected in series, the plurality of nodes are connected in a closed loop including a main controller, and each node is connected to one or more terminals, the main The controller is provided with means for transmitting a special code and the numerical data following the special code, and each node is provided with a step for incrementing the numerical data following the special code in accordance with the number of terminals connected to the node. and a means for transmitting the numerical data incremented by the incrementing means to the next stage node following the special code, and further, the main controller is provided with A device for detecting the number of terminals in a serial control device, comprising means for detecting the number of terminals based on subsequent numerical data.
(2)各ノードに接続される端末は、各ノードに対して
信号を出力する出力端末と各ノードから信号を入力する
入力端末とを含み、 歩進手段は当該ノードに接続された前記出力端末の数だ
け数値データを歩進させる請求項(1)の直列制御装置
の端末数検出装置。
(2) The terminal connected to each node includes an output terminal that outputs a signal to each node and an input terminal that inputs a signal from each node, and the stepping means is the output terminal connected to the node. 2. The device for detecting the number of terminals in a serial control device according to claim 1, wherein the numerical data is incremented by the number of terminals.
(3)各ノードに接続される端末は、各ノードに対して
信号を出力する出力端末と各ノードから信号を入力する
入力端末とを含み、 歩進手段は当該ノードに接続された前記入力端末の数だ
け数値データを歩進させる請求項(1)の直列制御装置
の端末数検出装置。
(3) The terminal connected to each node includes an output terminal that outputs a signal to each node and an input terminal that inputs a signal from each node, and the stepping means is the input terminal connected to the node. 2. The device for detecting the number of terminals in a serial control device according to claim 1, wherein the numerical data is incremented by the number of terminals.
(4)複数のノードを直列に接続するとともに、該複数
のノードをメインコントローラを含んで閉ループ状に接
続し、各ノードにはそれぞれ1乃至複数の端末が接続さ
れる直列制御装置において、前記メインコントローラに
、特殊コードとこの特殊コードに続く数値データを送出
する手段を設けるとともに、 前記各ノードには前記特殊コードに続く数値データを所
定単位値だけ歩進させる歩進手段と、この歩進手段で歩
進した数値データを前記特殊コードに続けて次段のノー
ドに送出する手段とを設け、更に、前記メインコントロ
ーラには前記複数のノードを経た前記特殊コードに続く
数値データにもとづきノード数を検出する手段を設けた
直列制御装置の端末数検出装置。
(4) In a series control device in which a plurality of nodes are connected in series, the plurality of nodes are connected in a closed loop including a main controller, and each node is connected to one or more terminals, the main The controller is provided with means for transmitting a special code and numerical data following the special code, and each of the nodes has step means for incrementing the numerical data following the special code by a predetermined unit value, and this step means. means for sending the numerical data incremented by the special code to the next stage node following the special code, and the main controller further includes means for calculating the number of nodes based on the numerical data following the special code that has passed through the plurality of nodes. A device for detecting the number of terminals in a series control device, which is provided with a means for detecting the number of terminals.
JP30759688A 1988-12-05 1988-12-05 Terminal number detection device of serial controller Pending JPH02153649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30759688A JPH02153649A (en) 1988-12-05 1988-12-05 Terminal number detection device of serial controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30759688A JPH02153649A (en) 1988-12-05 1988-12-05 Terminal number detection device of serial controller

Publications (1)

Publication Number Publication Date
JPH02153649A true JPH02153649A (en) 1990-06-13

Family

ID=17970963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30759688A Pending JPH02153649A (en) 1988-12-05 1988-12-05 Terminal number detection device of serial controller

Country Status (1)

Country Link
JP (1) JPH02153649A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0578082U (en) * 1992-03-26 1993-10-22 松下電工株式会社 Supervisory control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0578082U (en) * 1992-03-26 1993-10-22 松下電工株式会社 Supervisory control system

Similar Documents

Publication Publication Date Title
CN1037414A (en) The program loading method of distributed processing system (DPS) and system
JPH01245335A (en) Multiplexing system for programmable controller
JP2562701B2 (en) Error display device for data transmission system
EP0984363B1 (en) Distributed processing system and cooperating method
JPH02153649A (en) Terminal number detection device of serial controller
SE512647C2 (en) Procedure and control system for controlling a conveyor system as well as a plant for baling pulp
KR100774901B1 (en) Broadcast processing method for network system and network system
JPH03201636A (en) Data input controller for serial controller
JPH0785559B2 (en) Device for detecting the number of terminals in a serial controller
JP2917966B2 (en) Multi-stage switch connection information check method
JPS6143039A (en) Data transmission loop changeover device
JP3165978B2 (en) Switching control method
JPH0785560B2 (en) Device for detecting the number of terminals in a serial controller
JPS6259333B2 (en)
JPH01291548A (en) Series controller
JP2712834B2 (en) Failure support equipment
JPH06214601A (en) Back-up device for equipment controller
RU1795468C (en) Information processing system
JPH03196735A (en) Sampling time controller for series controller
SU448435A1 (en) Multi-coordinate numerical control system
JPH088581B2 (en) Multiple data link
JPH09323804A (en) Tracking device for physical distribution management system
JPS58182740A (en) Key scanning device
JPH08265446A (en) Output data inspecting device
JPS62132494A (en) Cascade remote control system