JPH02148772A - Optical sensor - Google Patents
Optical sensorInfo
- Publication number
- JPH02148772A JPH02148772A JP63301872A JP30187288A JPH02148772A JP H02148772 A JPH02148772 A JP H02148772A JP 63301872 A JP63301872 A JP 63301872A JP 30187288 A JP30187288 A JP 30187288A JP H02148772 A JPH02148772 A JP H02148772A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- substrate
- silicon semiconductor
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 239000002674 ointment Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 239000007789 gas Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 238000000137 annealing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業の利用分野〕
本発明は光学的測定装置、光スイツチング素子などに用
いられる光センサーに関するものであり、特にＰ−Ｉ−
Ｎ接合の非晶質シリコン半導体層を有する積層体（ダイ
オード）が互いに逆向きに接続した光センサーに関する
。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an optical sensor used in an optical measuring device, an optical switching element, etc., and particularly relates to a P-I-
The present invention relates to an optical sensor in which stacked bodies (diodes) having N-junction amorphous silicon semiconductor layers are connected in opposite directions.
本出願人は、Ｐ−Ｉ−Ｎ接合した非晶質シリコン半導体
層を有する積層体のダイオードが互いに逆向きに抱き合
わされ、両端層体間にバイアス電圧を印加する抱き合わ
せタイプの光センサ−（特願昭６２−３３１６２０号）
を提案した。The present applicant has developed an optical sensor of a tying type (specially (Gan Sho 62-331620)
proposed.
第６図は、その光センサーの構造を示す断面図である。FIG. 6 is a sectional view showing the structure of the optical sensor.
光センサーは、透明導電膜６２を被着した透明基板６１
上に、第１の導電型、第２の導電型、第３の導電型を接
合した、即ちＰ−Ｉ−Ｎ接合した非晶質シリコン半導体
層６３及び金属電極６４ｘ、６４ｙから成る積層体ｘ、
ｙを複数個形成して構成されている。The optical sensor includes a transparent substrate 61 covered with a transparent conductive film 62.
Above, a laminate x consisting of an amorphous silicon semiconductor layer 63 and metal electrodes 64x, 64y in which a first conductivity type, a second conductivity type, and a third conductivity type are bonded, that is, P-I-N bonded. ,
It is configured by forming a plurality of y.
透明基板６１はガラス、透光性セラミックなどから成り
、該透明基板６１の一主面には透明導電膜６２が被着さ
れている。The transparent substrate 61 is made of glass, translucent ceramic, or the like, and a transparent conductive film 62 is adhered to one main surface of the transparent substrate 61 .
透明導電膜６２は酸化錫、酸化インジウム、酸化インジ
ウム錫などの金属酸化物膜で形成され、透明基板６１の
一主面の少なくとも積層体ｘ、 ｙに共通の膜となる
ように形成されている。The transparent conductive film 62 is formed of a metal oxide film such as tin oxide, indium oxide, or indium tin oxide, and is formed to be a film common to at least the laminates x and y on one main surface of the transparent substrate 61. .
非晶質シリコン半導体層６３は、少なくとも金属電極６
４ｘ、６４ｙが形成される積層体ａ、 ｂ部分には、
第１の導電型、第２の導電型、第３の導電型を接合、即
ちＰ−Ｉ−Ｎ接合が形成されている。具体的には、非晶
質シリコン半導体層６３はシラン、ジシランなどのシリ
コン化合物ガスを基板温度２００℃に設定し、グロー放
電で該ガスを分解するプラズマＣＶＤ法や光ＣＶＤ法等
で被着され、Ｐ層はＰ型ドーピングガスを混入した反応
ガスで、Ｎ層はＮ型ドーピングガスを混入した反応ガス
で夫々形成される。The amorphous silicon semiconductor layer 63 has at least the metal electrode 6
In the laminate a and b parts where 4x and 64y are formed,
A first conductivity type, a second conductivity type, and a third conductivity type are connected, that is, a P-I-N junction is formed. Specifically, the amorphous silicon semiconductor layer 63 is deposited using a plasma CVD method, a photo CVD method, or the like, in which a silicon compound gas such as silane or disilane is set at a substrate temperature of 200° C., and the gas is decomposed by glow discharge. , the P layer is formed using a reactive gas mixed with a P-type doping gas, and the N layer is formed using a reactive gas mixed with an N-type doping gas.
金属電極６４ｘ、６４ｙは、非晶質シリコン半導体Ｆｔ
６３上に所定形状の間隔を置いて形成され、これにより
、積層体ｘ、ｙが基板６１上に形成されることになる。The metal electrodes 64x and 64y are made of amorphous silicon semiconductor Ft.
They are formed on the substrate 63 at predetermined intervals, so that the stacked bodies x and y are formed on the substrate 61.
金属電極６４ｘ、６４ｙは、具体的には、非晶質シリコ
ン半導体層６３上にマスクラ装着し、ニッケル、アルミ
ニウム、チタン、クロム等の金属を被着したり、非晶質
シリコン半導体層６３上にニッケル、アルミニウム、チ
タン、クロム等の金属膜を被着した後、レジスト・エツ
チング処理したりして所定パターンに形成される。Specifically, the metal electrodes 64x and 64y are formed by attaching a mask onto the amorphous silicon semiconductor layer 63 and depositing a metal such as nickel, aluminum, titanium, or chromium on the amorphous silicon semiconductor layer 63. After depositing a metal film of nickel, aluminum, titanium, chromium, etc., a resist etching process is performed to form a predetermined pattern.
そして、金属電極６４ｘ、６４ｙ間に外部回路（図示せ
ず）から一定のバイアス電圧が印加される。今、積層体
Ｘ側の非晶質シリコン半導体層６３Ｘには逆バイアス、
積層体ｙ側の非晶質シリコン半導体Ｆ６３ｙには順バイ
アスようにする。A constant bias voltage is applied between the metal electrodes 64x and 64y from an external circuit (not shown). Now, a reverse bias is applied to the amorphous silicon semiconductor layer 63X on the side of the stacked body X.
The amorphous silicon semiconductor F63y on the stacked body y side is forward biased.
上述の光センサーの透明基板６１側より光照射されると
、積層体Ｘ及び積層体ｙに光起電力が生じるが、互いに
逆電位であるため相殺され、実際には光起電流は流れな
いものの、金属電極６４ｘに＋、金属電極６４ｙに−で
バイアス電圧が印加されているので、積層体Ｘに逆方向
光電流が発生する。なお、積層体ｙはダイオードの順方
向抵抗から成る抵抗体となる。When light is irradiated from the transparent substrate 61 side of the above-mentioned photosensor, a photovoltaic force is generated in the laminates X and y, but since they have opposite potentials, they cancel each other out, and although no photovoltaic current actually flows. Since a positive bias voltage is applied to the metal electrode 64x and a negative bias voltage is applied to the metal electrode 64y, a reverse photocurrent is generated in the stacked body X. Note that the laminated body y becomes a resistor consisting of a forward resistance of a diode.
そして、２つの金属電極６４ｘ、６４ｙ間の電流は積層
体Ｘの金属電極６４ｘ−非晶質シリコン半導体層６３ｘ
のＮ層−１層−ＰＨ〜透明導電膜６２−積層体ｙの非晶
質シリコン半導体層６３ｙのＰ層−１層−Ｎ層−金属電
極６４ｙに流れる。The current between the two metal electrodes 64x and 64y is the metal electrode 64x of the stacked body X-the amorphous silicon semiconductor layer 63x.
It flows from N layer-1 layer-PH to transparent conductive film 62-P layer-1 layer-N layer-metal electrode 64y of amorphous silicon semiconductor layer 63y of laminate y.
即ち、光センサー全体において見かけ上、光照射によっ
て抵抗が低下したことになり、光導電型センサーのよう
にはたらく。これにより、照度−抵抗値特性がリニアと
なり、γ値が約１となる。That is, the resistance of the entire optical sensor appears to be lowered by light irradiation, and it functions like a photoconductive type sensor. As a result, the illuminance-resistance value characteristic becomes linear, and the γ value becomes approximately 1.
しかしながら、上述の光センサーにおいて、透明導電膜
６２は、所定以下の抵抗値と高い透明度が必要であるた
めに、透明導電膜６２が高価と成ってしまう。また、非
晶質シリコン半導体層６３を高温、例えば３００℃以上
で成膜すると、透明導電膜６２が変質してしまい、特性
の高い光センサーの達成を大きく妨げていた。However, in the above-mentioned optical sensor, the transparent conductive film 62 is required to have a resistance value below a predetermined value and high transparency, so the transparent conductive film 62 becomes expensive. Further, if the amorphous silicon semiconductor layer 63 is formed at a high temperature, for example, 300° C. or higher, the transparent conductive film 62 is deteriorated, which greatly hinders the achievement of an optical sensor with high characteristics.
本発明は、上述の問題点に基づいて案出されたものであ
り、その目的は透明導電膜を不要とし、低コストの光セ
ンサーを提供することにある。The present invention was devised based on the above-mentioned problems, and its purpose is to provide a low-cost optical sensor that does not require a transparent conductive film.
また、別の目的は、簡単な構造で長波長側の感度が向上
する光センサーを提供することにある。Another object is to provide an optical sensor with a simple structure and improved sensitivity on the long wavelength side.
〔目的を達成するための具体的な手段〕本発明によれば
、上述の目的を達成するため、透明基板上に、少なくと
も基板側の一層が微結晶状態であるＰ−１−Ｎ接合した
非晶質シリコン半導体層とバイアス電圧が印加される金
属電極とが重畳して成る少なくとも２つの積層体を形成
するとともに、該積層体かを介して該微結晶層が互いに
逆向きに接続された光センサーが提供される。[Specific Means for Achieving the Object] According to the present invention, in order to achieve the above-mentioned object, a P-1-N bonded non-conductor is provided on a transparent substrate, at least one layer on the substrate side being in a microcrystalline state. A crystalline silicon semiconductor layer and a metal electrode to which a bias voltage is applied overlap to form at least two laminates, and the microcrystalline layers are connected in opposite directions to each other via the laminates. A sensor is provided.
以下、本発明の光センサーを図面に基づいて詳細に説明
する。Hereinafter, the optical sensor of the present invention will be explained in detail based on the drawings.
第１図は本発明に係る光センサーの構造を示す断面構造
図である。FIG. 1 is a cross-sectional structural diagram showing the structure of an optical sensor according to the present invention.
本発明の光センサーは、透明基板１上に、少なくとも基
板１側に微結晶の層を有するＰ−Ｉ−Ｎ接合した非晶質
シリコン半導体層２及び金属電極３ａ、３ｂを重畳され
て構成されている。The optical sensor of the present invention is constructed by superimposing a P-I-N bonded amorphous silicon semiconductor layer 2 having a microcrystalline layer on at least the substrate 1 side and metal electrodes 3a and 3b on a transparent substrate 1. ing.
透明基板１はガラス、透光性セラミックなどから成り、
該透明基板１の一主面には微結晶状態のの層を含むＰ−
Ｉ−Ｎ接合した非晶質シリコン半導体層２が形成されて
いる。The transparent substrate 1 is made of glass, translucent ceramic, etc.
One main surface of the transparent substrate 1 includes a layer of P- in a microcrystalline state.
An amorphous silicon semiconductor layer 2 having an I-N junction is formed.
非晶質シリコン半導体層２は、基板側から２層２ｐ、１
層２１及びＮ層２ｎが順次積層されている。光入射がさ
れる基板側に２層２ｐを配置するのは、ＮＦｊ２ｎに比
べ窓層の効果があるためである。The amorphous silicon semiconductor layer 2 consists of two layers 2p and 1 from the substrate side.
The layer 21 and the N layer 2n are sequentially laminated. The reason why the two layers 2p are arranged on the side of the substrate through which light is incident is because it has a window layer effect compared to NFj2n.
金属電極３ａ、３ｂは、非晶質シリコン半導体層２上に
所定形状の間隔を置いて形成され、外部回路より、バイ
アス電圧が印加される。この金属電極３ａ、３ｂは非晶
質シリコン半導体層２上にマスクを装着し、ニッケル、
アルミニウム、チタン、クロム等の金属を被着したり、
非晶質シリコン半導体層２上にニッケル、アルミニウム
、チタン、クロム等の金属膜を被着した後、レジスト・
エツチング処理したりして所定パターンに形成される。The metal electrodes 3a and 3b are formed on the amorphous silicon semiconductor layer 2 at predetermined intervals, and a bias voltage is applied from an external circuit. These metal electrodes 3a and 3b are formed by attaching a mask to the amorphous silicon semiconductor layer 2, and using nickel,
Coating metals such as aluminum, titanium, chromium, etc.
After depositing a metal film of nickel, aluminum, titanium, chromium, etc. on the amorphous silicon semiconductor layer 2, a resist film is applied.
It is formed into a predetermined pattern by etching.
本発明の特徴であるＰ−Ｉ−Ｎ接合した非晶質シリコン
半導体層２は、シラン、ジシランなどのシリコン化合物
ガスと水素等のキャリアガスとが所定比に混合された反
応成膜ガスをグロー放電で分解するプラズマＣＶＤ法や
光ＣＶＤ法等で成膜され、Ｐ層２ｐ成膜時にはこの反応
成膜ガスにジボランなどのＰ型ドーピングガスを混入し
た反応ガスで、Ｎ層２ｎ成膜時にはこの反応成膜ガスに
フォスフインなどのＮ型ドーピングガスを混入した反応
ガスで夫々成膜される。The P-I-N bonded amorphous silicon semiconductor layer 2, which is a feature of the present invention, is produced by using a reactive film-forming gas in which a silicon compound gas such as silane or disilane and a carrier gas such as hydrogen are mixed in a predetermined ratio. Films are formed by plasma CVD or photoCVD methods that are decomposed by discharge, and when forming a 2p P layer, this reaction film is mixed with a P-type doping gas such as diborane, and when forming a 2n N layer, this reaction gas is used. Each film is formed using a reaction gas mixed with an N-type doping gas such as phosphine.
そして、本発明においては、非晶質シリコン半導体層２
は、基板側の層を少な（とも微結晶状態にして、従来の
透明導電膜を不要としたことである。即ち、微結晶状態
の非晶質シリコン半導体層を低抵抗化し、Ｐ−Ｉ−Ｎ接
合した非晶質シリコン半導体層によって形成されるダイ
オードを構成すると同時に、２つの積層体ａｚｂを互い
に逆方向に接続するための層となる。In the present invention, the amorphous silicon semiconductor layer 2
This method eliminates the need for a conventional transparent conductive film by reducing the number of layers on the substrate side (both in a microcrystalline state).In other words, by reducing the resistance of the amorphous silicon semiconductor layer in a microcrystalline state, P-I- It constitutes a diode formed by the N-junctioned amorphous silicon semiconductor layer, and at the same time serves as a layer for connecting the two stacked bodies azb in opposite directions.
非晶質シリコン半導体層２の基板１側の層、例えば２層
２ｐが微結晶状態である。この微結晶状態を達成するに
は、成膜中の基板温度を４００℃以上で成膜することで
ある。シリコン原子に結合する水素原子が低下して、非
晶質状態に比べ安定した結晶状態、即ち本発明でいう微
結晶状態の層が達成できる。そして２層２ｐの中に取り
込まれる水素濃度を測定すると、１０原子％未満となる
。A layer of the amorphous silicon semiconductor layer 2 on the substrate 1 side, for example, the second layer 2p, is in a microcrystalline state. In order to achieve this microcrystalline state, the substrate temperature during film formation must be 400° C. or higher. The number of hydrogen atoms bonded to silicon atoms decreases, making it possible to achieve a crystalline state that is more stable than an amorphous state, that is, a microcrystalline state layer as used in the present invention. When the hydrogen concentration taken into the double layer 2p is measured, it is less than 10 atomic %.
これにより、２層２ｐのシート抵抗が１００〜５００Ω
／口となる。さらに、１層２１の基板温度を４００℃以
上で成膜すると、光劣化による特性低下が有効に抑えら
れ、光学的ギャップが小さくなり、長波長側の感度が向
上する。尚、２層２ｐの厚みは、所定以下の抵抗値を得
るために、少なくとも１０００〜２０００人程度であれ
ばよく、これ以上であると透過率が低下し、逆にこれ未
満であると抵抗値が増大し、いづれにおいても、特性の
低下を招いてしまう。また、２層２ｐの厚みの制御によ
って、基板側から入射される光のうち短波長側の光をカ
ット制御するために利用してもよい。As a result, the sheet resistance of the two layers 2p is 100 to 500Ω.
/ Becomes a mouth. Further, when the substrate temperature of one layer 21 is formed at 400° C. or higher, the deterioration of characteristics due to photodeterioration is effectively suppressed, the optical gap is reduced, and the sensitivity on the long wavelength side is improved. The thickness of the two layers 2p should be at least 1000 to 2000 in order to obtain a resistance value below a predetermined value; if it is more than this, the transmittance will decrease, and if it is less than this, the resistance value will be reduced. increases, resulting in a deterioration of characteristics in either case. Further, by controlling the thickness of the two layers 2p, it may be used to control cutting of light on the shorter wavelength side among the light incident from the substrate side.
第２図は、非晶質シリコン半導体層を高温基板（４００
℃）上で成膜したもの（線Ａ）と、通常の温度、例えば
２００℃で成膜したもの（線Ｂ）との照射時間による光
劣化状況を示す図であり、第３図は、非晶質シリコン半
導体層を高温基板上に成膜したもの（線Ｃ）と、通常の
温度、例えば２００℃で成膜したもの（線Ｄ）との分光
感度を示す特性図である。Figure 2 shows an amorphous silicon semiconductor layer deposited on a high temperature substrate (400℃).
FIG. It is a characteristic diagram showing the spectral sensitivity of a crystalline silicon semiconductor layer formed on a high-temperature substrate (line C) and a layer formed at a normal temperature, for example, 200° C. (line D).
また、２層２ｐを次の成膜方法ですることもできる。２
層２ｐの成膜時の基板温度を１２０〜２００℃、好まし
くは１６０℃と通常の温度範囲内に設定して、成膜反応
ガスの水素流量比を０． ４〜０．２％（ＳＩＨ４／Ｈ
２） ％成膜中の反応室ガス圧を２．０〜３． ０ Ｔ
ｏｒｒｓ放電を起こすための出力を０．５〜１．０％Ｉ
ｌ／ｃＩ１１２に設定する。さらに、成膜が形成された
後に、アニール処理として４００℃で約１時間晒すこと
によって、非晶質状態に比べ安定した結晶状態、即ち本
発明でいう微結晶状態の層が達成できる。尚、上述のア
ニール工程を、１層２１高温基板の成膜で兼ねることも
可能である。Further, the two-layer 2p can also be formed by the following film formation method. 2
The substrate temperature during film formation of the layer 2p is set within the normal temperature range of 120 to 200°C, preferably 160°C, and the hydrogen flow rate ratio of the film forming reaction gas is set to 0. 4-0.2% (SIH4/H
2) % The reaction chamber gas pressure during film formation is 2.0-3. 0 T
The output to cause orrs discharge is 0.5-1.0%I.
Set to l/cI112. Furthermore, by exposing the layer to 400° C. for about 1 hour as an annealing treatment after the film is formed, a layer in a crystalline state that is more stable than an amorphous state, that is, a microcrystalline state in the present invention can be achieved. Note that it is also possible to perform the above-described annealing process by forming a single layer 21 on a high-temperature substrate.
このようにすれば、アニール工程の時間を節約でき、さ
らに上述したように、光劣化の低下又は分光感度の長波
長側のシフトが達成できる。このようにして形成された
２層２ｐのシート抵抗は１〜３０にΩ／日前後と、低抵
抗化を達成することができる。In this way, the time for the annealing process can be saved, and furthermore, as described above, it is possible to reduce photodeterioration or shift the spectral sensitivity toward longer wavelengths. The sheet resistance of the two layers 2p formed in this way is about 1 to 30 Ω/day, and low resistance can be achieved.
第４図及び第５図は、２層２ｐのみの評価実験の結果で
ある。第４図は成膜時の基板温度に対する成膜後のアニ
ール工程前（線Ｅ）及びアニール工程後（線Ｆ）による
導電率の向上を示す特性図である。図では、通宝の基板
温度で成膜した膜であってもアニール工程により、高い
導電率が得られることが明瞭に分かる。FIGS. 4 and 5 show the results of evaluation experiments for only the two layers 2p. FIG. 4 is a characteristic diagram showing the improvement in conductivity before the annealing process (line E) and after the annealing process (line F) after film formation with respect to the substrate temperature during film formation. The figure clearly shows that high conductivity can be obtained through the annealing process even with a film formed at Tsuho's substrate temperature.
第５図は、成膜反応ガス圧に対する成膜後のアニール工
程前（線Ｇ）及びアニール工程後（線Ｈ）による導電率
の関係を示した特性図である。FIG. 5 is a characteristic diagram showing the relationship between conductivity before the annealing process (line G) and after the annealing process (line H) after film formation with respect to the film-forming reaction gas pressure.
図によれば、アニールによって導電率は一般に１桁向上
するが、アニールを行って効果のある成膜時のガス圧範
囲が明瞭に分かる。即ちガス圧を少な（ともｌ 、
５ Ｔｏｒｒ以上に設定する必要があり、従来以上を達
成し、再現性をえるには、反応室ガス圧を２．０〜３
、 ＯＴｏｒｒとすることが重要である。According to the figure, the electrical conductivity generally improves by one order of magnitude by annealing, and the gas pressure range during film formation in which annealing is effective can be clearly seen. In other words, reduce the gas pressure (both l,
It is necessary to set the reaction chamber gas pressure to 5 Torr or more.
, OTorr is important.
上述の２つの方法でＰ−Ｉ−Ｎ接合した非晶質シリコン
半導体層２の少な（とも基板側の層を微結晶させるが、
何れも、非晶質シリコン半導体層２を高温に晒すことと
なる。ここで本発明は、透明導電膜を用いていないため
に、高温処理することが容易となり、それにより、光セ
ンサーとじては、従来の大きな課題であった１層のおけ
る光劣化による特性低下を有効に抑制できるものとなっ
た。ここで留意することは、基板１の表面状態及び基板
１内に含まれる不純物の非晶質シリコン半導体Ｈ２への
拡散である。これを改善及び防止するために基板１上に
酸化シリコン膜などアンダーコートをしてもよい。By the above two methods, the amorphous silicon semiconductor layer 2 with P-I-N junction (both of which microcrystallizes the layer on the substrate side,
In either case, the amorphous silicon semiconductor layer 2 is exposed to high temperatures. Since the present invention does not use a transparent conductive film, it is easy to perform high-temperature processing, and as a result, optical sensors can avoid the deterioration of characteristics due to photodeterioration in one layer, which was a major problem in the past. This can be effectively suppressed. What should be noted here is the surface condition of the substrate 1 and the diffusion of impurities contained in the substrate 1 into the amorphous silicon semiconductor H2. In order to improve or prevent this, an undercoat such as a silicon oxide film may be provided on the substrate 1.
尚、上述の実施例では、Ｐ−Ｉ−Ｎ接合した非晶質シリ
コン半導体層２が基板側からＰ層、１層、Ｎ層と順次積
層されているが、基板側からＮ層、１層、Ｐ層と順次積
層しても構わない。この場合、Ｎ層を４００℃以上に高
温成膜やアニール工程の付加によって微結晶状態が達成
されるが、光入射を向上する窓層効果に鑑み、さらに成
膜反応ガス中の水素濃度を高めることで達成できる。In the above-mentioned embodiment, the P-I-N bonded amorphous silicon semiconductor layer 2 is sequentially stacked as P layer, 1 layer, and N layer from the substrate side. , P layer may be sequentially stacked. In this case, a microcrystalline state is achieved by forming the N layer at a high temperature of 400°C or higher and adding an annealing process, but in view of the window layer effect that improves light incidence, the hydrogen concentration in the film forming reaction gas is further increased. This can be achieved by
また、微結晶状態の層の導電率が若干不足する時には、
非晶質シリコン半導体層２を成膜前に、基板上に金属グ
リッド補助電極を形成してもよい。Also, when the conductivity of the microcrystalline layer is slightly insufficient,
A metal grid auxiliary electrode may be formed on the substrate before forming the amorphous silicon semiconductor layer 2.
以上のように、本発明は透明基板上に、少なくとも基板
側の層が微結晶状態のＰ−１−Ｎ接合した非晶質シリコ
ン半導体層とバイアス電圧が印加される金属電極とから
成る少なくとも２つの積層体を、該微結晶層を介して互
いに逆向きに接続したため、基板上の透明導電膜の成膜
及びパターンニングなどの工程がなく、製造効率が高ま
り、低コストが達成できる。また、非晶質シリコン半導
体層の成膜における基板温度の制約がなくなり、基板温
度による長波長側の感度が向上及び光劣化による特性低
下を大きく改善できる光センサーとなり、よって特性向
上、量産性に富んだ光センサーが達成できる。As described above, the present invention provides at least two layers on a transparent substrate, the layer on the substrate side comprising an amorphous silicon semiconductor layer in a P-1-N junction in a microcrystalline state and a metal electrode to which a bias voltage is applied. Since the two laminates are connected in opposite directions to each other via the microcrystalline layer, there are no steps such as forming and patterning a transparent conductive film on the substrate, increasing manufacturing efficiency and achieving low cost. In addition, there is no restriction on the substrate temperature during the deposition of the amorphous silicon semiconductor layer, resulting in an optical sensor that has improved sensitivity on the long wavelength side due to the substrate temperature and can greatly reduce the deterioration of characteristics due to photodeterioration, resulting in improved characteristics and mass production. A rich optical sensor can be achieved.
第１図は本発明に係る光センサーの構造を示す断面図で
ある。第２図はＰ−Ｉ−Ｎ接合した非晶質シリコン半導
体層の成膜基板温度と光劣化との関係を示す特性図であ
り、第３図はＰ−Ｉ−Ｎ接合した非晶質シリコン半導体
層の成膜基板温度と分光感度との関係を示す特性図であ
り、第４図はＰ層の非晶質シリコン半導体層の成膜基板
温度と成膜後のアニールによる導電率の関係を示す特性
図であり、第５図は、成膜反応ガス圧と導電率の関係を
示した特性図である。
第６図は、従来の光センサーの構造を示す断面図である
。
■、６１ ・ ・ ・ ・ ・ ・ ・２．６３・・・
非晶質シ
３ａ、３ｂ、６４ｘ、６４Ｖ ” ” ” ”６２・
・ ・ ・ ・ ・ ・ ・ ・ａ、ｂｌ Ｘ、ｙｏ
° ° 。
・・・透明基板
リコン半導体層
・・・金属電極
・・透明導電膜
・・・・積層体FIG. 1 is a sectional view showing the structure of an optical sensor according to the present invention. Fig. 2 is a characteristic diagram showing the relationship between the deposition substrate temperature and optical deterioration of an amorphous silicon semiconductor layer with a P-I-N junction, and Fig. 3 is a characteristic diagram showing the relationship between the film formation substrate temperature and photodeterioration of an amorphous silicon semiconductor layer with a P-I-N junction. FIG. 4 is a characteristic diagram showing the relationship between the deposition substrate temperature of the semiconductor layer and the spectral sensitivity, and FIG. FIG. 5 is a characteristic diagram showing the relationship between film-forming reaction gas pressure and conductivity. FIG. 6 is a sectional view showing the structure of a conventional optical sensor. ■、61 ・ ・ ・ ・ ・ ・ ・2.63...
Amorphous 3a, 3b, 64x, 64V ” ” ” 62・
・ ・ ・ ・ ・ ・ ・ ・a, bl X, yo
° °.・・・Transparent substrate silicon semiconductor layer ・Metal electrode ・Transparent conductive film ・Laminated body
Claims (1)
あるＰ−Ｉ−Ｎ接合した非晶質シリコン半導体層とバイ
アス電圧が印加される金属電極とが重畳して成る少なく
とも２つの積層体を形成するとともに、該積層体が該微
結晶層を介して互いに逆向きに接続されることを特徴と
する光センサー。On a transparent substrate, at least two laminates are formed, in which a P-I-N bonded amorphous silicon semiconductor layer in which at least one layer on the substrate side is in a microcrystalline state and a metal electrode to which a bias voltage is applied are superimposed. An optical sensor characterized in that the laminates are connected in opposite directions to each other via the microcrystalline layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301872A JPH02148772A (en) | 1988-11-29 | 1988-11-29 | Optical sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301872A JPH02148772A (en) | 1988-11-29 | 1988-11-29 | Optical sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148772A true JPH02148772A (en) | 1990-06-07 |
Family
ID=17902166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301872A Pending JPH02148772A (en) | 1988-11-29 | 1988-11-29 | Optical sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148772A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065084A1 (en) * | 1998-06-05 | 1999-12-16 | Universität Stuttgart | Electronic component, method for producing the same and electronic circuit for image processing |
-
1988
- 1988-11-29 JP JP63301872A patent/JPH02148772A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065084A1 (en) * | 1998-06-05 | 1999-12-16 | Universität Stuttgart | Electronic component, method for producing the same and electronic circuit for image processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322709B2 (en) | ||
| JPH0582065B2 (en) | ||
| JPH04127580A (en) | Multi-junction type amorphous silicon solar cell | |
| JPH0693519B2 (en) | Amorphous photoelectric conversion device | |
| JPH02148772A (en) | Optical sensor | |
| JPH01128477A (en) | Amorphous silicon photosensor | |
| JPH02177374A (en) | Photoelectric conversion device | |
| JPS6322074B2 (en) | ||
| JP2508064Y2 (en) | Optical sensor | |
| JPH0729648Y2 (en) | Light sensor | |
| JPS61203665A (en) | Production of amorphous silicon-type photo-diode | |
| JP3398161B2 (en) | Photoelectric conversion device | |
| JPH0323679A (en) | Photoelectric transducer | |
| JPH0366177A (en) | Photovoltaic device | |
| JPH0729649Y2 (en) | Photoelectric conversion device | |
| JPH0456170A (en) | Manufacture of thin-film solar cell | |
| JPH04240778A (en) | Photoelectric transducer | |
| JPH01140676A (en) | Semi-transparent solar cell | |
| JPS61236173A (en) | Amorphous silicon optical sensor | |
| JPH02202070A (en) | Photoelectric conversion device | |
| JPH02122574A (en) | Manufacture of photoelectric conversion device | |
| JPH0294670A (en) | Photosensor | |
| JPS59172783A (en) | Photosensor | |
| JPH02122576A (en) | Photoelectric conversion device and manufacture thereof | |
| JPH02122575A (en) | Photoelectric conversion device |