JPH02148500A

JPH02148500A - Ｉｃカードにおけるデータ書き換え能力診断方式

Info

Publication number: JPH02148500A
Application number: JP63302852A
Authority: JP
Inventors: Shigeru Furuta; 茂古田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-11-29
Filing date: 1988-11-29
Publication date: 1990-06-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は情報を記憶するＩＣカードに関し、特に内蔵
されたプログラム可能な不揮発性メモリの消去時および
書き込み時におけるデータを保障できるＩＣカードにお
けるデータ書き換え能力診断方式に関するものである。

〔従来の技術〕

従来のＩＣカードではプログラム可能な不揮発性メモリ
内のデータの保持、データ書き込みを保障するためにデ
ータの１バイト毎にＥｒｒｏｒ　ｃｈｅｃｋｉｎｇ　　
ａｎｄ　ｃｏｒｒｅｃｔｉｎｇ　　ｃｏｄｅ　（ＥＣＣ
コード）を付加する方式が知られている。

第６図は従来（あるいは後記実施例）のＩＣカードの全
体的な要部構成を示すブロック図である。

図において、１はシステムバス、６０はデータ処理に必
要な演算・制御を行うＣＰＵ　（中央処理装置）、６１
はＣＰＵ６０の動作に必要なデータを格納したＲＯＭ、
６２はＣＰＵ６０の動作に必要なデータを一時的に格納
するＲＡＭ、６３はプログラム可能な不揮発性メモリで
あるＥＥＰＲＯＭ、６４はＥＥＰＲＯＭ６３に対してデ
ータの消去、書き込みおよび読み出しを行うための情報
などのＴはリセット端子、ＣＬＫはクロック端子、■Ｄ
カは電源端子、ＧＮＤはグランド端子である。

〔発明が解決しようとする課題〕

このような構成を有する従来のＩＣカードにおいて、Ｅ
ＣＣコードを用いてデータの誤り検出訂正を行い救済で
きる誤りは多くてもたかだか数ビットであり、通常１ビ
ツト不良モードの保障しかできず、更にＥＣＣコードを
付加すると、例えばデータが８ビツトの場合では１ビツ
トの誤りを訂正するためにＥＣＣコードが４ビツト必要
であり、実際のメモリセルの数としてはデータメモリ容
量の１．５倍となってチップ面積や経済性の上で非常に
不利である。

この発明は上記のような問題点を解消するためになされ
たもので、メモリセルのデータ書き換え能力を自己診断
できるようにし、ＥＣＣコードを付加する必要がなく、
根本的なメモリセルの不良を検出し、記憶データの信顛
性を図れるＩＣカードにおけるデータ書き換え能力診断
方式を提供することを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ書き換え能力診断方式において、
プログラム可能な不揮発性メモリ　（ＥＥＦＲＯＭ６３
）の消去時および書き込み時のしきい値電圧を規格値と
比較し、あるいは消去時および書き込み時のしきい値電
圧を測定し、その比較結果あるいは測定結果により上記
不揮発性メモリのデータ書き換え能力を診断することを
特徴とするものである。

〔作用〕

不揮発性メモリ　（ＥＥＦＲＯＭ６３）の消去時および
書き込み時のしきい値電圧を規格値と比較し、この比較
結果により不揮発性メモリのデータ書き換え能力を診断
する。または不揮発性メモリの消去時および書き込み時
のしきい値電圧を測定し、この測定結果により不揮発性
メモリのデータ書き換え能力を診断する。

〔発明の実施例〕

第１図はこの発明の一実施例に係るＩＣカードに含まれ
るＥＥＦＲＯＭの構成を示すブロック図である。図にお
いて、工はシステムバス、２はセンスアンプ、３は基準
電圧発生回路、４はＹゲート、５はメモリセルアレイ、
６はコラムラッチ回路、７はアドレスレジスタデコーダ
、８は制御回路、９は消去・書き込み電圧発生回路であ
る。このＥＥＰＲＯＭの構成で特徴となる基準電圧発生
回路３は、数種の基準電圧を同時に発生し、センスアン
プ２の基準電圧印加端子（第２図（ｄ）の２６）および
Ｙゲート４を介してメモリセルアレイ５のコントロール
ゲート（第２図（ａ）、　（ｂ）の１９）にそれぞれ与
えられる。他の部分は通常のＦＲＯＭと同様である。

次にメモリセルの書き込み時、消去時のしきい値電圧レ
ベルの検出方法の原理について第２図を用いて説明する
。ただし、この実施例の場合、以下ＦＲＯＭとしては電
気的に消去、書き込み可能なＥＥＦＲＯＭを用いるもの
とする。メモリセル構造としてはダブルポリシリコント
ンネル酸化膜構造を想定した。

第２図（ａ）はメモリセルの回路図であり、１ビツトの
メモリセルは選択トランジスタ２３とメモリトランジス
タ２２の２トランジスタ構成である。

また、第２図（ｂｌはメモリトランジスタ２２の断面図
である。第２図（ａ）、　（ｂ）において、データ消去
時には、ビット線１７よりワード線１８によって選択さ
れたトランジスタ２３を介してメモリトランジスタ２２
のドレイン３１に高電圧が印加され、コントロールゲー
ト１９およびソ・−ス３２は接地される。このとき発生
する高電界によって非常に薄い（〜１００人程度ストン
ネル酸化膜２１を通してドレイン３１およびドレイン近
傍からフローティングゲート２０に電子が注入され、フ
ローティングゲート２０には電子が蓄積し、結果として
メモリトランジスタ２２のしきい値電圧を高くする（第
２図（Ｃ）の２４参照）。

書き込み時にはソース３２はフローティングとしてコン
トロールゲート１９を高電圧に、ドレイン３１をグラン
ド電位にバイアスすると、フローティングゲート２０に
蓄積された電子がトンネル酸化膜２１を通じてドレイン
側に移動しフローティングゲート２０には正札が蓄積さ
れて、メモリトランジスタ２２のしきい値電圧をひき下
げる（第２図［０１の２５参照）。

第２図（Ｃ）は消去時および書き込み時（“００゜書き
込み）のメモリトランジスタ２２の電気的特したときに
流れる電流で、Ｖ（６はコントロールゲート１０への印
加電圧である。２４が消去時（“ＦＦ、　”が書かれて
いる）の特性でエンハンスメントとなっており、’２５
が０ｏ）Ｉ　”書き込み時の特性でデプレッションにな
っている。

第２図（ｄｌはデータ読み出し時の等価的な回路である
。センスアンプは差動増幅器で端子２６に与えられる基
準電圧より高い電圧が入力端子３０に加えられると出力
端子２７より“Ｈ”が出力され、入力端子３０に基準電
圧より低い電圧が印加されると出力２７より“Ｌ”が出
力される。なお、読み出し時にはコントロールゲート１
９の電圧ＶＣ（＋は適当にバイアスすればよいが、この
例では電圧Ｖ　ｃａ　＝Ｏ（ｖ）で読み出しを行うこと
にする。また、読み出し時に基準電圧印加端子２６に与
える電圧をＶｌｌ＊ｆ　とすると出力２７の反転する時
にメモリセル２９に流れる電流は負荷抵抗３３より計算
できる。この電流値を反転しきい値電流１ｔｈとする。

（簡単のために過渡状態は無視する。）以下書き込み時
（“００．Ｉ”書き込み）、消去時（“ＦＦＨ”書き込
み）のメモリトランジスタ２２のしきい値電圧の測定方
法について述べる。

（１）、消去時（“ＦＦＨ”書き込み）のしきい値電圧
Ｖ　ｃｃ　（ｅｒａｓｅ）の測定は端子２６に通常の読
出し動作の時に印加するのと同じ値の基準電圧を与え、
コントロールゲート１９に正の電圧を印加してゆくとあ
る電圧で出力２７が“Ｈ”−“Ｌ”に反転する。この電
圧が消去時のしきい値電圧ＶＣａ（ｅｒａｓｅ）である
。第２図（Ｃ１にこの関係を示す。通常の読み出し時に
端子２６に印加される基準電圧に対する反転しきい値電
流がＩｔｈｌであり、コントローゲート電圧■、Ｇを増
加してゆくと、上記消去時のしきい値電圧で■。６　（
ｅｒａｓｅ）でメモリトランジスタ２２に流れる電流が
上記反転しきい値電流ｒ　ｔｈ　１を越えるようになり
出力２７が反転する。

この電圧Ｖ　ｃａ　（ｅｒａｓｅ）の値が十分大きくな
いとブタ化けを起こす。

（２）、書き込み時（“ｏｏ、”書き込み）のしきい値
電圧は、消去時のしきい値電圧の測定と同様にコントロ
ールゲートに電圧を印加して出力２７が反転する電圧を
測定すればよいが、この場合、しきり値電圧が負であり
（第２図（Ｃ）の２５）５Ｖ単一電流のＩＣでは負の電
圧を内部発生することが難しいので第２図（Ｃ１の電流
１ｏの大きさで書き込み時のしきい値電圧マージンを検
出することにする。ここで電流Ｉ０は電圧■、。＝　Ｏ
（ｖ）のときにメモリトランジスタ２２に流れる電流で
あり、■い＝Ｔ、となる時に端子２６に印加すべき電圧
Ｖ罠。ｆをｖ貢。ｔ（賀ｒｉｔｅ）とすると・電圧Ｖｌ
ａｆ（ｗｒｉｔｅ）を測定すれば、しきい値電圧マージ
ン（ｏｏ、”書き込み深さ）の大きさを間接的に定量化
できることになる。電圧ＶＲ＊ｆ　（ｗｒｉｔｅ）の測
定では■。＝０（ν）として端子２６に印加する基準電
圧Ｖｌ＊ｆをだんだん低くしてゆ（。すると出力２７が
“Ｌ”−“Ｈ″′に反転する電圧があり、これが書き込
み時のしきい値電圧ＶＲｅｆ　（ｗｒｉｔｅ）である。

第２図（Ｃ）について説明すると電圧Ｖｌｌａｆが高い
時はＩｔｈくｌＯとなり入力３０に印加される電圧は電
圧■。、より低く、出力２７には“Ｌ”が出力されてい
るが、電圧ＶＲａｆを下げてゆくと電流■いの大きさが
矢印のように大きくなってゆき電流Ｉ０を越える。この
時、入力３０に印加されている電圧より電圧ＶＲｅｆが
低くなり、出力２７は反転して“Ｈ”となる。

以上のように消去時（“ＦＦｏ　”書き込み時）のしき
い値電圧■。、　（ｅｒａｓｅ）は、直接その値が測定
でき、書き込み時（“００８”書き込み時）のしきい値
電圧は電圧ＶＲａｆによって間接的に定量化できる。

第３図はこの実施例によるデータ書き込みシケンスを表
すフローチャートである。以下、この実施例によるデー
タ書き込みを第３図を第１図と関連づけて説明する。

第３図のステップ４０で外部装置からＩＣカードに対し
てデータ書き込み命令が入力されると、ＣＰＵ　（第６
図の６０）はデータが書き込まれるべきアドレスを第１
図のアドレスバス１０を介してアドレスレジスタデコー
ダ７に与える。アドレスレジスタデコーダ７は与えられ
たアドレスをデコードしてワード線１６によってページ
を選択し、信号線１５によってＹゲート４を開いてバイ
トを選択する。さらにＣＰＵ６０はデータバス１１を介
してＹゲート４で選択したバイトにデータ“ＦＦ、”を
入力し、コラムラッチ６がこれを保持する。この後ＣＰ
Ｕ６０は制御回路８を動作させて、制御回路８は消去・
書き込み電圧発生回路９で発生した高電圧を適所に印加
するとともに、消去、書き込み時間の管理等を行い選択
された番地に“ＦＦ”を書き込む（第３図のステップ４
１の“ＦＦ、ｌ′書き込み）。

次にＣＰＵ６０は書かれたデータを読みに行くのである
が、この時第１図のアドレスデータバス３ａを介して基
準電圧発生回路３に適切な電圧を発生させ、信号線１３
を介してセンスアンプ２の基準電圧印加端子（第２図（
ｄ）の２６）に通常の読み出し時に与えられる電圧を印
加し、さらに信号線１４およびＹゲート４を介してメモ
リトランジスタ（第２図（ａｌの２２）のコントロール
ゲート（第２図（ａ）の１９）に電圧Ｖ　ｃａ（Ｒａｔ
ｉｎｇ）を与える。

第３図のステップ４２の基準電圧印加（１）ＶＣＧ（Ｒ
ａｔｉｎｇ）は“ＦＦＨ”書き込み時（消去時）のしき
い値電圧の規格値であり、あらかじめ設計者が設定する
ものである。

次にこの状態で読み出しを行う　（第３図のステップ４
３）。読み出されたデータはデータバス１２を介してＣ
ＰＵ６０に読まれ、書き込みデータである“ＦＦ、”と
照合される（第３図のステップ４４）、この結果、一致
すれば当該メモリセルがしきい値電圧の規格を満足して
いることになり、不一致の場合は不良と判定され第３図
のステップ５０に進む。“ＦＦ、”ベリフアイがＯＫな
らば次は“００．　　”書き込み時のしきい値電圧の判
定に移り、第３図のステップ４５に進み、ＣＰＵ６０に
よって“ＦＦ、”書き込みと同様に当該番地に“００Ｈ
”が書き込まれる。この後、ステップ４６で基準電圧を
印加する。この時は第１図の基準電圧発生回路３より信
号線１４およびＹゲート４を介してメモリトランジスタ
のコントロールゲート（第２図（ａ）の１９）にＯ（ν
）が印加され、また、信号線１３を介してセンスアンプ
２の基準電圧印加端子（第２図（ｄ）の２６）にｏ０８
”書き込み時のしきい値電圧に対応した規格電圧値Ｖ、
１．．　（Ｒａｔｉｎｇ）が印加される。この状態でス
テップ４３の読み出しが行われ、ＣＰＵ６０はステップ
４８でこのデータを“００．”と照合して合否を判定す
る。この結果ＯＫならば当該セルは良好と判定され、実
際のデータ書き込み（ステップ４９）が前述“ＦＦ）Ｉ
　　、”００．”書き込みと同様なシーケンスで実行さ
れてデータ書き込みが終了する。また、ステップ４８の
”ｏｏ、”　　ベリファイでＮＧならばステップ４４の
ＦＦ。

ベリファイと同様にステップ５０の処理に進む。

ここでステップ５０の内容としては以下のものが考えら
れる。

■ＥＥＦＲＯＭに不良番地のアドレスを記憶する領域を
設けて不良番地のアドレスを書き込で終了する。

■メモリセルの不良を表示するレジスタを設けてエラー
フラグを立てて終了する。

■外部装置に不良の発生を示すコードを出力して終了す
る。

■ＥＥＦＲＯＭに不良の発生を記録する領域を設けて、
この領域に１ビット書き込んで終了する。

■データ記憶領域の空き領域にアドレスをシフトして再
度線路１３を通ってメモリセルの判定を行い、データを
書き込んで終了する。

また、これらの項目を適当に組合わせることも可能であ
る。以上のデータ書き込みシーケンスにより不良セルを
含む番地にデータを書き込むことがなくなり記憶データ
の高倍転性が達成できる。

また、この機能をＥＥＰＲＯＭの検査に用いることも可
能であり、外部装置より逐次コマンド入力する必要なく
、自動的に自己検査が行える。

以上の例ではＶｃａ（Ｒａｔｉｎｇ）、ＶＲｓｔ　（Ｒ
ａｔｉｎｇ）を固定して（あらかじめ一定値に設定して
）メモリセルの不良判定を行ったが、このＶｃｃ（Ｒａ
ｔｉｎｇ）。

■８゜、　（Ｒａｔｉｎｇ）の値を複数個用意して切換
えを行うこと、またはこの値をプログラム可能とするこ
ともできる。プログラム可能とするためには、例えば第
１図の基準電圧発生回路３にＤ−Ａコンバータを内蔵す
ればよい。

以下Ｄ−Ａコンバークを内蔵させたものについて述べる
。Ｄ−Ａコンバークを内蔵させることで生じる一番のメ
リットはＶ　ＣＧ　（ｅｒａｓｅ）　ｒ　　Ｖ　ＩＩ＠
　ｔ　（ｉｎｒ　ｉ　ｔｅ）の値を測定できることであ
る。この測定シーケンスについて第４図のフローチャー
トを用いて説明する。

まず、第４図のステップ４１で前述と同様のシーケンス
により当該番地にＦＦＩＩ　”を書き込む。

次にステップ５２で第３図のステップ４２と同様に基準
電圧を印加する。このときＣＰＵ６０は第１図のアドレ
スデータバス３ａを介して基準電圧発生回路３（第１図
）に基準電圧（コントロールゲートに印加する電圧ＶＣ
Ｇ）を設定するデータを書き込む。基準電圧発生回路３
には基準電圧値設定のためのレジスタが含まれており、
また、このレジスタはＣＰＵ６０によってデータ書き込
みおよびデータ読み出しが可能である。この場合、電圧
ＶＣ６の初期設定は十分低い値に設定することが必要で
あり、例えば０（ν）に設定する。

次にステップ４３でこれら基準電圧を印加した状態で第
３図のステップ４３と同様に読み出しを行い、ステップ
４４で第３図のステップ４４のように＠　Ｆ　Ｆ、　Ｉ
Ｉベリファイを行いＯＫならばステップ５４に移行して
、ＣＰＵ６０は基準電圧発生回路３内のレジスタの設定
値を書き換えて電圧ＶＣＧを増加させ再度ステップ４３
の読み出し、ステップ４４の“ＦＦ、　　”ベリファイ
を行い、ベリファイがＮＧとなるまでこのループをくり
返す。

ステップ４４のへリファイでＮＧになると、この時のＶ
ｅＧへの印加電圧が■。（、（ｅｒａｓｅ）であり、ス
テップ５３でＣＰＵ６０は、基準電圧発生回路３内のレ
ジスタの内容を読み出し、記憶する（ＲＡＭまたはＥＥ
ＰＲＯＭ所定のエリアに記憶する）。

次にステップ４５に移行し、今度はＶ□、　（ｗｒｉｔ
ｅ）の測定に移る。測定シーケンスは前述のＶＣＧ（ｅ
ｒａｓｅ）の測定と同様であるが、ステップ５５の初期
基準電圧印加（ｆｆ）では、第２図（ｄ）の端子２６に
印加する電圧■３゜、を順次設定して読み出し、”００
Ｍ”ベリファイのループをくり返す。

また、ＶＲａｆの初期値は十分大きしておく必要があり
、例えば５（ν）に設定する。

次にステップ４８の“ＯＯＭ”ベリファイでＮＧとなっ
た時のＶｌｅｆ設定電圧がＶ　ＩＩｍｔ　（ｗｒｉ　ｔ
ｅ）であるから前述ステップ５３と同様にステップ５６
で基準電圧発生回路３内のレジスタの値を読み出し記憶
する。なお、ＶＲａｔ　＊　　ｖｃｃの設定値の間隔は
十分小さくしておく必要がある。

前述のＶｃＧ（ｅｒａｓｅ）　、　　Ｖａｓｔ　（ｗｒ
ｉｔｅ）の自己測定機能はＥＥＯＲＯＭの検査手段とし
て非常に有効であり、以下のような用途がある。

■測定したＶｃＧ（ｅｒａｓｅ）、　　Ｖｌａｆ　（ｗ
ｒｉｔｅ）を逐次比較して最大値、最小値を記憶する。

■測定したＶ、Ｇ（ｅｒａｓｅ）　、　ＶＲｅｆ　（ｗ
ｒｉｔｅ）を比較、分類してその度数を記憶して分布を
みることができる。

■Ｖｃａ（ｅｒａｓｅ）　＋　　ＶＲａｆ　（ｗｒｉｔ
ｅ）の平均値を求めて、通常のデータ読み出し時の基準
電圧Ｖｌｌａｆの値の最適化およびＶＣＧのバイアス電
圧の最適化が行える。

上記のような有益な利用法があり、さらに次のよな重要
な利用法がある。

ＥＥＰＲＯＭのＶｃａ（ｅｒａｓｅ）　＋　ＶＲａｆ　
（ｗｒｉｔｅ）は書き換え回数に対して第５図のような
特性を示す。この特性を利用してＩＣカードの寿命の設
定ができる。また、異常な取り扱い環境のためにＥＥＰ
ＲＯＭの素子劣化が加速された場合、これを検出して外
部装置に知らせたり、ＩＣカードの無効化を行ったりす
る等の機能を持たせることが可能である。この方法とし
てはＥＥＦＲＯＭの特定番地をモニター用ＥＥＰＲＯＭ
と定義してＩＣカードの活性化が行われるたびに、この
モニター用メモリセルに消去、書き込みを行い、その都
度ＶＣ，（ｅｒａｓｅ）　、　　Ｖ、、、　（ｗｒｉｔ
ｅ）を測定し、必要があればＥＥＰＲＯＭの所定の領域
に記憶する。これによってＶｃｃ（ｅｒａｓｅ）、　Ｖ
Ｒａｆ　（ｗｒｉｔｅ）の値が規定値以下になった場合
には、ｒｃカードを無効化したり、外部装置へ規定値以
下になったことを知らせるコードを出力する等の処理を
行う。また、ＥＥＰＲＯＭの所定領域にＶ　ＣＧ　（ｅ
ｒａｓｅ）　＋　　Ｖ　ｍａｔ（ｗｒｉｔｅ）の履歴が
記憶されている場合は、これを読み出し故障解析のデー
タに使用できる。

以上Ｖ　ＣＧ　（ｅｒａｓｅ）　、　Ｖ　ＩＩｓ　（（
ｗｒｉ　ｔｅ）の自己測定および自己判定の手段および
その機能を用いた応用例、または検査方式について述べ
、さらにモニタｍｍＥＥＰＲＯＭメモリセルを設けてＩ
Ｃカードの使用回数を制限する方法およびｔＣカードの
異常検知の方法について述べた。

前記実施例ではＶｃｃ（ｅｒａｓｅ）　、　Ｖａｓｔ　
（ｗｒｉｔｅ）の判定方法および測定方法はソフトウェ
アによってＣＰＵを使用して行っていたが、ハードロジ
ックで実現しても同様な効果が得られる。さらに本例で
は基準電圧は、すべて内部発生としたが、外部装置から
与える方法も考えられ、これも同様な効果を奏する。

このような実施例によるデータ書き換え機能自己診断回
路では、データ書き換えが行われるメモリセルに対して
データ書き換えに先行して、消去、書き込みを行い、消
去時、書き込み時のしきい値電圧を検出し、基準電圧と
比較できる構成としたものであり、メモリセルの消去時
、書き込み時のしきい値電圧マージンが検出でき記憶デ
ータの信頼性が保障できる。

上記実施例によれば、測定した消去時のしきい値電圧Ｖ
　ｃａ　（ｅｒａｓｅ）および測定した書き込み時のし
きい値電圧■。ｒ　（ｗｒｉｔｅ）が規格値をそれぞれ
満足しているか否かの判定を行うか、または実際のしき
い値電圧Ｖｃａ（ｅｒａｓｅ）　、　　ＶＲａｆ　（ｗ
ｒｉｔｅ）の測定を行うことができるように構成したの
で、ＩＣカードが自己のＥＥＰＲＯＭの能力を管理して
記憶データの信頼性を非常に向上させられる。

さらにこの機能によってＥＥＰＲＯＭの検査がＩＣカー
ド自体で行え、非常に容易になり、多様な検査が行える
。

〔発明の効果〕

以上のように本発明によれば、プログラム可能な不揮発
性メモリの消去時および書き込み時のしきい値電圧を規
格値と比較し、あるいは消去時および書き込み時のしき
い値電圧を測定し、その比較結果あるいは測定結果によ
り上記不揮発性メモリのデータ書き換え能力を診断する
ようにしたので、メモリセルのデータ書き換え能力を自
己診断でき、ＦＣＣコードを付加する必要がなく、根本
的なメモリセルの不良が検出でき、したがって記憶デー
タの信頼性が図れるＩＣカードを提供できるという効果
が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るＥＥＰＲＯＭの構成
を示すブロック図、第２図（ａ）は上記ＥＥＦＲＯＭの
メモリセルの回路図、第２図（ｂ）は第２図（ａ）のメ
モリトランジスタの断面図、第２図（Ｃ）は上記メモリ
トランジスタの電圧−電流特性図、第２図（ｄ）は上記
メモリセルの読み出し回路図、第３図はこの実施例にお
いてＶ　（Ｇ（ｅｒａｓｅ）　＋　　Ｖ　ｌ＊　ｆ（’
ｗｒｉｔｅ）の規格値との判定シーケンスを示すフロチ
ャート、第４図はこの実施例においてＶＣＣ（ｅｒａｓ
ｅ）　＊　　ＶＲａｆ　（ｗｒＨｅ）の測定シーケンス
を示すフローチャート、第５図はこの実施例においてＶ
ｃ、、（ｅｒａｓｅ）　、　　ｖＲａｆ　（ｗｒｉｔｅ
）の書き換え回数に対す特性を示す図、第６図はこの実
施例および従来例のＩＣカードの全体的な要部構成を示
すブロック図である。６０・・・ＣＰＵ（中央処理装置）６３・・・ＥＥＰＲ
ＯＭ　（プログラム可能な不揮発性メモ１月、３・・・
基準電圧発生回路。代理人　　大　　岩　　増　　ｍ＜ほか２名）第３図朱５図第図 ■ろＲ５Ｔ　ＣＬＫ　Ｖｏｏ　ＧＮＬＩ

Claims

【特許請求の範囲】

データ処理に必要な演算・制御を行う中央処理装置と、
プログラム可能な不揮発性メモリとを備えたＩＣカード
において、上記不揮発性メモリの消去時および書き込み
時のしきい値電圧を規格値と比較し、又は消去時および
書き込み時のしきい値電圧を測定し、その比較結果又は
測定結果により上記不揮発性メモリのデータ書き換え能
力の良否を診断することを特徴とするＩＣカードにおけ
るデータ書き換え能力診断方式。