JPH02146941U - - Google Patents
Info
- Publication number
- JPH02146941U JPH02146941U JP5588889U JP5588889U JPH02146941U JP H02146941 U JPH02146941 U JP H02146941U JP 5588889 U JP5588889 U JP 5588889U JP 5588889 U JP5588889 U JP 5588889U JP H02146941 U JPH02146941 U JP H02146941U
- Authority
- JP
- Japan
- Prior art keywords
- relay
- resistor
- load
- parallel
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
第１図はこの考案による実施例の構成図、第２
図は従来技術による構成図である。 １……電源、２……電源スイツチ、３……負荷
、４……抵抗、５……リレー、６……リレー接点
、７……リレー、８……リレー接点。
図は従来技術による構成図である。 １……電源、２……電源スイツチ、３……負荷
、４……抵抗、５……リレー、６……リレー接点
、７……リレー、８……リレー接点。
Claims (1)
- 【実用新案登録請求の範囲】 電源１と負荷３の間に直列に接続される突入電
流制限用の抵抗４と、 負荷３の入力側に並列に接続されるリレー５と
、 抵抗４と並列に接続され、リレー５が駆動され
ると接点を閉じるリレー接点６とを備えることを
特徴とする突入電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5588889U JPH02146941U (ja) | 1989-05-16 | 1989-05-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5588889U JPH02146941U (ja) | 1989-05-16 | 1989-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146941U true JPH02146941U (ja) | 1990-12-13 |
Family
ID=31579234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5588889U Pending JPH02146941U (ja) | 1989-05-16 | 1989-05-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146941U (ja) |
-
1989
- 1989-05-16 JP JP5588889U patent/JPH02146941U/ja active Pending