JPH02146442U - - Google Patents
Info
- Publication number
- JPH02146442U JPH02146442U JP5675589U JP5675589U JPH02146442U JP H02146442 U JPH02146442 U JP H02146442U JP 5675589 U JP5675589 U JP 5675589U JP 5675589 U JP5675589 U JP 5675589U JP H02146442 U JPH02146442 U JP H02146442U
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrodes
- divided
- integrated circuit
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000523 sample Substances 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1図はこの考案の一実施例であるグルーピン
グされた1つのグループにプロービングされた状
態を示す平面図、第2図は第1図のICチツプに
他方のグループの電極をプロービングした平面図
、第3図は従来のICチツプにプロービングした
状態を示す平面図である。 図において、1はICチツプ、2は電極、2a
はグルーピングされた一方の電極、2bはグルー
ピングされた他方の電極、3はプローブ針、3a
は電極2a用のプローブ針、3bは電極2b用の
プローブ針を示す。なお、図中、同一符号は同一
、又は相当部分を示す。
グされた1つのグループにプロービングされた状
態を示す平面図、第2図は第1図のICチツプに
他方のグループの電極をプロービングした平面図
、第3図は従来のICチツプにプロービングした
状態を示す平面図である。 図において、1はICチツプ、2は電極、2a
はグルーピングされた一方の電極、2bはグルー
ピングされた他方の電極、3はプローブ針、3a
は電極2a用のプローブ針、3bは電極2b用の
プローブ針を示す。なお、図中、同一符号は同一
、又は相当部分を示す。
Claims (1)
- 半導体集積回路において、入出力を機能別に複
数のグループに分け互いに異なるグループの電極
が隣り合うようにICチツプに配置したことを特
徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5675589U JPH02146442U (ja) | 1989-05-17 | 1989-05-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5675589U JPH02146442U (ja) | 1989-05-17 | 1989-05-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02146442U true JPH02146442U (ja) | 1990-12-12 |
Family
ID=31580864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5675589U Pending JPH02146442U (ja) | 1989-05-17 | 1989-05-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02146442U (ja) |
-
1989
- 1989-05-17 JP JP5675589U patent/JPH02146442U/ja active Pending