JPH02145067A - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPH02145067A
JPH02145067A JP63299025A JP29902588A JPH02145067A JP H02145067 A JPH02145067 A JP H02145067A JP 63299025 A JP63299025 A JP 63299025A JP 29902588 A JP29902588 A JP 29902588A JP H02145067 A JPH02145067 A JP H02145067A
Authority
JP
Japan
Prior art keywords
video signal
converter
clamp
black level
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63299025A
Other languages
Japanese (ja)
Inventor
Mizuho Yanagi
柳 瑞穂
Masa Ota
雅 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP63299025A priority Critical patent/JPH02145067A/en
Publication of JPH02145067A publication Critical patent/JPH02145067A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To avoid even that a black level of a video signal is whity by constituting the circuit such that a video signal before AD conversion is inputted to a clamp circuit in which a clamp voltage is adjustable and adjusting the clamp level lower than the black level of an A/D converter by a setup value of the video signal. CONSTITUTION:A clamp circuit 4 clamps a front porch of an output signal of a variable resistor 3 to a voltage set by a variable resistor 5. The voltage set by the variable resistor 5 is adjusted lower than the black level of an A/D converter 7 by a setup value possessed by an output signal of the variable resistor 3 and then an output signal C of the clamp circuit 4 is clamped for the pedestal level lower than the black level of the A/D converter 7 by the setup value. Moreover, since the circuit state is monitored by a CRT monitor, the fluctuation of the black level due to the dispersion in the setup value between various video signals is adjusted minutely by adjusting the variable resistor 5 while observing the monitor.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号をAD変換する際の、クランプ電
圧の調整方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for adjusting a clamp voltage when AD converting a video signal.

〔従来の技術〕[Conventional technology]

ビデオ信号をAD変換する場合、従来、その前処理をす
る為の回路として、第3図に示すような構成がとられて
いた。同図の入力端子13に、第4図iに示すビデオ信
号が供給される。ビデオ信号iはアンプ14により、A
Dコンバーター17のダイナミックレンジに合うように
、増幅される。
When AD converting a video signal, a circuit as shown in FIG. 3 has conventionally been used for preprocessing. A video signal shown in FIG. 4i is supplied to the input terminal 13 in the same figure. The video signal i is sent to A by the amplifier 14.
The signal is amplified to match the dynamic range of the D converter 17.

クランプ回路15には、第4図のクランパルスjが供給
され、アンプ14で増幅されたビデオ信号を、そのペデ
スタルレベルがADコンバータ17の黒レベルに一致す
るようにクランプする。クランプ回路15の出力は、ブ
ランキング回路16に供給され、第4図にのブランキン
グパルスにより同期信号が削除され、第4図1のADコ
ンバーター人力信号になる。
A clamp pulse j shown in FIG. 4 is supplied to the clamp circuit 15, which clamps the video signal amplified by the amplifier 14 so that its pedestal level matches the black level of the AD converter 17. The output of the clamp circuit 15 is supplied to a blanking circuit 16, and the synchronizing signal is removed by the blanking pulse shown in FIG. 4, resulting in the AD converter manual signal shown in FIG. 4.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、上記のような従来技術においては、ビデオ信号
のペデスタルレベルをADコンバーターの黒レベルと一
致するようにクランプしていた為、セットアツプを持つ
ビデオ信号に対しては、そのAD変換したデータがセッ
トアツプの分だけ白側にシフトしてしまう、このような
データを使って映像を表示すると、表示された映像の黒
が本来の黒より白味がかってしまうという問題点があっ
た。
However, in the above-mentioned conventional technology, the pedestal level of the video signal is clamped to match the black level of the AD converter, so for a video signal with a set-up, the AD-converted data is When displaying an image using such data, which shifts toward white by the amount of the setup, there is a problem in that the black of the displayed image becomes whiter than the original black.

又、各種ビデオ信号間でのセットアンプのバラツキによ
り、その黒レベルがばらつくという問題点もある。
Another problem is that the black level varies due to variations in set amplifiers among various video signals.

〔課題を解決するための手段〕[Means to solve the problem]

上記の問題点を解決する為に、本発明では、ビデオ信号
のクランプレベルを調整できるようにし、そのクランプ
レベルをビデオ信号の持つセントアンプの分だけ、AD
シコンーターの黒レベルより低く調整することにより、
上述のようなビデオ信号の黒が白味がかるという問題点
を解決している。
In order to solve the above problems, the present invention makes it possible to adjust the clamp level of the video signal, and adjusts the clamp level by the cent amplifier of the video signal.
By adjusting the black level lower than the black level of the color converter,
This solves the problem that the black of the video signal appears whitish as described above.

さらに、その調整をCRTモニターを見ながらできるよ
うにし、各種ビデオ信号間でのセットアツプのバラツキ
に、細かく対応できるような構成とした。
Furthermore, the configuration allows adjustments to be made while looking at a CRT monitor, allowing detailed adaptation to variations in setup between various video signals.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示すブロック図、第2図は
第1図に於ける各所の信号波形図である。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a signal waveform diagram at various locations in FIG.

以下、第1図および第2図により、本発明の一実施例を
説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図の端子1に入力された第2図gの如き波形のビデ
オ信号aはアンプ2により、ペデスタルレベルからホワ
イトピークレベルまでの振幅が、ADシコンーター7の
ダイナミックレンジより大きくなるように増幅される。
A video signal a having a waveform as shown in FIG. 2 g inputted to terminal 1 in FIG. Ru.

アンプ2の出力は、ボリューム3によりADシコンータ
ー7のダイナミックレンジに合うように適当な振幅に調
整され、クランプ回路4に供給・される、クランプ回路
4では、ボリューブ3の出力信号のフロントポーチを第
2図すの如き波形のクランプパルスbで、ボリューム5
の設定する電圧にクランプする。ボリューム5で設定す
る電圧は、ボリューム3の出力信号が持つセットアツプ
分だけ、ADシコンーター7の黒レベルより低く調整さ
れており、従ってクランプ回路4の出力信号C(第2図
gに示す)も、そのペデスタルレベルがADシコンータ
ー7の黒レベルよりセットアンプの分だけ低くクランプ
される。信号Cはブランキング回路において、ブランキ
ングパルスd(第2図dに示す)により、同期信号区間
が一定電圧に置換され、同期信号が削除された信号e(
第2図gに示す)となり、この信号がADシコンーター
7に供給される。AD変換されたデーターはDAコンバ
ーター8により再びアナログビデオ信号g(第2図gに
示す)に変換され、加算回路11により同期分離回路9
によって入力ビデオ信号aから分離されたコンポジフト
シンクf(第2図fに示す)と加えられ、セットアンプ
の取り除かれたビデオ信号h(第2図りに示す)となる
、ビデオ信号りは、バフファー11を通り、CRTモニ
ター12によってモニターされる。
The output of the amplifier 2 is adjusted to an appropriate amplitude by the volume 3 to match the dynamic range of the AD converter 7, and is supplied to the clamp circuit 4. The clamp circuit 4 converts the front porch of the output signal of the volume 3 into the 2. Clamp pulse b with waveform as shown in Figure 2, volume 5.
Clamp to the voltage set by . The voltage set by the volume 5 is adjusted to be lower than the black level of the AD converter 7 by the set-up of the output signal of the volume 3, and therefore the output signal C of the clamp circuit 4 (shown in Fig. 2g) is also adjusted to be lower than the black level of the AD converter 7. , the pedestal level is clamped lower than the black level of the AD converter 7 by the amount of the set amplifier. In the blanking circuit, the signal C replaces the synchronizing signal section with a constant voltage by a blanking pulse d (shown in Figure 2 d), and becomes a signal e (with the synchronizing signal deleted).
(as shown in FIG. 2g), and this signal is supplied to the AD converter 7. The AD-converted data is again converted into an analog video signal g (shown in FIG.
The video signal is added to the composite shift f (shown in Figure 2 f) separated from the input video signal a by the buffer filter, resulting in a video signal h (shown in Figure 2) from which the set amplifier is removed. 11 and is monitored by a CRT monitor 12.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、第1図のボリューム5をビデオ信号の
ペデスタルレベルがセットアツプの分だけADシコンー
ター7の黒レベルより低くクランプされるように、調整
することによりビデオ信号のセットアンプによって黒が
白味がかることを防止することができる。又、CRTモ
ニターでモニターしている為、各種ビデオ信号間でのセ
ットアツプのバラツキによる黒レベルの変動に対しても
、モニターを見ながらボリューム5を調整することによ
り、細かく対応することができる。又、ボリューム9に
よりコントラストの調整もすることができ、ボリューム
5と合わせて画質の調整ができる。又、上述のようなセ
ットアツプ分がキャンセルされた信号を、ADシコンー
ターに入力することにより、ADシコンーターのダイナ
ミックレンジを有効に使うことができ、階調表現に有利
となる。
According to the present invention, by adjusting the volume 5 in FIG. 1 so that the pedestal level of the video signal is clamped lower than the black level of the AD converter 7 by the amount of the set-up, the black level is reduced by the set-up amplifier of the video signal. It is possible to prevent whiteness from appearing. Furthermore, since monitoring is performed using a CRT monitor, variations in the black level due to variations in set-up among various video signals can be dealt with in detail by adjusting the volume 5 while looking at the monitor. Further, the contrast can be adjusted using the volume 9, and together with the volume 5, the image quality can be adjusted. Furthermore, by inputting the signal whose set-up portion has been canceled as described above to the AD converter, the dynamic range of the AD converter can be effectively used, which is advantageous for gradation expression.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック図、第2図は第1
図に於ける各部波形図、第3図は従来より用いられてい
たAD変換するビデオ信号の前処理回路のブロック図、
第4図は第3図に於ける各部波形図である。 〔主要部分の符号の説明〕 1−−−・・−・・入力端子 2−・−−−一−−−ア
ンプ3−・・−・−・・振幅調整ボリューム4   ク
ランプ回路 5−・・−・・−クランプレベル調整ボリューム6−−
−−−・−−−〜ブランキング回路7−・・−・−AD
コンバーター f3    DAコンバーター 9−・・−・−・・−同期分離回路 10−−−−−・
−・加算回路バファーアンプ
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
3 is a block diagram of a conventional preprocessing circuit for video signals to be AD converted,
FIG. 4 is a waveform diagram of each part in FIG. 3. [Explanation of symbols of main parts] 1-----...Input terminal 2----1--Amplifier 3--...Amplitude adjustment volume 4 Clamp circuit 5-- ...-Clamp level adjustment volume 6--
---・----~Blanking circuit 7--・・--AD
Converter f3 DA converter 9-・・−・−・・−Synchronization separation circuit 10−−−−−・
−・Adder circuit buffer amplifier

Claims (1)

【特許請求の範囲】 ビデオ信号をAD変換し、再びDA変換してビデオ信号
を再生し、CRTモニターでモニターする回路に於いて
、 AD変換する前のビデオ信号をクランプ電圧が調整可能
なクランプ回路に入力する如く構成したことを特徴とす
るビデオ信号処理回路。
[Claims] In a circuit that converts a video signal from AD to AD, converts it from analog to analog again to reproduce the video signal, and monitors the video signal on a CRT monitor, a clamp circuit whose clamp voltage can adjust the clamp voltage of the video signal before AD conversion is provided. A video signal processing circuit characterized in that it is configured to input an input signal to a video signal processing circuit.
JP63299025A 1988-11-26 1988-11-26 Video signal processing circuit Pending JPH02145067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299025A JPH02145067A (en) 1988-11-26 1988-11-26 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299025A JPH02145067A (en) 1988-11-26 1988-11-26 Video signal processing circuit

Publications (1)

Publication Number Publication Date
JPH02145067A true JPH02145067A (en) 1990-06-04

Family

ID=17867245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299025A Pending JPH02145067A (en) 1988-11-26 1988-11-26 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPH02145067A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750844A (en) * 1993-08-06 1995-02-21 Sony Corp Signal processing unit
US6657619B1 (en) 1999-06-25 2003-12-02 Nec Lcd Technologies, Ltd. Clamping circuit for liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750844A (en) * 1993-08-06 1995-02-21 Sony Corp Signal processing unit
US6657619B1 (en) 1999-06-25 2003-12-02 Nec Lcd Technologies, Ltd. Clamping circuit for liquid crystal display device

Similar Documents

Publication Publication Date Title
US5003394A (en) Dynamic video system including automatic contrast and "white-stretch" processing sections
KR930002145B1 (en) Signal processing apparatus
US5581305A (en) Automatic picture quality compensating method and apparatus
JPH11266415A (en) Video decoding circuit
JPH02145067A (en) Video signal processing circuit
US5018012A (en) Video signal stretcher
US4884140A (en) Vignetting compensating circuit for a video camera
JPH0591528A (en) Apparatus for correcting profile of color signal
KR900006720Y1 (en) Vignetting compensating circuit for video camera
JP3373359B2 (en) Imaging device
KR0162199B1 (en) Brightness correction apparatus of a television
JPH08186810A (en) Electronic endoscope
JPH03205966A (en) Brightness correction circuit
JPH08168050A (en) Endoscope device
KR100589847B1 (en) Apparatus for revision as to video picture quality in audio/video system
JPH0537949A (en) Image signal processor
JP3347337B2 (en) Image processing method and apparatus
JPH04291590A (en) Clamp circuit for electronic endoscope device
JPS62269494A (en) Processing circuit for color video signal of display equipment
KR100201313B1 (en) Clamp signals generating circuit of monitor
JPH03175806A (en) Automatic gain adjustment device
JP2543354Y2 (en) Video signal A / D converter
KR20050056782A (en) Automatical white balance adjustment apparatus
JPH07203485A (en) A/d converter for video signal
JPH05260498A (en) Picture signal processing unit