JPH02138641A - Back-up device for development of digital signal processor - Google Patents

Back-up device for development of digital signal processor

Info

Publication number
JPH02138641A
JPH02138641A JP63292871A JP29287188A JPH02138641A JP H02138641 A JPH02138641 A JP H02138641A JP 63292871 A JP63292871 A JP 63292871A JP 29287188 A JP29287188 A JP 29287188A JP H02138641 A JPH02138641 A JP H02138641A
Authority
JP
Japan
Prior art keywords
data
serial
dsp
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63292871A
Other languages
Japanese (ja)
Other versions
JP2642709B2 (en
Inventor
Hidenori Ohashi
大橋 秀紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63292871A priority Critical patent/JP2642709B2/en
Publication of JPH02138641A publication Critical patent/JPH02138641A/en
Application granted granted Critical
Publication of JP2642709B2 publication Critical patent/JP2642709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To shorten the time required for development of a digital signal processor DSP system by using the microcomputer input and output controllers to perform the pseudoexecution of communication of the serial data to a control microcomputer of a target system. CONSTITUTION:A serial input data control circuit 31 is prepared together with a serial input data selection circuit 33, and a serial output data control circuit 39. The circuit 31 inputs the serial data to a DSP 11, and a serial output data control circuit 19 receives the serial data from the DSP 11. As a result, a program concerned with the serial communication of the DSP 11 can be checked without using a target system. Thus it is possible to effectively develop the program of the serial communication for the DSP 11 regardless of the target system.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、主に時系列で入力されるデータを所定のアル
ゴリズムに基づいて処理し、時系列データとして出力す
るデジタルシグナルプロセッサの開発に用いられるデジ
タルシグナルプロセッサの開発支援装置に関する。
[Detailed description of the invention] (a) Industrial application field The present invention is mainly directed to the development of a digital signal processor that processes input data in time series based on a predetermined algorithm and outputs it as time series data. The present invention relates to a development support device for a digital signal processor used.

(ロ)従来の技術 一般に、音声や画像等の情報源はアナログ信号であるこ
とが多い。このアナログ信号をデジタル的な手法によっ
て処理するものがデジタル信号処理装置(デジタル・シ
グナル・プロセッシング・システム:以下DSPシステ
ムと称す)である。
(b) Conventional technology In general, information sources such as audio and images are often analog signals. A digital signal processing device (hereinafter referred to as a DSP system) processes this analog signal using a digital method.

また、近年、デジタル回路のLSI化が急速に進み、ワ
ンチップ上にDSPシステムが容易に実現できるように
なった。更に、アナログ信号処理に比べて高精度処理が
可能、パラメータの設定により任意の特性が安定して均
一に得られる、無調整化が可能となる等の特徴を有する
ため、DSPシステムが急速に実用化されるようになっ
た。このDSPシステムの応用範囲は、音声信号処理、
通信信号処理、計測信号処理、画像信号処理、地震波信
号処理、水中音響信号処理等の各分野に広がり利用され
ている。
Furthermore, in recent years, the use of LSI digital circuits has progressed rapidly, and it has become possible to easily realize a DSP system on a single chip. Furthermore, compared to analog signal processing, DSP systems are rapidly being put into practical use because they have features such as being able to process with higher precision, being able to obtain arbitrary characteristics stably and uniformly by setting parameters, and being able to do without adjustments. It has come to be The application range of this DSP system is audio signal processing,
It is widely used in various fields such as communication signal processing, measurement signal processing, image signal processing, seismic wave signal processing, and underwater acoustic signal processing.

例えば、オーディオ分野において、CD(コンパクト・
ディスク)プレーヤやDAT (デジタル・オーディオ
・テープ)プレーヤの如く、オーディオ信号のデジタル
化が進むに伴い、オーディオ信号をデジタル処理するD
SPシステムが実用化されている。
For example, in the audio field, CDs (compact
As the digitization of audio signals progresses, DAT (disc) players and DAT (digital audio tape) players, which digitally process audio signals, are becoming more and more popular.
SP system has been put into practical use.

−eに、DSPのプログラムはマイクロプログラムによ
ってハードウェア各部を同時に並列に制御しているため
、同時に並列制御をしないマイクプロセ/すに比べDS
Pのプログラム開発は非常に難しかった。また、音声や
オーディオ等の時系列信号を取り扱うDSPの場合には
、プログラム開発だけでなく、実際の音声データやオー
ディオ信号を入力した上で初めて最終的な評価がくださ
れる。このため、DSPシステムの開発には実際の動作
をさせることができるDSP開発支援装置(インサーキ
ットエミュレータ)が必要不可欠となる。
-e, since the DSP program controls each part of the hardware simultaneously in parallel using a microprogram, the DS
Developing P's program was extremely difficult. Furthermore, in the case of a DSP that handles time-series signals such as voice and audio, the final evaluation is not only done after program development but also after inputting actual voice data and audio signals. Therefore, in the development of a DSP system, a DSP development support device (in-circuit emulator) that can perform actual operation is essential.

第3図に従来のDSP開発支援装置を含むDSP開発シ
ステムの概略図を示す。(1)は従来のDSP開発支援
装置で、DSPプログラムのロード、実行、停止、ダン
プ、データのダンプ、エデイl上等の機能を有する。(
2)はDSP開発支援装置(1)上に搭載され、実際に
プログラムを実行するエバチップである。(3)は最終
的にDSPチップを搭載し、デジタル信号処理を行なう
ためのターゲットシステムであり、ここからDSPの入
出カフオーマットに適合した入力がDSP開発支援装置
(1)からエバチップ(2)に入力される。(5)は外
部からターゲットシステムに対する入力である。また、
(6)はDSPにおいてディジタル信号処理されたデー
タをDSP開発支援装置(1)をへて、ターゲットシス
テム(3)を介して外部に出力されるオーディオ出力で
ある。また、(4)は前記DSP開発支援装置の動作を
制御するためのホストコンピュータである。  (7)
はターゲットシステム上に搭載され、コマンドや、パラ
メータをDSP (エバチップラのシリアル入力部に送
り、演算結果や、状態をDsP (エバチップ)(2)
なシリアル出力部から読み出すコントロール用マイコン
である。DSP(エバチッ7’)(2)とコントロール
用マイコン(7)はシリアル通信を繰り返すことによっ
て次々とデータを処理していく。
FIG. 3 shows a schematic diagram of a DSP development system including a conventional DSP development support device. (1) is a conventional DSP development support device, which has functions such as loading, executing, stopping, and dumping DSP programs, dumping data, and updating DSP programs. (
2) is an evaluation chip that is installed on the DSP development support device (1) and actually executes the program. (3) is the target system that will ultimately be equipped with a DSP chip and perform digital signal processing, and from here inputs that are compatible with the input/output format of the DSP are sent from the DSP development support device (1) to the evaluation chip (2). is input. (5) is an input to the target system from the outside. Also,
(6) is an audio output in which data subjected to digital signal processing in the DSP is outputted to the outside via the DSP development support device (1) and the target system (3). Further, (4) is a host computer for controlling the operation of the DSP development support device. (7)
is installed on the target system, sends commands and parameters to the serial input section of the DSP (Eva Chip), and sends calculation results and status to the DsP (Eva Chip) (2).
This is a control microcontroller that reads data from a serial output section. The DSP (Ebachit 7') (2) and the control microcomputer (7) process data one after another by repeating serial communication.

時系列データは次の手順で処理されていく。まずオーデ
ィオ入力部(5)からターゲットシステムに入力された
信号がアナログからデジタルにA・D変換された後で、
DSP開発支援装置(1)に対して入力され、DSPで
デジタル信号処理が施された後で再びターゲットシステ
ム(3)から、オーディオ出力部(6)をへて出力され
る。
Time series data is processed in the following steps. First, after the signal input to the target system from the audio input section (5) is A/D converted from analog to digital,
The signal is input to the DSP development support device (1), subjected to digital signal processing by the DSP, and then output again from the target system (3) through the audio output section (6).

尚、デジタルデイレイの元になる遅延された入力データ
や、DSP (エバチップ)デジタル信号処理されたデ
ータはターゲットシステム(3)上に設けられた外部記
憶用DRAM (8)に、順次葺き込まれ、読み出され
、随時オーディオ出力部(6)からデジタル信号処理さ
れたサラウンド効果を有するオーディオデータとして外
部に出力される。
Note that the delayed input data that is the source of the digital delay and the data processed by DSP (Evachip) digital signal processing are sequentially written into the external storage DRAM (8) provided on the target system (3). The data is read out and outputted from the audio output section (6) as needed as audio data having a digital signal-processed surround effect to the outside.

()))発明が解決しようとする課題 DSPは、一般にターゲットシステム上のコンとロール
用のマイコンから各種コマンドやパラメータ等を、DS
Pのシリアル入力部から入力し、コントロール用のマイ
コンに対する出力をDSPのシリアル出力部から出力し
て通信を行うコプロセッサとして使用されることが多い
())) Problems to be Solved by the Invention DSP generally transmits various commands, parameters, etc. from the controller and role microcontroller on the target system to the DS.
It is often used as a coprocessor that performs communication by receiving input from the serial input section of the DSP and outputting the output to the control microcomputer from the serial output section of the DSP.

第3図に示されたDSP開発システム(DSP開発支援
装置を含む)上のDSPをコプロセッサとしてデジタル
信号処理に使用する場合、開発途Eの段階では、ターゲ
ットシステム上のコントロール用マイコンと、DSPの
間で行なわれるシリアル通信が正常に行なわれない事が
多くあった。
When using the DSP on the DSP development system (including the DSP development support device) shown in Figure 3 as a coprocessor for digital signal processing, at the stage of development E, the control microcontroller on the target system and the DSP There were many cases where serial communication between the devices did not work properly.

そして、その原因がDSPによるものかコントロール用
マイコンによるものかの判断は難しく、原因の究明に多
くの時間がかかってしまう。また、これらの症状は、タ
ーゲットシステム上でDSPとコントロール用マイコン
を接続して初めて現れる時が多く、DSPプログラムと
コントロール用マイコンのプログラムをそれぞれ単独で
デバッグしていても、その原因は非常に判り辛かった。
It is difficult to determine whether the cause is caused by the DSP or the control microcomputer, and it takes a lot of time to investigate the cause. In addition, these symptoms often appear only after the DSP and control microcontroller are connected on the target system, so even if you debug the DSP program and the control microcontroller program separately, the cause is very difficult to understand. hard.

(ニ)問題点を解決するための手段 本発明は、シリアル通信回路により、外部機器と制御信
号やデータの入出力を行うDSPのプログラム開発ある
いはシステム開発に用いられるDSP開発支援装置であ
って、DSPのシリアル通信7オーマツトに適合した入
力フォーマットデータを生成するシリアル入力データ制
御回路と、該シリアル入力データ制御回路から出力され
るデータと前記外部機器から出力されるシリアルデータ
とのいずれかを選択してDSPに出力するシリアル入力
データ選択回路と、前記外部機器に対してDSPから出
力されるシリアルデータの受信を行うシリアル出力デー
タ制御回路とを備えてなるものである。
(d) Means for Solving the Problems The present invention is a DSP development support device used for program development or system development of a DSP that inputs and outputs control signals and data to and from external equipment using a serial communication circuit, Select either a serial input data control circuit that generates input format data compatible with the DSP serial communication 7-ormat, data output from the serial input data control circuit, or serial data output from the external device. The device includes a serial input data selection circuit that outputs serial data to the DSP, and a serial output data control circuit that receives serial data output from the DSP to the external device.

(ホ)作用 DSPに対してシリアル入力データ制御回路からシリア
ルデータを入力し、シリアル出力データ制御回路にてD
SPからのシリアルデータを受信することにより、DS
Pのシリアル通信に関するプログラムの検証が、ターゲ
ットシステムを用いずに行える。即ち、ターゲットシス
テムとは無関係に、DSPにおけるシリアル通信のプロ
グラムの開発が効率的に行える。
(e) Serial data is input to the operational DSP from the serial input data control circuit, and the serial data is input to the serial output data control circuit.
By receiving serial data from SP, DS
Verification of a program related to serial communication of P can be performed without using a target system. That is, it is possible to efficiently develop a serial communication program in a DSP, regardless of the target system.

(へ)実施例 第1図に本発明一実施例のDSP開発支援装置を含んだ
DSP開発システムの概略博成図を示す。(10)は本
発明にかかるDSP開発支援装置で、このDSP開発支
援装置(lO)上にはターゲットシステムに搭載される
DSPにDSP開発支援装置対応用の機能を付加したエ
バチップ(11)が搭載されている。更に、DSP開発
支援装! (10)上にはターゲットシステムと通信さ
れるシリアルデータを記憶するシリアル入力データトレ
ースメモリとしてのマイコン入カドレースメモリ(35
)、同じくシリアル出力データトレースメモリとしての
マイコン出カドレースメモリ(36)が搭載されている
。(3)はDSP開発支援装置(lO)に接続されたタ
ーゲットシステムで、このターゲットシステム(3)上
にはDSP (エバチップ)(11)とのシリアル通信
を制御するコントロール用のマイコン(7)が搭載され
ている。ターゲットシステム(3)のオーディオ入力部
(5)から入力されたオーディオ信号はDSP (11
)に入力されデジタル処理されて、ターゲットシステム
(3)に出力される。そして、ターゲットシステム(3
)のオーディオ出力部(6)からオーディオ信号が出力
さtしる。DSPにおいて、オーディオ信号に対してど
のようなデジタル信号処理を施すかはDSP(エバチッ
プ)(11)に対してターゲットシステム上のコントロ
ール用のマイコン(7)から指示される。
(F) Embodiment FIG. 1 shows a schematic diagram of a DSP development system including a DSP development support device according to an embodiment of the present invention. (10) is a DSP development support device according to the present invention, and this DSP development support device (IO) is equipped with an Evachip (11) that adds functions compatible with the DSP development support device to the DSP installed in the target system. has been done. Furthermore, DSP development support equipment! (10) On the top is a microcontroller input trace memory (35
), and a microcomputer output trace memory (36) which also serves as a serial output data trace memory. (3) is a target system connected to the DSP development support device (IO), and on this target system (3) is a control microcontroller (7) that controls serial communication with the DSP (EVA chip) (11). It is installed. The audio signal input from the audio input section (5) of the target system (3) is transmitted to the DSP (11
), digitally processed, and output to the target system (3). And the target system (3
) An audio signal is output from the audio output section (6) of the device. In the DSP, a control microcomputer (7) on the target system instructs the DSP (evaluation chip) (11) as to what kind of digital signal processing is to be performed on the audio signal.

(15)は、DSP開発支援装置(10)の制御を行う
ためのホストコンピュータである。
(15) is a host computer for controlling the DSP development support device (10).

第2図に本発明一実施例のDSP開発支援装置(10)
のブロック図を示す。
Figure 2 shows a DSP development support device (10) according to an embodiment of the present invention.
The block diagram is shown below.

(16)はDSP開発支援装置(10)全体の制御を司
るマイコンで、ホストコンピュータ(15)と図示しな
いホストインタフェースを介して通信を行う。(11)
は前述の通りDSP開発支援装@ (10)内でターゲ
ットシステム内のDSPと同様に動作するエバチップ、
(17)はマイコン(16)の命令でDSP (エバチ
ップ)を制御するシーケンスコントローラである。
(16) is a microcomputer that controls the entire DSP development support device (10), and communicates with the host computer (15) via a host interface (not shown). (11)
As mentioned above, the EVA chip operates in the same way as the DSP in the target system within the DSP development support system (10).
(17) is a sequence controller that controls the DSP (EVA chip) with instructions from the microcomputer (16).

(18)は入力変換回路で、入力されるアナログデータ
をデジタル化するA/D変換器(19)と、入力される
デジタルデータの7オーマツトをDSPに適合するフォ
ーマットに変換する入力フォーマット変換部(20)と
、ターゲットシステムからの入力部(21)とを備えて
おり、入力データセレクタ(22)によってこれら入力
変換回路(]8)からの出力(A/D変換器(19)、
入力フォーマット変換部(20) 、入力部(21)そ
れぞれの出力)のうちいずれかの出力が選択されてエバ
チップ(11)に入力される。
(18) is an input conversion circuit, which includes an A/D converter (19) that digitizes the input analog data, and an input format conversion section (19) that converts the input digital data into a format compatible with the DSP. 20) and an input section (21) from the target system, and the outputs from these input conversion circuits (]8) (A/D converter (19),
One of the outputs of the input format conversion section (20) and the input section (21) is selected and input to the evaluation chip (11).

(23)は入力データセレクタ(22)からエバチップ
(11)に対する入力データを記憶し、トレースする入
力データトレースメモリである。
(23) is an input data trace memory that stores and traces input data from the input data selector (22) to the evaluation chip (11).

(24)は出力変換回路で、DSP (エバチップ)で
デジタル信号処理されたデータをターゲットシステムに
対して出力する出力部(25)と、やはりDSP (エ
バチップ)で信号処理された出力データをD/A変換し
てアナログデータとして出力するD/A変換器(26)
と、やはりDSP(エバチップ)で信号処理された出力
データを所定のデジタルフォーマットに変換して出力す
る出力フォーマント変換部(27)とを備えている。
(24) is an output conversion circuit, which includes an output section (25) that outputs the data that has been digitally processed by the DSP (Eva chip) to the target system, and an output section (25) that outputs the data that has been digitally processed by the DSP (Eva chip) and converts the output data that has also been signal processed by the DSP (Eva chip). D/A converter (26) that converts A and outputs it as analog data
and an output formant converter (27) that converts output data signal-processed by a DSP (evaluation chip) into a predetermined digital format and outputs the same.

(28)はDSP (エバチップ)で信号処理された出
力データを記憶し、トレースする出力データトレースメ
モリである。
(28) is an output data trace memory that stores and traces output data signal-processed by a DSP (evaluation chip).

(29)はターゲットシステム(3)上に備えられるコ
ントロール用のマイコン(7)とDSP(エバチップ)
(11)との通信において、ターゲットシステム上のマ
イコン(7)からの信号の入力部、(30)は同様にタ
ーゲットシステム上のマイコン(7)に対する信号の出
力部である。
(29) is a control microcomputer (7) and DSP (Eva chip) provided on the target system (3)
(11) is an input section for signals from the microcomputer (7) on the target system, and (30) is an output section for signals to the microcomputer (7) on the target system.

(3t)はDsP(エバチップ)のシリアル通信のフォ
ーマットに適合したシリアルデータを生成するシリアル
入力データ制御回路としてのマイク/入力コントローラ
、(39)はターゲットシステム(3)のマイコン(7
)に対するシリアルデータを生成するシリアル出力デー
タ制御回路としてのマイコン出力コントローラである。
(3t) is a microphone/input controller as a serial input data control circuit that generates serial data compatible with the serial communication format of DsP (Evachip), (39) is a microcontroller (7) of target system (3).
) is a microcomputer output controller as a serial output data control circuit that generates serial data for

このマイコン出力コントローラ(39)はDSP (1
1)からマイコン(7)に出力されるべきシリアルデー
タの受信ら行う。
This microcomputer output controller (39) is a DSP (1
1) to receive serial data to be output to the microcomputer (7).

また、ターゲットシステム上のマイコン(7)からの信
号の入力部(29)に入力されたデータとマイコン入力
コントローラ(31)において生成された入力データの
うち、DSP (エバチップ)に対する入力はシリアル
入力データ選択回路上してのマイコンインタフェース入
力セレクタ(33)にて選択される。
Also, among the data input to the signal input section (29) from the microcomputer (7) on the target system and the input data generated in the microcomputer input controller (31), the input to the DSP (Eva chip) is serial input data. It is selected by the microcomputer interface input selector (33) on the selection circuit.

(34)はシリアル出力データ選択回路としてのマイコ
ンインタフェース出力セレクタで、エバチップ(11)
からターゲットシステム上のマイコン(7)に対する通
信データ(シリアルデータ)出力と、マイコン出力コン
トローラ(39)で生成されターゲットシステム上のマ
イコン(7)に対する通信データ(シリアルデータ)と
の選択出力を行う。
(34) is a microcomputer interface output selector as a serial output data selection circuit, and the evaluation chip (11)
From there, communication data (serial data) is output to the microcomputer (7) on the target system, and communication data (serial data) generated by the microcomputer output controller (39) and sent to the microcomputer (7) on the target system are selectively output.

(35)は、マイコンインタフェース入力セレクタ(3
3)によって選択され、エバチップ(11)に対するシ
リアルデータのマイコン通信入力データを記憶し、トレ
ースするシリアル入力データトレースメモリとしてのマ
イコン入カドレースメモリ、(36)は、エバチップ(
11)からターゲットシステム上のマイコン(7)に対
して出力されるシリアルデータであるマイコン通信出力
データを記憶し、トレースするシリアル出力データトレ
ースメモリとしてのマイコン出カドレースメモリ (3
6)である。
(35) is the microcomputer interface input selector (3
(36) is a microcomputer input quadrase memory as a serial input data trace memory that stores and traces microcomputer communication input data of serial data to the EV chip (11) selected by the EV chip (3).
Microcomputer output trace memory (3) as a serial output data trace memory that stores and traces microcomputer communication output data, which is serial data output from 11) to the microcomputer (7) on the target system.
6).

(37)は、エバチップ(11)の外部記憶装置として
のDRAM(12)に対する制御を行うr)RAMコン
トローラ(外部記憶手段制御手段)で、前記DRAM 
(12)あるいは図示しないターゲットシステム上に設
けられるDRAMに対して、記↑εしたデータを保持す
るための制御信号であるリフレッシニ信号を出力する。
(37) is a RAM controller (external storage means control means) for controlling the DRAM (12) as an external storage device of the Eva chip (11);
(12) Alternatively, a reflexini signal, which is a control signal for holding the data ↑ε, is output to a DRAM provided on the target system (not shown).

また、データバス(38)には、マイコン(16)、シ
ーケンスコントローラ(17)、DRAN1コントロー
ラ(37)、マイコン入力コントローラ(31)、マイ
コン出力コントローラ(39)、入力データトレースメ
モリ(23)、出力データトレースメモリ(28)、マ
イコン入カドレースメモリ(35) 、及びマイコン出
カドレースメモリ(36)が接続されている。
The data bus (38) also includes a microcomputer (16), a sequence controller (17), a DRAN1 controller (37), a microcomputer input controller (31), a microcomputer output controller (39), an input data trace memory (23), and an output A data trace memory (28), a microcomputer input trace memory (35), and a microcomputer output trace memory (36) are connected.

さて、このDSP開発支援装置(10)はホストコンピ
ュータ(15)からのコマンド入力によって動作する。
Now, this DSP development support device (10) operates by command input from the host computer (15).

ホストコンピュータ(15)からDSP開発支援装置(
10)に対して、入力変換回路(18)における入力、
即ちデータ入力としてアナログ入力を選択するが、デジ
タル入力を選択するか、ターゲットシステム(3)から
の入力を選択するかを決めるコマンド入力がおこなわれ
る。更に、DSP (エバチップ)(21)に対するシ
リアルデータ入力としてターゲットシステム(3)上の
コントロール用マイコン(7)がらのンリアルデータ入
力(29)を選択するが、Ds I)開発支援装置(1
0)上のマイコン入力コントローラ(31)に於て生成
されたシリアル入力データのうちどちらかをマイコンイ
ンタフェース人力セレクタ(33)で選択するためのコ
マンド人力がおこなわれる。
From the host computer (15) to the DSP development support device (
10), the input in the input conversion circuit (18),
That is, although analog input is selected as data input, a command input is performed to determine whether to select digital input or input from the target system (3). Furthermore, the real data input (29) from the control microcomputer (7) on the target system (3) is selected as the serial data input to the DSP (Evachip) (21), but the Ds I) development support device (1)
0) A command is manually executed to select one of the serial input data generated by the microcomputer input controller (31) above using the microcomputer interface manual selector (33).

ターゲットシステムと接続せずDSP開発支援装置(l
O)単体でターゲットシステムとシリアルデータの通信
を行うマイコンインターフェース部のデバッグを行なう
場合には、シリアル入力データとしてマイコン入力コン
トローラ(31)を選択し、同時にマイコン出力コント
ローラ(39)及びマイコン出カドレースメモリ(36
)を用いてDSP (エバチップ”)(11)からのシ
リアルデータ出力をトレースする。この時に、DSl)
 (エバチンプ)(11)から正しく通信のプロトコル
が遵守されているがどうかの確認と、DSP(エバチッ
プ)(11)からの出力されるシリアルデータがマイコ
ン入力コントローラ(31)からの入力に対して正しい
データであるかどうかの確認をすることによって、DS
P (エバチップ)(l])のマイコンインターフェー
ス部用プログラムが正しく動作しているがどうかのj1
認がり能である。
DSP development support equipment (l) without connecting to the target system
O) When debugging the microcomputer interface section that communicates serial data with the target system by itself, select the microcomputer input controller (31) as the serial input data, and simultaneously select the microcomputer output controller (39) and the microcomputer output trace. Memory (36
) to trace the serial data output from the DSP (EVA chip) (11). At this time, the DSL)
(EvaChimp) Check whether the communication protocol is correctly followed from (11) and that the serial data output from DSP (Evachip) (11) is correct with respect to the input from the microcomputer input controller (31). By checking whether the data is
Is the program for the microcomputer interface section of P (Evachip) (l]) operating correctly?j1
He is capable of recognition.

また、ターゲットシステム(3)上のコントロール用の
マイコン(7)のシリアル通信プログラムの検証をする
場合には、第1図に示すようにDSP開発支援装置(1
0)とターゲットシステム(3)を接続する。そして、
ホストコンピュータ(]5)からDSP開発支援装置(
10)に対して、ターゲットシステム(3)に対するマ
イコンインタフェース出力セレクタ(34)の出力デー
タをマイコン出力コントローラ(39)からの出力を選
択し、ターゲットシステム(3)からのシフアル入力デ
ータ(29)をマイコン入カドレースメモリ(35)に
入力する。その入力に対応した出力をターゲットシステ
ム(3)がらのシリアル出力要求に応じて、マイコン出
力コントローラ(39)から出力することによってター
ゲットシステム(3ン上のコントロール用マイコン(7
)のシリアル通信プログラムが正しいがどうがの確認が
行える。
In addition, when verifying the serial communication program of the control microcomputer (7) on the target system (3), as shown in Figure 1, the DSP development support device (1)
0) and the target system (3). and,
From the host computer (5) to the DSP development support device (
10), select the output data of the microcomputer interface output selector (34) for the target system (3) from the microcomputer output controller (39), and select the formal input data (29) from the target system (3). Input to the microcomputer input card race memory (35). The control microcomputer (7) on the target system (3) outputs an output corresponding to the input from the microcomputer output controller (39) in response to a serial output request from the target system (3).
) can check whether the serial communication program is correct or not.

こうして、DSP開発支援装置(10)を使用してI)
SP(エバチップ)(11)のシリアル通信プログラム
とターゲットシステム上のコントロル用マイコン(7)
のシリアル通信用プログラムをそれぞれ別々に確認する
ことが可能できる。
In this way, using the DSP development support device (10), I)
Serial communication program of SP (Evachip) (11) and control microcomputer on target system (7)
It is possible to check each serial communication program separately.

虹に、それぞれのシリアル通信に関するプログラムの動
作を確認した後、実際にターゲットシステム(3)上の
コントロール用マイコン(7)とD S P 開発支援
袋R(10)上CQ D S P (エバチップ)(1
1)どうしでシリアル通信を行なう。この時、コントロ
ール用のマイコン(7)がらのシリアル入力をマイコン
入カドレースメモリ(35)を用いて順次記録し、また
DSP (エバチップ)(11)がらのシリアル出力を
マイコン出カドレースメモリ(36)を用いて順次記録
する。これにより、コントロール用マイコン(7)と、
DSP (エバチップ)(11)間のハードゥエア的な
検証が可能であるばかりでなく、その記録された通信内
容を検討することによってデータ生成過程の検証を行な
うことが行える。
After confirming the operation of each serial communication program, we actually installed the control microcomputer (7) on the target system (3) and the CQ DSP (Evachip) on the DSP development support bag R (10). (1
1) Perform serial communication between them. At this time, the serial input from the control microcomputer (7) is sequentially recorded using the microcomputer input quadratic memory (35), and the serial output from the DSP (EVA chip) (11) is recorded sequentially using the microcomputer output quadratic memory (36). ) to record sequentially. As a result, the control microcomputer (7) and
Not only is it possible to perform hardware verification between the DSP (Evachip) (11), but also verification of the data generation process can be performed by examining the recorded communication contents.

尚、アナログ入力から入力されたデータはA/D変換部
(19)でデジタル化されてエバチップ(11)に入力
される。デジタル入力から入力されたデータは入力フォ
ーマット変換部(20)でDSPに適合したフォーマッ
トにフォーマット変換されてエバチップ(11)に入力
される。入力変換回路(18)から出力され、入力デー
タセレクタ(22)で選択されたデータは、エバチップ
に入力されると同時に入力データトレースメモリ(23
)に記憶される。
Note that the data input from the analog input is digitized by the A/D converter (19) and input to the evaluation chip (11). Data input from the digital input is converted into a format compatible with the DSP by an input format converter (20) and input to the EV chip (11). The data output from the input conversion circuit (18) and selected by the input data selector (22) is simultaneously input to the evaluation chip and input to the input data trace memory (23).
).

また、マイコン(16)の制御により、入力データセレ
クタ(22)からのデータの代わりに、入力データトレ
ースメモリ(23)に記憶したデータをエバチップ(1
1)に供給することもされる。これは例えばDSP内部
の演算でオーバーフロー、アンダー70−等のエラーが
発生した、あるいは発生しやすいパターンデータを入力
して、その解析を行う。
Also, under the control of the microcomputer (16), the data stored in the input data trace memory (23) is sent to the evaluation chip (1) instead of the data from the input data selector (22).
1). For example, pattern data in which an error such as overflow or under 70- has occurred or is likely to occur in a calculation inside the DSP is input and analyzed.

エバチップ(11)からの出力データは、出力変換回路
(24)において、アナログ出力の時にはD/A変換3
(26)、所定のデジタル通信7オーマツトのデジタル
出力のときには、出力フォーマント変換部(27)、タ
ーゲットシステムにデータを直接出力するときにはター
ゲットシステムへの出力部(25)のいずれかから出力
さrする。そして、ターゲットシステム(3)をDSP
開発支援装置(10)に接続しなくてもデータの出力や
確認が行える。更に出力変換回路(21)から出力され
るデータを、出力データトレースメモリ (28)にて
記憶することにより、DSPでデジタル信号処理された
出力データの記憶、確S2が行える。
The output data from the evaluation chip (11) is converted to a D/A converter 3 in the output conversion circuit (24) when it is an analog output.
(26), when outputting digital data in a predetermined 7-way digital communication, output formant converter (27); when outputting data directly to the target system, outputting from either the outputting unit (25) to the target system. do. Then, the target system (3) is
Data can be output and checked without being connected to the development support device (10). Further, by storing the data output from the output conversion circuit (21) in the output data trace memory (28), the output data subjected to digital signal processing by the DSP can be stored and confirmed S2.

これら入力データトレースメモリ(23)と出力データ
トレースメモリ(28)に記憶されるデータを対応させ
て使用すれば、入力データの非常に厳密な検証が行える
If the data stored in the input data trace memory (23) and the output data trace memory (28) are used in correspondence, input data can be verified very strictly.

(ト)発明の効果 本発明は以上の説明から明らかな如く、ターゲットシス
テム上のコントロール用のマイコンと、疑似的にシリア
ルデータの通信を行うマイコン入力コントローラ、マイ
コン出力コントローラを備えているので、ターゲットシ
ステムとDSP開発支援装置を接続しなくても、シリア
ル通信に関するプログラムの検証ができる。これにより
、DSPプログラムの開発期間あるいはDSPシステム
の開発期間の効率化、短縮化が可能になる。
(g) Effects of the Invention As is clear from the above description, the present invention includes a microcomputer for control on the target system, a microcomputer input controller, and a microcomputer output controller that perform pseudo serial data communication. Programs related to serial communication can be verified without connecting the system to the DSP development support device. This makes it possible to streamline and shorten the development period of a DSP program or a DSP system.

またDSP開発支援装置とターゲットシステムを接続し
た場合に、DSP開発支援装置とターゲットシステム上
の外部機器とのシリアル通信をDSPプログラムを介せ
ずに、ホストコンピュータからインサーキットエミュレ
ータに対するコマンド入力で検証することが可能である
ので、DSPプログラムの開発に先立って、外部機器と
DSPのシリアル通信機能の確認をすることもできる。
Also, when the DSP development support device and target system are connected, serial communication between the DSP development support device and external devices on the target system can be verified by inputting commands from the host computer to the in-circuit emulator without going through the DSP program. Therefore, it is also possible to check the serial communication function between an external device and the DSP before developing a DSP program.

更に、DSP開発支援装置にマイコン入力データの、あ
るいは出力データのトレースメモリを備える事で、DS
Pと外部機器のシリアル通信のトレース機能を持たせて
、通信データの入力と出力を対応させて検証することが
可能になる。
Furthermore, by equipping the DSP development support device with a trace memory for microcomputer input data or output data, the DS
By providing a trace function for serial communication between the P and external devices, it becomes possible to match and verify communication data input and output.

そしてこれらの機能により、DSPとこれを接続する外
部機器(ターゲットシステム)を別々に、そのシリアル
通信の機能のためのプログラムの検証が可能になり、D
SPプログラム、あるいはDSPシステムの開発が、効
率的に行える。
These functions make it possible to separately verify programs for the serial communication functions of the DSP and the external device (target system) that connects it.
SP programs or DSP systems can be developed efficiently.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明一実施例のDSP開発支援装置を含んだ
DSP開発システムの概略構成図、第2図に本発明一実
施例のDSP開発支援装置のブロック図、第3図は従来
のDSP開発システムの概略構成図である。 (10) ・・DSP開発支援装置、(11)・・・エ
バチップ(DSP)、(12)・・・DRAM、(15
)・・・ホストコンピュータ、(16)・・・マイコン
、(18) ・入力変換回路、(19)・・A y’ 
D変換器、(20)・・・入力フォーマット変換部、(
21)・・・入力部、(22)・・入力デ−タセレクタ
、 (23)・・・入力データトレースメモリ、(24
)・・・出力変換回路、(25)・・・出力部、(26
)・・・D/A変換器、(27) ・出力フォーマノド
変換部、(28) ・・出力データトレースメモリ、(
31)・・・マイコン入力コントローラ(シリアル入力
データ制御回路)、(33)  ・マイコンインタフェ
ース入力セレクタ(シリアル入力データ選択回路)、(
34)・マイコンインタフェース出力セレクタ(シリア
ル出力データ選択回路)、(35)・・マイコン入カド
レースメモリ(シリアル入力データトレース、メモリ)
、 (36)・・・マイコン出カドレースメモリ(シリ
アル出力データトレースメモリ)、(39)  マイコ
ン出力コントローラ(シリアル出力データ制御回路)、
(37)・・D RA Mコントローラ。
FIG. 1 is a schematic configuration diagram of a DSP development system including a DSP development support device according to an embodiment of the present invention, FIG. 2 is a block diagram of a DSP development support device according to an embodiment of the present invention, and FIG. 3 is a conventional DSP development system. 1 is a schematic configuration diagram of a development system. (10) ... DSP development support device, (11) ... Evachip (DSP), (12) ... DRAM, (15
)...Host computer, (16)...Microcomputer, (18) -Input conversion circuit, (19)...A y'
D converter, (20)... input format converter, (
21) Input section, (22) Input data selector, (23) Input data trace memory, (24
)...Output conversion circuit, (25)...Output section, (26
)...D/A converter, (27) - Output formanode converter, (28)... Output data trace memory, (
31)...Microcomputer input controller (serial input data control circuit), (33) -Microcomputer interface input selector (serial input data selection circuit), (
34)・Microcomputer interface output selector (serial output data selection circuit), (35)・Microcomputer input trace memory (serial input data trace, memory)
, (36)...Microcomputer output trace memory (serial output data trace memory), (39) Microcomputer output controller (serial output data control circuit),
(37)...DRAM controller.

Claims (3)

【特許請求の範囲】[Claims] (1)シリアル通信回路により、外部機器と制御信号や
データの入出力を行うデジタルシグナルプロセッサのプ
ログラム開発あるいはシステム開発に用いられるデジタ
ルシグナルプロセッサ開発支援装置において、 デジタルシグナルプロセッサのシリアル通信フォーマッ
トに適合した入力フォーマットデータを生成するシリア
ル入力データ制御回路と、該シリアル入力データ制御回
路から出力されるデータと前記外部機器から出力される
シリアルデータとのいずれかを選択してデジタルシグナ
ルプロセッサに出力するシリアル入力データ選択回路と
、前記外部機器に対してデジタルシグナルプロセッサか
ら出力されるシリアルデータの受信を行うシリアル出力
データ制御回路とを備えてなる事を特徴とするデジタル
シグナルプロセッサ開発支援装置。
(1) In a digital signal processor development support device used for program development or system development of a digital signal processor that inputs and outputs control signals and data to and from external devices using a serial communication circuit, the device must be compatible with the serial communication format of the digital signal processor. a serial input data control circuit that generates input format data; and a serial input that selects either the data output from the serial input data control circuit or the serial data output from the external device and outputs it to the digital signal processor. A digital signal processor development support device comprising a data selection circuit and a serial output data control circuit that receives serial data output from the digital signal processor to the external device.
(2)前記シリアル出力データ制御回路は、前記外部機
器に対して出力するシリアルデータを生成し、該シリア
ルデータ制御回路から出力されるデータとデジタルシグ
ナルプロセッサから出力されるシリアルデータとのいず
れかを選択して前記外部機器に出力するシリアル出力デ
ータ選択回路とを備えてなる事を特徴とする請求項1記
載のデジタルシグナルプロセッサ開発支援装置。
(2) The serial output data control circuit generates serial data to be output to the external device, and outputs either the data output from the serial data control circuit or the serial data output from the digital signal processor. 2. The digital signal processor development support device according to claim 1, further comprising a serial output data selection circuit that selects and outputs the serial output data to the external device.
(3)前記シリアル入力データ制御回路あるいは前記外
部機器からデジタルシグナルプロセッサに入力されるシ
リアルデータを記憶するシリアル入力データトレースメ
モリと、デジタルシグナルプロセッサから前記シリアル
出力データ制御回路あるいは前記外部機器に対して出力
されるシリアルデータを記憶するシリアル出力データト
レースメモリとを備えてなる事を特徴とする請求項1も
しくは2記載のデジタルシグナルプロセッサ開発支援装
置。
(3) a serial input data trace memory for storing serial data input from the serial input data control circuit or the external device to the digital signal processor; 3. The digital signal processor development support device according to claim 1, further comprising a serial output data trace memory for storing output serial data.
JP63292871A 1988-11-18 1988-11-18 Digital signal processor development support equipment Expired - Fee Related JP2642709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63292871A JP2642709B2 (en) 1988-11-18 1988-11-18 Digital signal processor development support equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63292871A JP2642709B2 (en) 1988-11-18 1988-11-18 Digital signal processor development support equipment

Publications (2)

Publication Number Publication Date
JPH02138641A true JPH02138641A (en) 1990-05-28
JP2642709B2 JP2642709B2 (en) 1997-08-20

Family

ID=17787456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63292871A Expired - Fee Related JP2642709B2 (en) 1988-11-18 1988-11-18 Digital signal processor development support equipment

Country Status (1)

Country Link
JP (1) JP2642709B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196229A (en) * 1989-12-25 1991-08-27 Sanyo Electric Co Ltd Device for supporting development of digital signal processor
JPH0553859A (en) * 1991-02-04 1993-03-05 Analog Devices Inc <Adi> Real-time signal analyzer for digital signal processor-emulation and method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208131A (en) * 1987-02-25 1988-08-29 Hitachi Ltd Emulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208131A (en) * 1987-02-25 1988-08-29 Hitachi Ltd Emulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196229A (en) * 1989-12-25 1991-08-27 Sanyo Electric Co Ltd Device for supporting development of digital signal processor
JPH0553859A (en) * 1991-02-04 1993-03-05 Analog Devices Inc <Adi> Real-time signal analyzer for digital signal processor-emulation and method thereof

Also Published As

Publication number Publication date
JP2642709B2 (en) 1997-08-20

Similar Documents

Publication Publication Date Title
JPH02138641A (en) Back-up device for development of digital signal processor
JPH0157824B2 (en)
JP2815948B2 (en) Digital signal processor development support equipment
CN116048887A (en) Chip verification method, device, system, electronic equipment and storage medium
JP2642708B2 (en) Digital signal processor development support equipment
CN112597717B (en) IP verification method and device and electronic equipment
JPH01297738A (en) Computer testing device
JPH02138640A (en) Back-up device for development of digital signal processor
JP7343197B2 (en) Information processing device, information processing system, information processing method and program
JP2003281076A (en) Unauthorized access detection circuit of dma controller, unauthorized access detecting method and program thereof
JP2523692B2 (en) Electronic computer adjustment failure analysis support system
JP2599795B2 (en) Test method for circuits with microprocessor
JP2000105781A (en) Logical simulator and logical simulate system
JPH0895817A (en) Method for testing information processor
CN114818597A (en) Clock verification environment generation method and device, electronic equipment and storage medium
CN116909935A (en) Chip joint simulation method, device and medium based on single processing module interface
JP2007065980A (en) Program test device and program test method
JP2000113021A (en) Hard/soft interlock simulation method
JPH03180774A (en) Circuit verifying device
JPS6144373A (en) Apparatus for testing semiconductor circuit
JP2003005998A (en) Instruction simulation device and its method
JPH05233349A (en) Automatic test tool for program module
JPS6276756A (en) Semiconductor device with self-inspecting circuit
JPS63300330A (en) Debugging method for firmware
JPH11338727A (en) Testing method for information processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees