JPH02130954A - Inverse-blocking transistor module - Google Patents
Inverse-blocking transistor moduleInfo
- Publication number
- JPH02130954A JPH02130954A JP63285268A JP28526888A JPH02130954A JP H02130954 A JPH02130954 A JP H02130954A JP 63285268 A JP63285268 A JP 63285268A JP 28526888 A JP28526888 A JP 28526888A JP H02130954 A JPH02130954 A JP H02130954A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- diode
- main
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 101150056585 DACT2 gene Proteins 0.000 abstract description 5
- 101150042015 frd.2 gene Proteins 0.000 abstract description 5
- 101100447171 Arabidopsis thaliana FRO2 gene Proteins 0.000 abstract 2
- 101100386221 Danio rerio dact1 gene Proteins 0.000 abstract 2
- 101100120627 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FRD1 gene Proteins 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は逆阻止形トランジスタモジュールの構造に係り
、特に大電力変換器の構築に好適な逆阻止形トランジス
タモジュールを提供する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the structure of a reverse blocking transistor module, and particularly provides a reverse blocking transistor module suitable for constructing a high power converter.
従来、トランジスタを用いた大電力変換器として、電流
容量数百アンペア以上のものが望まれる場合は多数のト
ランジスタ及びダイオードの集合体として、並列接続に
より電流容量を満足させることが多い。例えば、100
Aの電流容量のトランジスタチップ及びダイオードチ
ップを各4個並列配置すれば、400・への電流容量を
得る゛ことができる。Conventionally, when a current capacity of several hundred amperes or more is desired as a high power converter using transistors, the current capacity is often satisfied by connecting a large number of transistors and diodes in parallel as an aggregate. For example, 100
By arranging four transistor chips and diode chips each with a current capacity of A in parallel, a current capacity of up to 400 A can be obtained.
ところが、トランジスタのチップ並列数を増すと、外部
回路と接続するための端子の位置からチップ面上の電極
までの距離が遠いチップは近いチップよりインダクタン
スが増えるという問題が次第に顕著になってくる。その
結果、インダクタンスの低い位置にあるチップは、イン
ダクタンスの高い位置にあるチップより電流が流れ易く
、電流集中を起こして過電流破壊に至るおそれも大きく
なるという問題があった。However, as the number of transistor chips in parallel increases, the problem gradually becomes more apparent that chips whose distance from the position of the terminal for connection to an external circuit to the electrode on the chip surface is far are greater than those which are closer. As a result, there is a problem in that current flows more easily in a chip located at a low inductance position than in a chip located at a high inductance position, increasing the risk of current concentration leading to overcurrent damage.
本発明は以上のことを鑑みて、複数のトランジスタチッ
プを並列接続させて大きな電流容量とする場合に、電流
の不均一に基づく過電流破壊が生じにくく高信頼性の逆
阻止形トランジスタモジニールを提供することを目的と
する。In view of the above, the present invention provides a highly reliable reverse-blocking transistor module that is less likely to cause overcurrent damage due to non-uniform current flow when multiple transistor chips are connected in parallel to achieve a large current capacity. The purpose is to provide.
そのような目的を達成するために本発明の逆阻止形トラ
ンジスタモジュールは複数のトランジスタチップとそれ
らのトランジスタのコレクタに直列接続された複数のダ
イオードチップとが共通金属基板上に絶縁板を介して固
着され、前記ダイオードチップからは2本にまとめられ
たアノード主端子、前記トランジスタチップからは2本
にまとめられたエミッタ主端子とベース端子が垂直方向
に立ち上げられ、さらに各トランジスタチップからの距
離を等しくされたエミッタ端子板上の位置に接続点が設
けられ配線される補助エミッタ端子と共に絶縁容器に封
入されるものにおいて、前記各アノード主端子、各エミ
ッタ主端子及びベース端子と補助エミッタ端子とが絶縁
容器の外表面において互いに対称に配置される構成とす
る。In order to achieve such an objective, the reverse blocking transistor module of the present invention has a plurality of transistor chips and a plurality of diode chips connected in series to the collectors of these transistors, which are fixed onto a common metal substrate via an insulating plate. The diode chip has two main anode terminals, and the transistor chip has two main emitter terminals and a base terminal. In a device sealed in an insulating container together with an auxiliary emitter terminal having connection points provided and wired at equal positions on the emitter terminal board, each of the anode main terminal, each emitter main terminal and base terminal, and the auxiliary emitter terminal They are arranged symmetrically to each other on the outer surface of the insulating container.
大容量の逆阻止形トランジスタモジュールを構成するに
際し、複数のトランジスタ及びダイオード単位への電流
を均等にするため、まず同数のトランジスタ及びダイオ
ードの並列設置からなる二つのトランジスタ・ダイオー
ド単位を互いに対称に配置する。先の例で説明すれば、
各トランジスタ・ダイオード単位が電流400Aの容量
を持ち、二つのトランジスタ・ダイオード単位の集合と
して合わせて800Aの電流容量が得られる。ここで、
両トランジスタ単位の条件を正確に一致させるため、各
トランジスタ及びダイオードから取り出す主電流−子を
両トランジスタ・ダイオード単位毎に対称に備える。ま
た、ベース端子と対となってベース信号を受は取る(補
助)エミッタ端子は、前記した負の主端子(主エミツタ
端子)から取るへきでなく、より、トランジスタ単位の
近くから独立して取り出すべきである。When constructing a large-capacity reverse-blocking transistor module, in order to equalize the current to multiple transistors and diode units, first arrange two transistor/diode units symmetrically with each other, each consisting of the same number of transistors and diodes installed in parallel. do. To explain with the previous example,
Each transistor/diode unit has a current capacity of 400A, and the two transistor/diode units collectively have a current capacity of 800A. here,
In order to accurately match the conditions of both transistor units, main currents taken out from each transistor and diode are provided symmetrically for each transistor/diode unit. In addition, the (auxiliary) emitter terminal that pairs with the base terminal to receive and receive the base signal is not taken out from the negative main terminal (main emitter terminal) mentioned above, but taken out independently from closer to the transistor unit. Should.
そこで、補助エミッタの布線位置をトランジスタ単位の
近くでかつ補助エミッタ端子までの配線長さを均一にす
る事が望ましい。Therefore, it is desirable that the wiring position of the auxiliary emitter be near each transistor unit and that the wiring length to the auxiliary emitter terminal be uniform.
このようにすれば、トランジスタ単位のベース電流が均
一となり、スイッチング特性のばらつきも低減される。In this way, the base current of each transistor becomes uniform, and variations in switching characteristics are also reduced.
以下、本発明の一実施例を第1図ないし第3図を用いて
詳細に説明する。各図面に共通して付けられた同符号は
互いに同機能の相当する個所を示す。Hereinafter, one embodiment of the present invention will be described in detail using FIGS. 1 to 3. The same reference numerals assigned in common to each drawing indicate parts having the same function.
第1図は本発明の外部接続用端子の配置を示す外形図を
示し、第2図(a)は第1図の樹脂ケースを除去した内
部構造を示す上面図であり、第2図ら)は側断面図であ
る。第3図は第1図、第2図で示される本発明の逆阻止
形トランジスタモジμmルの内部配線を示す等価回路図
である。FIG. 1 shows an outline drawing showing the arrangement of external connection terminals of the present invention, FIG. 2(a) is a top view showing the internal structure with the resin case of FIG. 1 removed, and FIG. FIG. FIG. 3 is an equivalent circuit diagram showing the internal wiring of the reverse blocking transistor module of the present invention shown in FIGS. 1 and 2. FIG.
この逆阻止形トランジスタモジュールは、第3図に示さ
れているようにトランジスタTr、 、ダイオードFR
D 1とトランジスタT「2.ダイオードFRD2との
二つのトランジスタ・ダイオード単位の並列接続から成
り、第2図に示されるように各トランジスタTr、 、
Tr、とダイオードFRDI。As shown in FIG. 3, this reverse blocking transistor module includes a transistor Tr, a diode FR,
It consists of a parallel connection of two transistors/diodes, D1 and transistor T2.diode FRD2, and each transistor Tr, , as shown in FIG.
Tr, and diode FRDI.
FRD2はそれぞれ異なる半導体チップにより形成され
ている。The FRDs 2 are formed by different semiconductor chips.
さらに各トランジスタ”r−Tr2は第3図に示すよう
にそれぞれ3役場幅のダーリントン結合から成っている
。Tr、、ないしT「13が第1のトランジスタ単位T
r、を構成し、TrotないしTr23が第2のトラン
ジスタ単位Tr、を構成している。各トランジスタ単位
Tr、 、 Tr、には、それぞれダイオードFRDI
及びFRD2が直列接続されて逆耐電圧を負担している
。これらのトランジスタTr、。Further, as shown in FIG. 3, each transistor ``r-Tr2'' is composed of a Darlington coupling having a width of three halls.
Trot to Tr23 constitute a second transistor unit Tr. Each transistor unit Tr, , Tr, has a diode FRDI.
and FRD2 are connected in series to bear the reverse withstand voltage. These transistors Tr.
Tr、及びダイオードFRDI、FR02は第2図に示
すよ゛うに例えばそれぞれ4個のトランジスタチップ及
2びダイオードチップの集合(並列接続)から成り立っ
ている。As shown in FIG. 2, the Tr and the diodes FRDI and FR02 each consist of, for example, a set of four transistor chips and two diode chips (connected in parallel).
第1図ないし第3図においてA1及びA2は1対の正の
主端子、El及びE2は負の主端子である。これらの1
対の主端子は、内部の二つのトランジスタ・ダイオード
単位から同一条件で主電流を引き出すように対称的な形
状に構成されている。In FIGS. 1 to 3, A1 and A2 are a pair of positive main terminals, and El and E2 are negative main terminals. 1 of these
The main terminals of the pair are configured in a symmetrical shape so as to draw main current from the two internal transistor/diode units under the same conditions.
bはベース端子、eは信号入出力用の補助エミッタ端子
、blとb2はそれぞれモジニールの並列接続用の端子
である。また、トランジスタモジュールの内部主エミツ
タの導体から補助エミッタ端子までは銅バーまたはリー
ド線で配線されるが、第4図の様に12配線インダクタ
ンスが生ずる、各トランジスタ単位でこの配線インダク
タンスが違うとスイッチング特性のバラツキ等が大きく
なってしまうため、配線は最短距離でかつ各トランジス
タ単位までの配線を均一にすることが重要である。本実
施例では、トランジスタ単位毎均−な長さで配線する事
で配線インダクタンスを同じにしかつ配線本数を壜やす
事で1本当たりのインダクタンスを低減させることがで
きる。b is a base terminal, e is an auxiliary emitter terminal for signal input/output, and bl and b2 are terminals for parallel connection of modineers. In addition, wiring from the internal main emitter conductor to the auxiliary emitter terminal of the transistor module is done using copper bars or lead wires, but as shown in Figure 4, 12 wiring inductances occur.If this wiring inductance is different for each transistor, switching will occur. Since variations in characteristics become large, it is important to have the shortest wiring distance and to make the wiring uniform for each transistor. In this embodiment, the wiring inductance can be made the same by wiring each transistor unit at an even length, and the inductance per transistor can be reduced by reducing the number of wirings.
本発明によれば、大電流容量の逆阻止形トランジスタモ
ジニールにおいて、このモジュールを構成する複数のト
ランジスタチップあるいはトランジスタ単位の配置条件
を対称にし、かつ補助エミッタ端子までの配線方法を上
記のトランジスタチップから均一な長さで配線する事に
より、配線インダクタンスを同等及び低減でき、各トラ
ンジスタのスイッチング特性のバラツキを小さくするこ
とができる。According to the present invention, in a reverse-blocking transistor module having a large current capacity, the arrangement conditions of a plurality of transistor chips or transistor units constituting this module are made symmetrical, and the wiring method to the auxiliary emitter terminal is changed to the above-mentioned transistor chips. By wiring with a uniform length, the wiring inductance can be equalized or reduced, and variations in switching characteristics of each transistor can be reduced.
また、この逆阻止形トランジスタモジュールを各2並列
で使用する。さらに大容量の電力変換器の場合でも、1
ケの取り付は位置と同じ場所にスナバ回路等を取り付け
ることにより1ケの場合と同じ抑制効果が簡単に得るこ
とができる。Further, two of these reverse blocking transistor modules are used in parallel. Furthermore, even in the case of large-capacity power converters, 1
By attaching a snubber circuit or the like at the same location as the one, the same suppressing effect as with one can be easily obtained.
図は本発明の内部等価回路図、第4図は配線インダクタ
ンスをあられす等価回路図である。The figure is an internal equivalent circuit diagram of the present invention, and FIG. 4 is an equivalent circuit diagram showing wiring inductance.
A、、A2 ・アノード(正)端子、El、El
エミッタ(負)端子、b−ベース端子、e 補助エエッ
タ端子、 ’rrl+ 7r2.、、、、、 )ラン
ジスタ単位、FRD 1゜
FRD2
ダイオード単位。A,,A2 ・Anode (positive) terminal, El, El
Emitter (negative) terminal, b-base terminal, e auxiliary emitter terminal, 'rrl+ 7r2. , , , , ) per transistor, FRD 1°FRD2 per diode.
第 1 区 第 図 第 図 第 図Ward 1 No. figure No. figure No. figure
Claims (1)
のコレクタに直列接続された複数のダイオードチップと
が共通金属基板上に絶縁板を介して固着され、前記ダイ
オードチップから2本にまとめられたアノード主端子、
前記トランジスタチップからは2本にまとめられたエミ
ッタ主端子とベース端子が垂直方向に立ち上げられ、さ
らに各トランジスタチップからの距離を等しくされたエ
ミッタ端子板上の位置に接続点が設けられ配線される補
助エミッタ端子と共に絶縁容器に封入されるものにおい
て、前記各アノード主端子、各エミッタ主端子及びベー
ス端子と補助エミッタ端子とが絶縁容器の外表面におい
て、互いに対称に配置されていることを特徴とする逆阻
止形トランジスタモジュール。1) A plurality of transistor chips and a plurality of diode chips connected in series to the collectors of these transistors are fixed on a common metal substrate via an insulating plate, and an anode main terminal is assembled into two from the diode chips;
Two main emitter terminals and a base terminal are vertically raised from the transistor chip, and connection points are provided and wired at positions on the emitter terminal board that are equally spaced from each transistor chip. and an auxiliary emitter terminal enclosed in an insulating container together with an auxiliary emitter terminal, characterized in that each of the anode main terminals, each emitter main terminal and base terminal, and the auxiliary emitter terminal are arranged symmetrically to each other on the outer surface of the insulating container. Reverse blocking transistor module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63285268A JP2661619B2 (en) | 1988-11-11 | 1988-11-11 | Reverse blocking transistor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63285268A JP2661619B2 (en) | 1988-11-11 | 1988-11-11 | Reverse blocking transistor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02130954A true JPH02130954A (en) | 1990-05-18 |
JP2661619B2 JP2661619B2 (en) | 1997-10-08 |
Family
ID=17689303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63285268A Expired - Lifetime JP2661619B2 (en) | 1988-11-11 | 1988-11-11 | Reverse blocking transistor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2661619B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471089A (en) * | 1992-06-30 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
JPWO2002082541A1 (en) * | 2001-04-02 | 2004-07-29 | 三菱電機株式会社 | Power semiconductor devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59152750U (en) * | 1983-03-31 | 1984-10-13 | 富士電機株式会社 | semiconductor equipment |
-
1988
- 1988-11-11 JP JP63285268A patent/JP2661619B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59152750U (en) * | 1983-03-31 | 1984-10-13 | 富士電機株式会社 | semiconductor equipment |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471089A (en) * | 1992-06-30 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
JPWO2002082541A1 (en) * | 2001-04-02 | 2004-07-29 | 三菱電機株式会社 | Power semiconductor devices |
JP4490041B2 (en) * | 2001-04-02 | 2010-06-23 | 三菱電機株式会社 | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2661619B2 (en) | 1997-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5459356A (en) | Power semiconductor module having a plurality of semiconductor arrangements | |
US9735137B2 (en) | Switch circuit package module | |
JP3053298B2 (en) | Semiconductor device | |
KR102664547B1 (en) | Circuit layout, redistribution board, module and method of fabricating a half-bridge circuit | |
US4825279A (en) | Semiconductor device | |
US9967991B2 (en) | Semiconductor device and busbar | |
JP3652934B2 (en) | Power converter | |
JP3677519B2 (en) | Power semiconductor module | |
US20220319976A1 (en) | Three-level power module | |
US12003188B2 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
US6795324B2 (en) | Power converter | |
KR940008343B1 (en) | Module-type semiconductor device high power capacity | |
US10530354B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
JPH0628292B2 (en) | Reverse blocking transistor module | |
US5617293A (en) | Bridge module | |
JP3220366B2 (en) | Semiconductor device | |
JPH0513383B2 (en) | ||
JPH10323015A (en) | Semiconductor power converter | |
JPH02130954A (en) | Inverse-blocking transistor module | |
JP2782647B2 (en) | Semiconductor device | |
JP2007288046A (en) | Semiconductor module for electric power | |
JP2006271131A (en) | Power converter | |
JP4154671B2 (en) | Power semiconductor module | |
CN217159670U (en) | Half-bridge circuit and switch layout structure thereof | |
JPH02130953A (en) | Inverse-blocking transistor module |