JPH02129733A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPH02129733A JPH02129733A JP63284259A JP28425988A JPH02129733A JP H02129733 A JPH02129733 A JP H02129733A JP 63284259 A JP63284259 A JP 63284259A JP 28425988 A JP28425988 A JP 28425988A JP H02129733 A JPH02129733 A JP H02129733A
- Authority
- JP
- Japan
- Prior art keywords
- station address
- diagnostic
- setting
- bus
- diagnostic processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
皮五欠ヱ
本発明はデータ処理装置に関し、特にデータ処理装置内
の中央処理装置にブランチネットワークにより接続され
た複数のワークステーションのステーションアドレスの
設定方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data processing apparatus, and more particularly to a method for setting station addresses of a plurality of workstations connected to a central processing unit within the data processing apparatus via a branch network.
従来技術
従来、この種のデータ処理装置においては、中央処理装
置にブランチネットワークにより接続されたワークステ
ーションのステーションアドレスがシステム設計時にし
か決定できないため、各ワークステーションのカード上
のスイッチを設定することにより、各ワークステーショ
ンにステーションアドレスを設定するという方法が広く
とられていた。Prior Art Conventionally, in this type of data processing equipment, the station addresses of workstations connected to the central processing unit via a branch network can only be determined at the time of system design. A widely used method was to set a station address for each workstation.
このような従来のデータ処理装置で多よ、各ワークステ
ーションのステーションアドレスの設定が各ワークステ
ーションのカード上のスイッチを設定することにより行
われていたので、人手による工数が増大するとともに、
ステーションアドレスの設定ミスが生ずるという欠点が
ある。In such conventional data processing equipment, the station address of each workstation was often set by setting a switch on the card of each workstation, which increased the amount of manual labor and
This method has the disadvantage that a station address setting error may occur.
1吸立亘預
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ステーションアドレスの設定時の人手に
よる工数を削減することができ、設定ミスを防止するこ
とができるデータ処理装置の提供を目的とする。The present invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it is possible to reduce the manual effort when setting station addresses, and to prevent setting errors. The purpose is to provide processing equipment.
九肌立璽羞
本発明によるデータ処理装置は、中央処理装置と診断プ
ロセッサとがシステムバスにより接続されたデータ処理
装置であって、前記中央処理装置に接続された複数のワ
ークステーション各々に、診断バスを介して前記診断プ
ロセッサと接続され、予め設定された自装置に対応する
ステーションアドレスを保持する保持手段を設け、前記
診断プロセッサにより前記診断バスを介して前記ワーク
ステーション各々の前記保持手段に前記ステーションア
ドレスを設定するようにしたことを特徴とする。A data processing device according to the present invention is a data processing device in which a central processing unit and a diagnostic processor are connected by a system bus, and each of a plurality of workstations connected to the central processing unit has a diagnostic processor. A holding means is provided which is connected to the diagnostic processor via a bus and holds a preset station address corresponding to its own device, and the diagnostic processor stores the holding means of each of the workstations via the diagnostic bus. A feature is that a station address can be set.
塞」1己
次に、本発明の一実施例について図面を参照して説明す
る。Next, one embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の構成を示すブロック図であ
る4図において、中央処理装置(cpu>1は主記憶装
置(MMU>2と診断プロセッサ(DGP)3とに夫々
システムバス100により接続されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. connected by.
また、中央処理装置1は診断バス101を介して診断プ
ロセッサ3に接続され、ブランチネットワーク103を
介して各ワークステーション(WS)4−1(i=t、
2.・・・・・・、n)と接続されている。Further, the central processing unit 1 is connected to the diagnostic processor 3 via the diagnostic bus 101, and each workstation (WS) 4-1 (i=t,
2. ......, n).
各ワークステーション4−iには、診断バス102を介
して診断プロセッサ3に接続されたレジスタ42りを含
むブランチネットワーク制御部41−が設けられている
。このブランチネットワーク制御部41−1はブランチ
ネットワーク103を介して中央処理装置1に接続され
ている。Each workstation 4-i is provided with a branch network controller 41- including a register 42 connected to the diagnostic processor 3 via a diagnostic bus 102. This branch network control section 41-1 is connected to the central processing unit 1 via the branch network 103.
また、各ワークステーション4−iのステーションアド
レスはシステム設計時に決定され、このステーションア
ドレスの情報は主記憶装置2に格納されるソフトウェア
プログラムに含まれている。Further, the station address of each workstation 4-i is determined at the time of system design, and information on this station address is included in the software program stored in the main storage device 2.
システム立上げ時に主記憶装置2上に展開されたソフト
ウェアプログラム内のステーションアドレスは、中央処
理装置1から指示された診断プロセッサ3によりシステ
ムバス100を介して主記憶装置2から読出される。The station address in the software program developed on the main memory device 2 at the time of system startup is read from the main memory device 2 via the system bus 100 by the diagnostic processor 3 instructed by the central processing unit 1.
診断プロセッサ3は主記憶装置2から読出したステーシ
ョンアドレスを診断バス102を介して各ワークステー
ション4−1に設定する。The diagnostic processor 3 sets the station address read from the main memory 2 to each workstation 4-1 via the diagnostic bus 102.
すなわち、診断プロセッサ3は各ワークステーション4
−iのブランチネットワーク制御部41−内のレジスタ
42−1に診断バス102を介してワークステーション
4−i各々のステーションアドレスを書込み、各ワーク
ステーション4−1にステーションアドレスを設定する
。That is, the diagnostic processor 3 is connected to each workstation 4.
The station address of each workstation 4-i is written into the register 42-1 in the branch network control unit 41- of i via the diagnostic bus 102, and the station address is set for each workstation 4-1.
各ワークステーション4−1のブランチネットワーク制
御部41−1はレジスタ42−1に書込まれた内容によ
りステーションアドレスを知ることとなる。The branch network control unit 41-1 of each workstation 4-1 learns the station address from the contents written in the register 42-1.
診断プロセッサ3は全てのワークステーション4−iへ
のステーションアドレスの設定が終了すると、中央処理
装置1にステーションアドレスの設定終了を報告する。When the diagnostic processor 3 completes setting station addresses for all workstations 4-i, it reports the completion of station address setting to the central processing unit 1.
このように、中央処理装置1にブランチネットワーク接
続されたワークステーション4−i各々に、診断プロセ
ッサ3に診断バス102を介して接続され、各ワークス
テーション4哨のステーションアドレスを保持するため
のレジスタ42−1を設け、診断プロセッサ3によりこ
のレジスタ42−1にステーションアドレスを書込むよ
うにすることによって、各ワークステーション4−1の
ステーションアドレスをシステム立上げ時に自動的に設
定することができる。In this way, each of the workstations 4-i connected to the central processing unit 1 via the branch network has a register 42 connected to the diagnostic processor 3 via the diagnostic bus 102 and for holding the station address of each of the four workstations. -1 and the diagnostic processor 3 writes the station address in this register 42-1, so that the station address of each workstation 4-1 can be automatically set at the time of system startup.
よって、人手による工数を削減することができ、人手に
よる設定ミスを防止することができる。Therefore, the number of manual steps can be reduced, and manual setting errors can be prevented.
i皿二左1
以上説明したように本発明によれば、中央処理装置に接
線された複数のワークステーション各々に、診断バスを
介して診断プロセッサに接続され、予め設定された自装
置に対応するステーションアドレスを保持する保持手段
を設け、診断プロセッサから診断バスを介して保持手段
にステーションアドレスを設定するようにすることによ
って、ステーションアドレスの設定時の人手による工数
を削減することができ、設定ミスを防止することができ
るという効果がある。As explained above, according to the present invention, each of the plurality of workstations connected to the central processing unit is connected to the diagnostic processor via the diagnostic bus, and corresponds to the own device set in advance. By providing a holding means for holding the station address and setting the station address in the holding means from the diagnostic processor via the diagnostic bus, it is possible to reduce the amount of manual effort required when setting the station address, and to prevent setting errors. This has the effect of being able to prevent.
第1図は本発明の一実施例の構成を示すブロック図であ
る。
主要部分の符号の説明
1・・・・・・中央処理装置
2・・・・・・主記憶装置
3・・・・・・診断プロセッサ
4−1〜4−n・・・・・・ワークステーション41−
1〜41−計・・・・・ブランチネットワーク制御部
42−1〜42−n・・・・・・レジスタ102・・・
・・・診断バスFIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Explanation of symbols of main parts 1...Central processing unit 2...Main storage device 3...Diagnostic processor 4-1 to 4-n...Workstation 41-
1 to 41-total...Branch network control unit 42-1 to 42-n...Register 102...
...Diagnostic bus
Claims (1)
により接続されたデータ処理装置であつて、前記中央処
理装置に接続された複数のワークステーション各々に、
診断バスを介して前記診断プロセッサと接続され、予め
設定された自装置に対応するステーションアドレスを保
持する保持手段を設け、前記診断プロセッサにより前記
診断バスを介して前記ワークステーション各々の前記保
持手段に前記ステーションアドレスを設定するようにし
たことを特徴とするデータ処理装置。(1) A data processing device in which a central processing unit and a diagnostic processor are connected by a system bus, and each of a plurality of workstations connected to the central processing unit,
A holding means is provided which is connected to the diagnostic processor via a diagnostic bus and holds a preset station address corresponding to its own device, and the diagnostic processor stores the holding means of each of the workstations via the diagnostic bus. A data processing device characterized in that the station address is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284259A JPH02129733A (en) | 1988-11-10 | 1988-11-10 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284259A JPH02129733A (en) | 1988-11-10 | 1988-11-10 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02129733A true JPH02129733A (en) | 1990-05-17 |
Family
ID=17676209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63284259A Pending JPH02129733A (en) | 1988-11-10 | 1988-11-10 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02129733A (en) |
-
1988
- 1988-11-10 JP JP63284259A patent/JPH02129733A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0247604B1 (en) | Apparatus and method for interprocessor communication | |
JPH02129733A (en) | Data processor | |
JPS60159951A (en) | Tracing system in information processing device | |
JP2610912B2 (en) | I / O control system | |
JPS59180741A (en) | Communication control device executing relative address form program | |
JPS6238746B2 (en) | ||
JP2639927B2 (en) | Test method for control device in data processing system | |
JPS59133613A (en) | Software verifying method of process controller | |
JP2785855B2 (en) | Information processing device | |
JP2763313B2 (en) | Configuration control method for electronic computer system | |
JP3144979B2 (en) | Program processing device and processing method | |
JPS59106060A (en) | Data logging system | |
JPH05120191A (en) | Information processing system | |
JPS62200945A (en) | Communication control system | |
JPH01209538A (en) | Control method for virtual computer system | |
JPS62216054A (en) | Information collecting system in infinite loop trouble mode of cpu | |
JPH01102655A (en) | System for tracing cycle steal | |
JPH0245427B2 (en) | ENHOKANSHISEIGYOSOCHI | |
JPH04128944A (en) | Microprogram execution history information collector | |
JPS6250929A (en) | Construction information setting system | |
JPS61221835A (en) | Controlling system for memory device | |
JPS62151950A (en) | Action history memory system | |
JPS63155346A (en) | Ram check system | |
JPS61204755A (en) | Controlling system for direct memory access | |
JPS6170651A (en) | Movement system of data array |