JPH0212873A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0212873A
JPH0212873A JP16320888A JP16320888A JPH0212873A JP H0212873 A JPH0212873 A JP H0212873A JP 16320888 A JP16320888 A JP 16320888A JP 16320888 A JP16320888 A JP 16320888A JP H0212873 A JPH0212873 A JP H0212873A
Authority
JP
Japan
Prior art keywords
gate electrode
contact
metal
layers
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16320888A
Other languages
Japanese (ja)
Inventor
Naoya Matsumoto
直哉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16320888A priority Critical patent/JPH0212873A/en
Publication of JPH0212873A publication Critical patent/JPH0212873A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent the generation of a contact failure in a gate electrode by a method wherein barrier metal films are respectively interposed between diffused layers and wiring metal films at the contact parts of the diffused layers and no barrier metal film is interposed between the gate electrode and a wiring metal film at the contact part of the gate electrode. CONSTITUTION:In a semiconductor device constituted in such a way that the device is provided with a gate electrode 5 formed of a poly Si film and wiring metal (Al) films 8 are respectively connected to the electrode 5 and diffused layers 4 which are used as source and drain layers, barrier metal films 7 are respectively interposed between the layers 4 and the metal films 8 at the contact parts of the layers 4 and no barrier metal film is interposed between the electrode 5 and the metal film 8 at the contact part of the electrode 5. For example, titanium nitride films 7 are respectively interposed only at the contact parts of diffused layers 4. Thereby, the generation of an alloy spike in the layers 4 is prevented and/on the other hand, the contact of a dissimilar metal in the gate electrode is avoided to prevent the generation of a weak current, the formation of a current path in case the electrode is exposed to a liquid is prevented to prevent the corrosion of the metal and the generation of a contact failure in the gate electrode can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線金属と素子との接合部の構造に関し、特に
接合部にバリアメタルを有する半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a structure of a junction between a wiring metal and an element, and particularly to a semiconductor device having a barrier metal at the junction.

〔従来の技術〕[Conventional technology]

半導体装置の高密度化、高速化に伴って、素子寸法の縮
小が必須とされ、配線金属と素子との接続用コンタクト
孔の寸法も縮小化される傾向にある。ところで、従来の
半導体装置では、配線金属としてシリコンがドープされ
たアルミニウムが使用されている。
As semiconductor devices become denser and faster, it becomes essential to reduce element dimensions, and the dimensions of contact holes for connecting interconnect metals and elements also tend to become smaller. By the way, in conventional semiconductor devices, aluminum doped with silicon is used as a wiring metal.

例えば、第3図には、シリコン基板1にフィールド酸化
膜2とゲート酸化膜3を形成し、このゲート酸化膜3の
下にソース・ドレインとしての拡散層4を形成し、ゲー
ト酸化膜3の上にポリシリコンからなるゲート電極5を
形成したMOS)ランリスタを示している。そして、こ
の上にPSG等の層間絶縁膜6を形成した上で、拡散層
4とゲート電極5上にコンタクト孔を開設し、このコン
タクト孔を通してシリコンをドープしたアルミニウムを
配線金属8として接続させた構成がとられている。
For example, in FIG. 3, a field oxide film 2 and a gate oxide film 3 are formed on a silicon substrate 1, and a diffusion layer 4 as a source/drain is formed under the gate oxide film 3. This figure shows a MOS (MOS) run lister on which a gate electrode 5 made of polysilicon is formed. Then, after forming an interlayer insulating film 6 such as PSG on this, a contact hole is formed on the diffusion layer 4 and the gate electrode 5, and aluminum doped with silicon is connected as a wiring metal 8 through this contact hole. The structure is taken.

即ち、この配線金属としてのアルミニウム8に、仮にシ
リコンをドープしていない場合には、第3図のA部のよ
うな拡散層4とアルミニウム8の接M部において、シリ
コンとアルミニウムの相互拡散が生じ、接合が破壊され
る、所謂アロイスパイりが生じる。
That is, if the aluminum 8 as the wiring metal is not doped with silicon, interdiffusion of silicon and aluminum will occur at the contact area M between the diffusion layer 4 and the aluminum 8, as shown in the area A in FIG. This causes so-called alloy spiking, which destroys the bond.

ところが、シコンがドープされたアルミニウムを用いた
場合にはシリコンの析出が問題となる。
However, when aluminum doped with silicon is used, silicon precipitation becomes a problem.

特に、微細なコンタクト孔内部でシリコンが析出した場
合には、コンタクト孔内部は極めて高抵抗のシリコンで
埋められてしまい、コンタクト抵抗が増大して特性の劣
化をまねくことになる。
In particular, when silicon is deposited inside a fine contact hole, the inside of the contact hole is filled with extremely high-resistance silicon, increasing the contact resistance and deteriorating the characteristics.

そこで、従来では第4図に示すように、コンタクト孔の
アルミニウム8の下側に、拡散層との相互拡散を阻止す
る窒化チタン等のバリアメタル7を介在させ、上述した
問題を解消する試みがなされている。
Therefore, in the past, as shown in FIG. 4, an attempt was made to solve the above-mentioned problem by interposing a barrier metal 7 such as titanium nitride below the aluminum 8 of the contact hole to prevent mutual diffusion with the diffusion layer. being done.

〔発明が解決しようとする課題] 上述したようにバリアメタルを用いる構成では、拡散層
のみならずゲート電極5においても配線金属8との間に
バリアメタル7が介在され、コンタクト部は配線金属と
バリアメタルとの2層構造になっている。このため、仕
事関数の異なる2種類の金属が接触した状態となり、両
者間に接触起電力が生じて常に微弱な電流が流れる状態
となる。
[Problems to be Solved by the Invention] As described above, in the configuration using the barrier metal, the barrier metal 7 is interposed between not only the diffusion layer but also the gate electrode 5 and the wiring metal 8, and the contact portion is connected to the wiring metal. It has a two-layer structure with barrier metal. Therefore, two types of metals having different work functions come into contact with each other, a contact electromotive force is generated between them, and a weak current constantly flows.

このような微弱電流は、拡散N4のコンタクト部では拡
散層4を通してシリコン基板1中に流れてしまい、特に
問題は生じない。ところが、ゲート電極5は通常フロー
ティングとなっているので電流の流れる通路がなく、こ
の状態で水洗等の工程を行うとゲート電極5のコンタク
ト部では、水中において第4図のB部のように電流通路
が形成されることになる。このため、イオン化傾向の大
きい方の金属がイオン化されて水中に溶は出し、この部
分が腐蝕されてゲート電極5におけるコンタクト不良が
発生するという問題があった。
Such a weak current flows into the silicon substrate 1 through the diffusion layer 4 at the contact portion of the diffusion N4, and no particular problem occurs. However, since the gate electrode 5 is normally floating, there is no path for current to flow, and if a process such as washing with water is carried out in this state, the contact portion of the gate electrode 5 will be exposed to current in water, as shown in section B in Figure 4. A passage will be formed. For this reason, there is a problem in that the metal with a larger ionization tendency is ionized and dissolved into the water, and this portion is corroded, resulting in poor contact in the gate electrode 5.

本発明はゲート電極におけるコンタクト不良の発生を防
止することを可能とした半導体装置を提供することを目
的としている。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that can prevent contact failure in gate electrodes.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置は、ポリシリコンで形成されたゲー
ト電極及びソース・ドレインとしての拡散層に夫々配線
金属を接続するように構成した半導体装置において、拡
散層のコンタクト部には配線金属との間にバリアメタル
を介在させ、ゲート電極には配線金属との間にバリアメ
タルを介在させないように構成している。
The semiconductor device of the present invention is a semiconductor device configured such that a wiring metal is connected to a gate electrode formed of polysilicon and a diffusion layer serving as a source/drain, respectively. A barrier metal is interposed between the gate electrode and the wiring metal, and no barrier metal is interposed between the gate electrode and the wiring metal.

〔作用〕[Effect]

上述した構成では、ゲート電極における異種金属の接触
を回避して微弱電流の発生を未然に防止し、液体に晒さ
れた際における電流通路の形成を防止して金属の腐蝕を
防止し、コンタクト不良を防止する。
The above configuration avoids contact between dissimilar metals in the gate electrode to prevent the generation of weak current, prevents the formation of current paths when exposed to liquid, prevents metal corrosion, and prevents contact failure. prevent.

〔実施例] 次に、本発明を図面を参照して説明する。〔Example] Next, the present invention will be explained with reference to the drawings.

第1図は、本発明の一実施例の断面図である。FIG. 1 is a sectional view of one embodiment of the present invention.

MO3I−ランリスタは、シリコンi板1にフィールド
酸化膜2とゲート酸化膜3を形成し、このゲート酸化膜
3の下にソース・ドレインとしての拡散N4を形成し、
ゲート酸化膜3の上にポリシリコンからなるゲート電極
5を形成ししている。
The MO3I-run lister has a field oxide film 2 and a gate oxide film 3 formed on a silicon i-board 1, and a diffusion N4 as a source and drain formed under this gate oxide film 3.
A gate electrode 5 made of polysilicon is formed on the gate oxide film 3.

更に、この上にPSG等の眉間絶縁膜6を形成した上で
、拡散層4とゲート電極5上にコンタクト孔を開設して
いる。
Further, a glabellar insulating film 6 such as PSG is formed thereon, and a contact hole is formed above the diffusion layer 4 and the gate electrode 5.

そして、全面に窒化チタン膜7を2000人スパッタ法
により被着し、通常のフォトリソグラフィー技術とドラ
イエツチング技術により、拡散層4のコンタクト部以外
の窒化チタン7を除去する。これにより、ゲート電極5
のコンタクト孔における窒化チタン膜も除去され、拡散
層4のコンタクト孔内にのみバリアメタル7が形成され
る。
Then, a titanium nitride film 7 is deposited on the entire surface by a 2,000-person sputtering method, and the titanium nitride 7 other than the contact portion of the diffusion layer 4 is removed by ordinary photolithography and dry etching techniques. As a result, the gate electrode 5
The titanium nitride film in the contact hole is also removed, and the barrier metal 7 is formed only in the contact hole of the diffusion layer 4.

次に、配線金属と・してシリコンをドープしたアルミニ
ウム8を1.0μm被着し、これをフォトリソグラフィ
技術等によりエツチングして所定の配線パターンを形成
することにより、第1図のM○Sトランジスタが形成さ
れる。
Next, 1.0 μm of silicon-doped aluminum 8 is deposited as a wiring metal, and this is etched using photolithography technology to form a predetermined wiring pattern. A transistor is formed.

したがって、この構成では、拡散N4のコンタクト部で
は、バリアメタル7が存在するため、アルミニウム8と
拡散層4のシリコンが相互拡散することがなく、アロイ
スパイクが防止できる。また、バリアメタル7とアルミ
ニウム8の接触によって起こる微小電流は、拡散層4か
らシリコン基板1へ流れ込むために配線部の腐食も起こ
らない。
Therefore, in this configuration, since the barrier metal 7 exists in the contact portion of the diffusion N4, the aluminum 8 and the silicon of the diffusion layer 4 do not interdiffuse with each other, and alloy spikes can be prevented. Further, since the minute current generated by the contact between the barrier metal 7 and the aluminum 8 flows from the diffusion layer 4 to the silicon substrate 1, corrosion of the wiring portion does not occur.

一方、ゲート電極5のコンタクト部では、バリアメタル
が存在しないため、配線の腐食が起こることはない。こ
の場合、バリアメタルが存在しないため、アルミニウム
とシリコンの相互拡散は生じるが、この相互拡散が起き
ても素子特性に悪影古が生じることはなく、何ら問題は
生じない。
On the other hand, since there is no barrier metal in the contact portion of the gate electrode 5, corrosion of the wiring does not occur. In this case, since there is no barrier metal, mutual diffusion of aluminum and silicon occurs, but even if this mutual diffusion occurs, the device characteristics are not adversely affected and no problem occurs.

第2図は本発明の第2実施例であり、第1図と対応する
部分には同一符号を付してその説明は省略する。
FIG. 2 shows a second embodiment of the present invention, and parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and their explanation will be omitted.

この実施例では、MO3I−ランリスタのゲート電極5
の上面にタングステンシリサイド層9を設けた構成とし
ている。この構成ではポリシリコン単独の場合に比較し
て層抵抗が低(なるため、素子相互接続としても使用で
きるので、高密度化に適している。
In this example, the gate electrode 5 of the MO3I-run lister
A tungsten silicide layer 9 is provided on the upper surface of the structure. This structure has a lower layer resistance than polysilicon alone, so it can also be used as an element interconnect, making it suitable for high density.

なお、この構造を製造する方法は、前記実施例の工程に
おいて、ゲート電極5を形成する際のポリシリコンのパ
ターニングの前に、ポリシリコン上にタングステンシリ
サイドを2000人被着する工程を加えればよい。
Note that this structure can be manufactured by adding a step of depositing 2,000 tungsten silicides onto the polysilicon in the steps of the above embodiment before patterning the polysilicon when forming the gate electrode 5. .

この実施例においては、ゲート電極5のコンタクト部で
はアルミニウム8に異種金属が接触されるが、この場合
には接触部が液体に晒されない構造であるため、液体中
に電流バスが形成されず、配線金属の腐蝕が起こること
はない。
In this embodiment, a different metal is brought into contact with the aluminum 8 at the contact portion of the gate electrode 5, but in this case, the contact portion is not exposed to the liquid, so no current bus is formed in the liquid. Corrosion of wiring metal does not occur.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、拡散層のコンタクト部に
は配線金属との間にバリアメタルを介在させ、ゲート電
極には配線金属との間にバリアメタルを介在させないよ
うに構成しているので、拡散層におけるアロイスパイク
を防止する一方で、ゲート電極における異種金属の接触
を回避して微弱電流の発生を未然に防止し、液体に晒さ
れた際における電流通路の形成を防止して金属の腐蝕を
防止し、コンタクト不良を防止することができる効果が
ある。
As explained above, in the present invention, a barrier metal is interposed between the contact part of the diffusion layer and the wiring metal, and a barrier metal is not interposed between the gate electrode and the wiring metal. , while preventing alloy spikes in the diffusion layer, it also prevents the generation of weak current by avoiding contact between different metals in the gate electrode, and prevents the formation of current paths when exposed to liquid, thereby increasing the This has the effect of preventing corrosion and contact failure.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の断面図、第2図は本発明の
他の実施例の断面図、第3図及び第4図は夫々異なる従
来構造の断面図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・拡散層、5・・・ゲート
電極、6・・・層間絶縁膜、 7・・・窒化チタン膜 (バリアメタ ル) 8・・・アルミニウム、 9・・・タングステンシリ サイ ド。 第 図 第 図
FIG. 1 is a sectional view of one embodiment of the present invention, FIG. 2 is a sectional view of another embodiment of the invention, and FIGS. 3 and 4 are sectional views of different conventional structures. 1... Silicon substrate, 2... Field oxide film, 3
...Gate oxide film, 4...Diffusion layer, 5...Gate electrode, 6...Interlayer insulating film, 7...Titanium nitride film (barrier metal) 8...Aluminum, 9... Tungsten silicide. Figure Figure

Claims (1)

【特許請求の範囲】[Claims] 1、ポリシリコンで形成されたゲート電極を有し、この
ゲート電極及びソース・ドレインとしての拡散層に夫々
配線金属を接続するように構成した半導体装置において
、前記拡散層のコンタクト部には配線金属との間にバリ
アメタルを介在させ、前記ゲート電極には配線金属との
間にバリアメタルを介在させないように構成したことを
特徴とする半導体装置。
1. In a semiconductor device having a gate electrode formed of polysilicon and configured so that wiring metal is connected to the gate electrode and diffusion layers serving as a source and drain, respectively, the wiring metal is connected to the contact portion of the diffusion layer. A semiconductor device characterized in that a barrier metal is interposed between the gate electrode and the wiring metal, and no barrier metal is interposed between the gate electrode and the wiring metal.
JP16320888A 1988-06-30 1988-06-30 Semiconductor device Pending JPH0212873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16320888A JPH0212873A (en) 1988-06-30 1988-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16320888A JPH0212873A (en) 1988-06-30 1988-06-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0212873A true JPH0212873A (en) 1990-01-17

Family

ID=15769346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16320888A Pending JPH0212873A (en) 1988-06-30 1988-06-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0212873A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film

Similar Documents

Publication Publication Date Title
JP2811126B2 (en) Wiring connection structure of semiconductor integrated circuit device and method of manufacturing the same
EP0282226B1 (en) High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4962060A (en) Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
JP2576820B2 (en) Manufacturing method of contact plug
US5285110A (en) Interconnection structure in semiconductor device
JPH0212873A (en) Semiconductor device
JP2581097B2 (en) Semiconductor device
US5882992A (en) Method for fabricating Tungsten local interconnections in high density CMOS circuits
JP2765871B2 (en) Semiconductor device
US20050236658A1 (en) Semiconductor device and production method therefor
JPS63174336A (en) Formation of diffusion barrier layer in contact between multilayer interconnections
JPH11102911A (en) Semiconductor device and its manufacture
KR100268900B1 (en) Method for forming metal line of semiconductor device the same
JP2659285B2 (en) Method for manufacturing semiconductor device
JP2587103B2 (en) Method for manufacturing semiconductor device
JPH0577185B2 (en)
KR100679941B1 (en) Method for fabricating contacts of semiconductor device
KR0151054B1 (en) Method for interlayer connection for semiconductor device
JPH10173051A (en) Wiring forming method
JP2004247580A (en) Semiconductor device and method for manufacturing the same
JPH0680733B2 (en) Wiring connection part of semiconductor device
KR100279048B1 (en) Metal line layer formation method in semiconductor devices
JP3533022B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH0750739B2 (en) Multilayer wiring structure of semiconductor integrated circuit
JPH10326780A (en) Semiconductor device and its manufacture