JPH0212545A - System shared control block control system - Google Patents

System shared control block control system

Info

Publication number
JPH0212545A
JPH0212545A JP63164401A JP16440188A JPH0212545A JP H0212545 A JPH0212545 A JP H0212545A JP 63164401 A JP63164401 A JP 63164401A JP 16440188 A JP16440188 A JP 16440188A JP H0212545 A JPH0212545 A JP H0212545A
Authority
JP
Japan
Prior art keywords
control block
access
shared control
address
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63164401A
Other languages
Japanese (ja)
Other versions
JP2541287B2 (en
Inventor
Masao Umeda
梅田 政夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63164401A priority Critical patent/JP2541287B2/en
Publication of JPH0212545A publication Critical patent/JPH0212545A/en
Application granted granted Critical
Publication of JP2541287B2 publication Critical patent/JP2541287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the destruction of a system shared control block and the runaway of a system due to unauthorized access from being generated by making access to the system shared control block used in an operating system by another address, and checking whether or not access is authorized access. CONSTITUTION:When a new instruction for the system shared control block is issued, a new instruction decoder 11 interprets the fact that an issued new instruction is an instruction to make access to the system shared control block used in the operating system. And a user check means 12 checks whether or not the access by a user is authorized setting the user and the control block as address constituents according to access right information stored for checking in an access right check memory 13. In such a way, it is possible to prevent the destruction of the system shared control block and the runaway of the system due to the unauthorized access from being generated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータハードウェア機構によるオペレー
ティングシステムのシステム共用制御ブロックの制御方
式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for controlling a system-shared control block of an operating system by a computer hardware mechanism.

〔概要〕〔overview〕

本発明は計算機のオペレーティングシステムのシステム
共用制御ブロック制御方式において、オペレーティング
システム内で使用されるシステム共用制御ブロックを別
のアドレスでアクセスし、そのアクセス機構を一般のプ
ログラムおよびデータ操作命令と分離するとともに、利
用者のアクセスが正当であるか否かをチェックすること
により、 不当なアクセスによるシステム共用制御ブロックの破壊
およびシステムの暴走を防止できるようにしたものであ
る。
The present invention relates to a system-shared control block control method for a computer operating system, in which the system-shared control block used within the operating system is accessed using a separate address, and the access mechanism is separated from general programs and data manipulation instructions. By checking whether the user's access is legitimate, it is possible to prevent the destruction of the system-shared control block and the system runaway due to unauthorized access.

〔従来の技術〕[Conventional technology]

従来の保護の単位がプログラムやユーザデータの集まっ
た単位で行われるため数キロバイトから数メガバイト単
位と大きいことと、プログラムの保護レベルを数段階に
分けただけによるためオペレーティングシステムで使用
するには不充分であるという理由により、従来のシステ
ム共用制御ブロックの保護はソフトウェアレベルで行わ
れていた。
Conventional protection units are large, ranging from several kilobytes to several megabytes, since they are performed in units of programs and user data, and they are not suitable for use in operating systems because they only divide programs into several levels of protection. For reasons of sufficiency, traditional system-shared control block protection has been done at the software level.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の保護単位では制御ブロックを保護するに
は単位が大きすぎる欠点があり、充分にチェックアウト
することができなかった。また、保護レベルも高いか低
いかの一次元的であり複雑な保護関係を保つには不充分
であった。
The conventional protection unit described above has the disadvantage that the unit is too large to protect the control block, and it is not possible to check out the control block sufficiently. Furthermore, the protection level was one-dimensional, either high or low, and was insufficient to maintain complex protection relationships.

本発明は保護の単位を従来のプログラムやユーザデータ
を保護単位(通常数キロバイト以上)とする旧メモリ保
護手段およびアト1/ス変換手段とは別にシステム共用
制御ブロック (通常数バイトから数100バイト程度
)を保護単位とするメモリ保護手段を旧ハードウェアと
並存させて従来の欠点を解決しようとするもので、不当
なアクセスによるシステム共用制御ブロックの破壊やシ
ステムの暴走を防止することができる方式を提供するこ
とを目的とする。
The present invention uses a system-shared control block (usually a few bytes to several hundred bytes), in addition to the old memory protection means and atto-system conversion means, in which the unit of protection is the conventional program or user data (usually several kilobytes or more). This method attempts to resolve the shortcomings of the conventional hardware by using a memory protection method with a protection unit of 100% as a unit of protection, in parallel with old hardware, and is capable of preventing destruction of system-shared control blocks and runaway of the system due to unauthorized access. The purpose is to provide

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、主メモリに接続され、この主メモリの実効速
度を向上させるアドレスアレイおよびキャッシュメモリ
と、一般命令を解釈する命令デコーダと、一般命令用の
アドレスを変換するアドレス変換手段とを備えた仮想ア
ドレス方式のシステム共用制御ブロック制御方式におい
て、システム共用制御ブロックをアクセスするための新
命令を解釈する新命令デコーダと、利用者のアクセスが
正しいか否かをチェックする利用者チェック手段と、こ
の手段により参照されアクセス権情報を記録し、主メモ
リから分離した高速アクセスが可能なアクセス権チェッ
クメモリと、システム共用制御ブロックの所在を示す論
理アドレスを主メモリ上のアトl/スに変換する新アド
レス変換手段と、この手段が参照するアドレス変換テー
ブルとを含むメモリ保護手段を備えたことを特徴とする
The present invention includes an address array and a cache memory that are connected to a main memory and improve the effective speed of the main memory, an instruction decoder that interprets general instructions, and address conversion means that converts addresses for general instructions. In the virtual address system shared control block control method, a new instruction decoder that interprets a new instruction for accessing the system shared control block, a user check means that checks whether the user's access is correct, and an access right check memory that records access right information and is separated from the main memory and can be accessed at high speed; The present invention is characterized by comprising memory protection means including address translation means and an address translation table referred to by this means.

〔作用〕[Effect]

システム共用制御ブロック用の新命令が提供されると、
新命令デコーダが、その提供された新命令がオペレーテ
ィングシステムで使用するシステム共用制御ブロックを
アクセスするための命令であることを解釈し、利用者チ
ェック手段がアクセス権チェックメモリにチェック用と
して格納されたアクセス権情報にしたがって、その利用
者およびその制御ブロックをアドレス構成要素として、
利用者のアクセスが正当か否かをチェックする。
When new instructions for system-shared control blocks are provided,
The new instruction decoder interprets that the provided new instruction is an instruction for accessing a system-shared control block used by the operating system, and the user check means is stored in the access right check memory for checking. According to the access right information, the user and its control block as address components,
Check whether the user's access is legitimate.

これにより、1限を持たない利用者からのアクセスまた
は使用期間外のアクセスからシステム共用制御ブロック
を保護し、不当なアクセスによるシステム共用制御ブロ
ックの破壊およびシステムの暴走を防止することができ
る。
This protects the system-shared control block from access from unlimited users or access outside the period of use, and prevents destruction of the system-shared control block and runaway of the system due to unauthorized access.

〔実施例〕〔Example〕

次に、本発明実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.

第1図は本発明実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

本発明実施例は、主メモリ 1に接続され、この主メモ
IJ lの実効速度を向上させるアドレスアレイ2およ
びキャッシュメモリ3と、メモリ保護手段5と、一般命
令を解釈する命令デコーダ6と、一般命令用のアドレス
を変換するアドレス変換手段4とを備え、さらに本発明
の特徴としてシステム共用制御ブロックをアクセスする
ための新命令を解釈する新命令デコーダ11と、利用者
のアクセスが正しいか否かをチェックする利用者チェッ
ク手段12と、利用者チェック手段12により参照され
アクセス権情報を記録し主メモリ1から分離した高速ア
クセスが可能なアクセス櫓チェックメモリ13と、シス
テム共用制御ブロックの所在を示す論理アドレスを主メ
モリ上のアドレスに変換する新アドレス交換手Vk14
と、この新アドレス変換手段14が参照するアドレス変
換テーブル15とを含む。
The embodiment of the present invention includes an address array 2 and a cache memory 3 connected to a main memory 1 to improve the effective speed of the main memory IJ1, a memory protection means 5, an instruction decoder 6 for interpreting general instructions, and a general instruction decoder 6 for interpreting general instructions. The present invention also includes a new instruction decoder 11 that interprets a new instruction for accessing a system-shared control block, and a new instruction decoder 11 that interprets a new instruction for accessing a system-shared control block, and determines whether the user's access is correct. an access tower check memory 13 that is referenced by the user check means 12, records access right information, and is separated from the main memory 1 and is capable of high-speed access, and indicates the location of a system-shared control block. New address switch Vk14 that converts logical addresses to addresses on main memory
and an address translation table 15 referred to by this new address translation means 14.

このように構成された本発明実施例の動作について説明
する。本発明実施例を用いたハードウェアを使用するソ
フトウェアに対し、システム共用制御ブロック用の新命
令が提供されたときに、この命令を解釈する部分が新命
令デコーダ11である。
The operation of the embodiment of the present invention configured as described above will be explained. When a new instruction for a system-shared control block is provided to software using hardware according to an embodiment of the present invention, the new instruction decoder 11 is a part that interprets this instruction.

命令の形式右よび使用例を第2図に示す。これはオペレ
ーティングシステムの内部で使用されるシステム共用制
御ブロックを操作する例を示したものである。オペレー
ティングシステム内のモジュール単位を利用者と定義し
、利用者を示す指標を利用者IDという。
The format of the command and an example of its usage are shown in FIG. This is an example of manipulating system-shared control blocks used within the operating system. A module unit within the operating system is defined as a user, and an index indicating the user is called a user ID.

DEFINE  USER命令はここから走行するモジ
ュールすなわち利用者IDを宣言するものである。GE
T  CB命令により必要な大きさの制御ブロックを確
保する。このとき、確保した制御ブロックをアクセスす
るための論理アドレスが返却される。論理アドレスの構
成を第3図に示す。
The DEFINE USER command declares the module to run from here, ie, the user ID. G.E.
A control block of the necessary size is secured by the TCB instruction. At this time, a logical address for accessing the secured control block is returned. FIG. 3 shows the configuration of the logical address.

制御ブロックへデータを格納する場合は5TORE  
CB命令、制御ブロックからのデータを参照する場合は
LOAD  CB命令が用いられる。
5TORE when storing data to control block
CB instruction: When referring to data from a control block, a LOAD CB instruction is used.

制御ブロックアドレスのアクセスは高速性が要求される
ため、新アドレス変換手段10は論理アドレスから主メ
モリ l上の実アドレスへの変換テーブルを第4図に示
すような形式で主メモリ1とは別のメモリに持つ。
Since high-speed access to control block addresses is required, the new address conversion means 10 creates a conversion table from logical addresses to real addresses on the main memory 1 in the format shown in FIG. 4, separate from the main memory 1. have in memory.

このとき変換テーブル15の各エントリには利用者、制
御ブロック各々の有無表示があり、無と示されているエ
ントリにアクセスがあった場合は、LOAD  CB、
5TORE  CBの各命令は例外発生と判断し割込み
を起こし、不正アクセスを通知する。
At this time, each entry in the conversion table 15 has an indication of the presence or absence of a user and a control block, and if an entry indicated as none is accessed, LOAD CB,
Each instruction of 5TORE CB determines that an exception has occurred, causes an interrupt, and notifies unauthorized access.

また、DEFINE  USERで示したモジュール以
外でのアクセスに対しては利用者チェック手段12によ
り表に示すテーブルを持つアクセス権チェックメモリ1
3を参照し、主体がアクセスしようとしている被参照側
の利用者にリード・ライトの権利が許されているかをチ
ェックする。この場合も不正アクセスに対しては割込み
により通知される。表中Fは制御ブロックの解放可、R
はIJ +許可、Wはライト可、Nはアクセス禁止を示
す。
In addition, for access by a module other than the module indicated by DEFINE USER, the user checking means 12 checks the access right check memory 1 having the table shown in the table below.
3, check whether the user on the referenced side that the subject is trying to access has read/write rights. In this case as well, unauthorized access is notified by interrupt. In the table, F indicates that the control block can be released, and R
indicates IJ + permission, W indicates write permission, and N indicates access prohibition.

アクセス権チエ”)クメモリ13の内容の設定・変更・
削除に関してはCHANGE  ACCESSRIGH
T命令により行われる。DEFINEUSERで定義し
たモジュールでGET  CB命令により確保された制
御ブロックはCF!ANGEACCESS  RIGH
T命令でアクセス権が許可されない限り他モジュールで
使用することはできない。
access rights) Setting/changing the contents of the memory 13
For deletion, CHANGE ACCESSRIGH
This is done by the T command. The control block secured by the GET CB command in the module defined by DEFINEUSER is CF! ANGE ACCESS RIGH
It cannot be used by other modules unless access rights are granted with the T command.

制御ブロックの解放はFREE  CB命令で行うが、
このときアクセス権チェックメモリ13に解放可の表示
がなければならない。不正に解放しようとした場合は割
込みを起こし不正解放を通知する。
The control block is released using the FREE CB command.
At this time, there must be an indication that the access right check memory 13 can be released. If an attempt is made to release it illegally, an interrupt will be generated and the illegal release will be notified.

モジュールからぬけ出るときはEND USER命令に
より利用権限の破棄を宣言する。ENDUSER命令を
発行するとすべての制御ブロックへの操作は不正操作と
みなし割込みを起こす。従来の命令は命令デコーダ6、
アドレス変換手段4、メモリ保護手段5により処理され
る。
When exiting from the module, use the END USER command to declare the use authority to be revoked. When the ENDUSER command is issued, operations on all control blocks are treated as unauthorized operations and an interrupt is generated. For conventional instructions, the instruction decoder 6,
It is processed by address conversion means 4 and memory protection means 5.

アドレスアレイ2は、従来処理と共通に使用され、アド
レス変換後の主メモリアドレスがキャッシュメモリ3に
あるか否かをチェックし、なければ主メモリーからキャ
ッシュメモリ3へのデータロードと参照を行う。制御ブ
ロックは通常のプロダラム、データと同様に主メモリー
に格納されるので制御ブロック用主メモリサイズをDE
FINEINF命令で初期設定しておく必要がある。な
あ、このときアクセス権チェックメモリ13の初期設定
を行うため利用者数の最大値も指定する。
The address array 2 is used in common with conventional processing, and checks whether the main memory address after address conversion exists in the cache memory 3. If not, it loads and references data from the main memory to the cache memory 3. Since the control block is stored in the main memory like normal program and data, the main memory size for the control block is DE.
It is necessary to initialize using the FINEINF command. Incidentally, at this time, in order to initialize the access right check memory 13, the maximum number of users is also specified.

表 〔発明の効果〕 以上説明したように本発明によれば、オペレーティング
システム内で使用されるシステム共用制御ブロックを従
来とは別のアドレスでアクセスし、またそのアクセス機
構を一般プログラムおよびデータ操作命令と分離すると
ともに不当なアクセスを排除してシステム共用制御ブロ
ックの破壊およびシステムの暴走を防止できる効果があ
る。
Table [Effects of the Invention] As explained above, according to the present invention, a system-shared control block used within an operating system can be accessed at a different address than in the past, and the access mechanism can be used by general programs and data manipulation commands. This has the effect of preventing destruction of the system-shared control block and runaway of the system by separating it from the system and eliminating unauthorized access.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の全体構成を示すブロック図。 第2図はオペレーティングシステムが本発明実施例の命
令を使用する場合の命令シーケンス。 第3図は制御ブロックの論理アドレスの構成を示す図。 第4図は制御ブロックの論理アドレスを主メモリ上のア
ドレスに変換するための変換テーブルを示す図。 ■・・・主メモリ、2・・・アドレスアレイ、3・・・
キャッシュメモリ、4・・・アドレス変換子L 5.1
0・・・メモリ保護手段、6・・・命令デコーダ、11
・・・新命令デコーダ、12・・・利用者チェック手段
、13・・・アクセス権チェックメモリ、14・・・新
アドレス変換手段、15・・・変換テーブル。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention. FIG. 2 is an instruction sequence when the operating system uses the instructions of the embodiment of the present invention. FIG. 3 is a diagram showing the configuration of logical addresses of control blocks. FIG. 4 is a diagram showing a conversion table for converting a logical address of a control block into an address on the main memory. ■...Main memory, 2...Address array, 3...
Cache memory, 4...address converter L 5.1
0...Memory protection means, 6...Instruction decoder, 11
. . . new instruction decoder, 12 . . . user check means, 13 . . . access right check memory, 14 .

Claims (1)

【特許請求の範囲】 1、主メモリ(1)に接続され、この主メモリの実効速
度を向上させるアドレスアレイ(2)およびキャッシュ
メモリ(3)と、 一般命令を解釈する命令デコーダ(6)と、一般命令用
のアドレスを変換するアドレス変換手段(4)と を備えた仮想アドレス方式のシステム共用制御ブロック
制御方式において、 システム共用制御ブロックをアクセスするための新命令
を解釈する新命令デコーダ(11)と、利用者のアクセ
スが正しいか否かをチェックする利用者チェック手段(
12)と、この手段により参照されアクセス権情報を記
録し、主メモリから分離した高速アクセスが可能なアク
セス権チェックメモリ(13)と、 システム共用制御ブロックの所在を示す論理アドレスを
主メモリ上のアドレスに変換する新アドレス変換手段(
14)と、 この手段が参照するアドレス変換テーブル(15)と を含むメモリ保護手段を備えたことを特徴とするシステ
ム共用制御ブロック制御方式。
[Claims] 1. An address array (2) and a cache memory (3) that are connected to a main memory (1) and improve the effective speed of the main memory, and an instruction decoder (6) that interprets general instructions. , address translation means (4) for translating addresses for general instructions, and a new instruction decoder (11) for interpreting new instructions for accessing the system common control block. ) and user checking means (
12), an access right check memory (13) which is referenced by this means and records access right information and which can be accessed at high speed and is separated from the main memory, and a logical address indicating the location of the system shared control block on the main memory. New address conversion means (
14); and an address translation table (15) referred to by this means.
JP63164401A 1988-06-30 1988-06-30 System shared control block control method Expired - Fee Related JP2541287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63164401A JP2541287B2 (en) 1988-06-30 1988-06-30 System shared control block control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63164401A JP2541287B2 (en) 1988-06-30 1988-06-30 System shared control block control method

Publications (2)

Publication Number Publication Date
JPH0212545A true JPH0212545A (en) 1990-01-17
JP2541287B2 JP2541287B2 (en) 1996-10-09

Family

ID=15792430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164401A Expired - Fee Related JP2541287B2 (en) 1988-06-30 1988-06-30 System shared control block control method

Country Status (1)

Country Link
JP (1) JP2541287B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194551A (en) * 1985-02-23 1986-08-28 Nec Corp Common space control mechanism
JPS62256040A (en) * 1986-04-28 1987-11-07 Mitsubishi Electric Corp Common memory protecting method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194551A (en) * 1985-02-23 1986-08-28 Nec Corp Common space control mechanism
JPS62256040A (en) * 1986-04-28 1987-11-07 Mitsubishi Electric Corp Common memory protecting method

Also Published As

Publication number Publication date
JP2541287B2 (en) 1996-10-09

Similar Documents

Publication Publication Date Title
CA1313424C (en) Nonhierarchical program authorization mechanism
US7543293B2 (en) Privelege level changing for virtual memory mapping
KR100964000B1 (en) Memory management system and method providing linear address based memory access security
EP0268138B1 (en) Implementing privilege on microprocessor systems for use in software asset protection
US4937736A (en) Memory controller for protected memory with automatic access granting capability
KR940003325B1 (en) Virtual input/output commands
KR20040093472A (en) System and method providing region-granular, hardware-controlled memory encryption
JPH0738160B2 (en) Security method
US20080052709A1 (en) Method and system for protecting hard disk data in virtual context
KR100995146B1 (en) System and method for handling device accesses to a memory providing increased memory access security
JPS6248258B2 (en)
JP3454854B2 (en) Memory management device and method
KR100972635B1 (en) System and method for controlling device-to-device accesses within a computer system
KR100791815B1 (en) Privilege promotion based on check of previous privilege level
JPH0212545A (en) System shared control block control system
EP0285309A2 (en) Memory protection apparatus for use in an electronic calculator
US6889308B1 (en) Method and apparatus for protecting page translations
JPS626351A (en) Storage protecting deice
JPS62156746A (en) I/o protection control system
Moore et al. The design and implementation of the memory manager for a secure archival storage system
JPH04130553A (en) Electronic computer
JPS6054691B2 (en) Memory protection method for information processing equipment
JPH0471050A (en) Stack area protecting circuit
JPS581243A (en) Protection system of confidentiality of file
JPS6257045A (en) Memory protection system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees