JPH02122963A - Printer - Google Patents

Printer

Info

Publication number
JPH02122963A
JPH02122963A JP63278894A JP27889488A JPH02122963A JP H02122963 A JPH02122963 A JP H02122963A JP 63278894 A JP63278894 A JP 63278894A JP 27889488 A JP27889488 A JP 27889488A JP H02122963 A JPH02122963 A JP H02122963A
Authority
JP
Japan
Prior art keywords
program memory
signal
memory
program
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63278894A
Other languages
Japanese (ja)
Inventor
Katsunori Murakami
村上 克則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63278894A priority Critical patent/JPH02122963A/en
Publication of JPH02122963A publication Critical patent/JPH02122963A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten time required for replacement of program memory by providing a program memory selection device which connects a signal generated by a detection device to a signal generated by a microprocessor and selects either one of the first block or the second block in program memory for signal generation. CONSTITUTION:A program memory detection device 7 detects whether program memory 6 exists or not according to the state of a signal (f). A program mem ory selection device 7 selects either one of the blocks 2, 6 in program memory for generation of a memory selection signal which is one type of control signal (c), according to a signal (g) generated by the program detection device 7. That is, the voltage level of the signals f, g varies depending on the case where the block 6 in program memory is mounted or the case where the block 6 is not mounted. The program memory selection device 8 transmits a memory selection signal to a signal (d) connected to the block 2 in program memory 2 or a signal (e) connected to the block in program memory 6, depending upon said voltage level. Consequently, the block in program memory which is read by a microprocessor 1 is selected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリンタ装置に関し、特にプリンタ装置の制御
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printer device, and more particularly to a control circuit for a printer device.

〔従来の技術〕[Conventional technology]

従来、記憶容量の増大のため増設用プログラムメモリを
追加することが可能なこの種のプリンタ装置においては
、増設用プログラムメモリは主プログラムメモリの不足
を補うためのもので、主プログラムメモリとは別の記憶
番地を有しており、マイクロプロセッサからは主プログ
ラムメモリと増設用プログラムメモリをいずれも読み出
し可能であった。
Conventionally, in this type of printer device where an expansion program memory can be added to increase storage capacity, the expansion program memory is used to compensate for the lack of main program memory, and is separate from the main program memory. The main program memory and additional program memory could both be read from the microprocessor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のプリンタ装置においては、主プログラム
メモリを交換する必要が生じた場合、ICソケットを利
用するなどして記憶素子の交換可能性を持たせたとして
も、プリンタ装置から主プログラムメモリが実装されて
いるプリント配線板を取り外し、かつ記憶素・子を交換
せねばならず、煩雑な作業が必要であった。
In the conventional printer device described above, when it becomes necessary to replace the main program memory, even if the storage element can be replaced by using an IC socket, the main program memory cannot be installed from the printer device. It was necessary to remove the printed wiring board and replace the memory element/device, which required complicated work.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のプリンタ装置は、第一のプログラムメモリとは
別の第二のプログラムメモリを追加実装する手段と、第
二のフログラムメモリが追加されたことを検出する手段
と、検出手段が発生する信号とマイクロフロセッサが発
生する信号とが接続され第一のプログラムメモリと第二
のプログラムメモリのいずれに信号を発生するかを選択
するプログラムメモリ選択手段とを有している。
The printer device of the present invention includes means for additionally mounting a second program memory different from the first program memory, means for detecting the addition of the second program memory, and a signal generated by the detection means. and a program memory selection means connected to the signal generated by the microprocessor and selecting between the first program memory and the second program memory to which the signal is generated.

〔実施例〕〔Example〕

次に、本発明の一実施例について図面を参照して説明す
る。
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の概略回路図である。FIG. 1 is a schematic circuit diagram of an embodiment of the present invention.

マイクロプロセッサlはアドレスバスa、データバスb
および制御信号Cを有し、プログラムメモリ2に記憶さ
れている命令を読み出し、その命令の意味を解釈して実
行する。命令がマイクロプロセッサ1の外部に接続され
ている回路がらのデータの読み出しや書き込みの場合に
は、アドレスバスB 、 データバスbおよび制御信号
Cを制御してこれを実行する。プログラムメモリ2は読
み出し可能な記憶素子であらかじめマイクロフロセッサ
lの動作を制御するための命令が書き込まれている。文
字パターンメモリ3は印字すべき文字の形2色の情報を
記憶している読み出し可能な記憶素子で、マイクロプロ
セッサ1はこの内容を読み出すことができる。印字機構
制御回路4は信号りで印字機構50制御手段であり、印
字機構5の状態監視、動作指示印字データの送り出しを
司る。
Microprocessor l has address bus a and data bus b.
and a control signal C, reads an instruction stored in the program memory 2, interprets the meaning of the instruction, and executes the instruction. When a command is to read or write data from a circuit connected outside the microprocessor 1, the command is executed by controlling the address bus B, data bus B, and control signal C. The program memory 2 is a readable storage element in which instructions for controlling the operation of the microprocessor 1 are written in advance. The character pattern memory 3 is a readable storage element that stores information on the shape and two colors of characters to be printed, and the microprocessor 1 can read out the contents. The printing mechanism control circuit 4 is a signal controlling means for the printing mechanism 50, and is in charge of monitoring the status of the printing mechanism 5 and sending out operation instruction printing data.

マイクロプロセッサ1は印字制御機構4内の書き込みお
よび読み出しが可能な記憶素子、レジスタ、バッファ等
の書き込みおよび読み出しにょって、信号りを介して印
字機構5の制御を行う。
The microprocessor 1 controls the printing mechanism 5 through signals by writing to and reading from memory elements, registers, buffers, etc. that can be written to and read from in the printing control mechanism 4.

一般にマイクロプロセッサ1は文字パターンメモリ3か
ら文字パターンを読み出し、この文字パターンを印字機
構制御回路4に書き込む。印字機構制御回路4はこの文
字パターンを印字機構5の動作に動機して印字機構に送
り出し用紙上に印字結果を得る。プログラムメモリ6は
プログラムメモリ2と同様に、マイクロフロセッサ1の
命令を記憶している読み出し可能な記憶素子である。し
かしながらプログラムメモリ2はマイクロプロセッサ1
を制御してプリンタとしての動作を行なわしめるために
、出荷時からプリンタ装置内の制御回路基板上に実装さ
れているが、プログラムメモリ6は、常にプリンタ装置
の制御回路に存在するのではなく、必要時のみに実装さ
れるという点での相違がある。すなわちプログラムメモ
リ6は出荷時からプリンタ装置内に実装されている制御
回路基板に用意されたコネクタ等に必要時に接続される
補助の制御回路基板に実装されているか、もしくは出荷
時からプリンタ装置内に実装されている制御回路基板上
に用意された予備のICソケットに実装される記憶素子
である。従って第1図はこのプログラムメモリ6がこう
した手段によって制御回路基板上に実装された時の回路
図を示している。
Generally, microprocessor 1 reads a character pattern from character pattern memory 3 and writes this character pattern to printing mechanism control circuit 4. The printing mechanism control circuit 4 motivates the operation of the printing mechanism 5 to send this character pattern to the printing mechanism to obtain a printing result on paper. The program memory 6, like the program memory 2, is a readable storage element that stores instructions for the microprocessor 1. However, program memory 2 is
The program memory 6 is mounted on a control circuit board within the printer device from the time of shipment in order to control the printer and operate it as a printer, but the program memory 6 is not always present in the control circuit of the printer device. The difference is that it is implemented only when necessary. That is, the program memory 6 is either mounted on an auxiliary control circuit board that is connected when necessary to a connector etc. prepared on a control circuit board mounted in the printer device from the time of shipment, or it is installed in the printer device from the time of shipment. This is a memory element mounted in a spare IC socket prepared on the mounted control circuit board. Therefore, FIG. 1 shows a circuit diagram when this program memory 6 is mounted on a control circuit board by such means.

プログラムメモリ検出手段7はプログラムメモリ6が実
装されたことを検出する手段で、信号fの状態によって
プログラムメモリ6の有無を検出する。フログラムメモ
リ選択手段8はプログラムメモリ検出手段7が発生する
信号gによって、制御信号Cの一種であるメモリ選択信
号をプログラムメモリ2.フログラムメモリ6のいずれ
に発生するかを選択する手段である。すなわちプログラ
ムメモリ6が実装されている場合と実装されていない場
合では、信号fおよび信号gの電圧レベルが異なり、プ
ログラムメモリ選択手段8はその電圧レベルによってプ
ログラムメモリ2に接続されている信号dにメモリ選択
信号を伝播させたり、プログラムメモリ6に接続されて
いる信号eにメモリ選択信号を伝播させたりすることに
よってマイクロブロセッナ1が読み出すプログラムメモ
リを選択する。
The program memory detection means 7 is means for detecting that the program memory 6 is installed, and detects the presence or absence of the program memory 6 based on the state of the signal f. The program memory selection means 8 sends a memory selection signal, which is a type of control signal C, to the program memory 2. This is means for selecting in which part of the program memory 6 the data will be generated. That is, the voltage levels of the signal f and the signal g are different depending on whether the program memory 6 is installed or not, and the program memory selection means 8 selects the signal d connected to the program memory 2 depending on the voltage level. The microprocessor 1 selects the program memory to be read by propagating a memory selection signal or by propagating a memory selection signal to the signal e connected to the program memory 6.

第2図は本発明におけるプログラムメモリ2゜フログラ
ムメモリ6、プログラムメモリ検出手段7、プログラム
メモリ選択手段8の具体的な一回路例を示している。プ
ログラムメモリ6は前述した例のごとく補助制御回路基
板16に実装されており、プログラムメモリ6に接続す
る信号はコネクタ11〜15を介して接続される。フロ
グラムメモリ2およびプログラムメモリ6はアドレス信
号入力、データ信号出力、0レベルで活性化されるデー
タ出力許可信号入力、0レベルで活性化される素子活性
化信号入力を備えており、各々アドレスバスa、データ
バスb、アウトプットイネーブル信号に、メモリ選択信
号nおよびpが接続されている。
FIG. 2 shows a specific circuit example of the program memory 2° program memory 6, program memory detection means 7, and program memory selection means 8 in the present invention. The program memory 6 is mounted on the auxiliary control circuit board 16 as in the example described above, and signals connected to the program memory 6 are connected via connectors 11 to 15. The program memory 2 and the program memory 6 each have an address signal input, a data signal output, a data output permission signal input that is activated at 0 level, and an element activation signal input that is activated at 0 level. , data bus b, and output enable signal are connected to memory selection signals n and p.

第3図(a)にプログラムメモリの入力信号、出力信号
のタイミングチャートを示す。マイクロプロセッサ1は
一般的には、クロックに同期して信号を発生し、このク
ロックの数周期が1命令の周期となる。ここではTを1
周期とし、4周期で1回の書き込みまたは読み出しを完
了する。マイクロプロセッサ1はアドレスバスaに書き
込みまたは読み出しを行なう記憶番地を発生し、メモリ
選択信号1と、アウトプットイネーブル信号kに0レベ
ルのパルスを発生する。プログラムメモリは一般には素
子活性化信号入力とデータ出力許可信号がともに活性化
状態でなければデータ信号出力にデータを発生しないの
で、このメモリ選択信号がともに活性化状態でなければ
データ信号出力にデータを発生しないので、このメモリ
選択信号1とアウトプットイネーブル信号kがともにな
ったフログラムメモリからのみデータバスbにデータ信
号が出力される。マイクロフロセッサ1はデータバスb
に出力されたデータを通常は内部のレジスタにラッチし
て演算等の命令を実行する。
FIG. 3(a) shows a timing chart of input signals and output signals of the program memory. The microprocessor 1 generally generates a signal in synchronization with a clock, and several cycles of this clock correspond to the cycle of one instruction. Here T is 1
One write or read operation is completed in four cycles. Microprocessor 1 generates a memory address to be written or read on address bus a, and generates a 0 level pulse in memory selection signal 1 and output enable signal k. Program memory generally does not generate data at the data signal output unless both the element activation signal input and the data output permission signal are activated. Therefore, a data signal is output to data bus b only from the program memory to which memory selection signal 1 and output enable signal k are applied. Microprocessor 1 is data bus B
Normally, the data output to the controller is latched into an internal register and instructions such as calculations are executed.

第2図に戻り、プログラムメモリ2の素子活性化信号入
力には論理分団路18の出力信号nが、フログラムメモ
リ6の素子活性化信号入力には論理和回路17の出力信
号pが接続されている。論理和回路17および19の入
力端子の一方はともにメモリ選択信号lであり、信号j
またはmがOレベルである論理和回路のみが0レベルの
パルスをプログラムメモリに伝播させることができる。
Returning to FIG. 2, the output signal n of the logical branch circuit 18 is connected to the element activation signal input of the program memory 2, and the output signal p of the OR circuit 17 is connected to the element activation signal input of the program memory 6. There is. One of the input terminals of the OR circuits 17 and 19 is both a memory selection signal l, and a signal j
Alternatively, only the OR circuit in which m is O level can propagate a 0 level pulse to the program memory.

プログラムメモリ検出回路7は接地9.電源にプルアッ
プされた抵抗10.接地された信号i、コネクタ11.
およびコ木りタ11と論理否定回路18とを接続する信
号jで構成されている。補助制御回路基板17が接続さ
れていない場合、信号線jは接地されないので電圧レベ
ルは電源電圧にほぼ等しく、論理ルベルとなり論理否定
回路18の出力信号mは論理Oレベルとなる。一方、補
助制御回路基板16が接続されている場合、信号線jは
信号iによって接地されるので電圧レベルは接地電位に
ほぼ等しく、今これは論理0レベルを意味するから論理
否定回路17の出力信号mは論理ルベルとなる。
The program memory detection circuit 7 is grounded 9. 10. Resistor pulled up to power supply. Grounded signal i, connector 11.
and a signal j that connects the logger 11 and the logic NOT circuit 18. When the auxiliary control circuit board 17 is not connected, the signal line j is not grounded, so the voltage level is approximately equal to the power supply voltage and becomes a logic level, and the output signal m of the logic NOT circuit 18 becomes a logic O level. On the other hand, when the auxiliary control circuit board 16 is connected, the signal line j is grounded by the signal i, so the voltage level is almost equal to the ground potential, and now this means a logic 0 level, so the output of the logic NOT circuit 17 The signal m becomes a logical level.

従って第3図(b)に示すように、補助制御回路基板1
6が接続されていない時は、メモリ選択信号100レベ
ルのパルス信号はプログラムメモリ2の素子活性化信号
入力にのみ到達し、プログラムメモリ2のデータのみが
データバスCに出力される。逆に第3図(C)に示すよ
うに、補助制御回路基板16が接続されている時は、メ
モリ選択信号lの0レベルのパルス信号はプログラムメ
モリ6の入力端子にのみ到達し、プログラムメモリ6の
データのみがデータバスbに出力される。すなわち、マ
イクロプロセッサlは補助制御回路基板16が接続され
ていない時はプログラムメモリ2に記憶されている命令
のみを読み出して動作し、補助制御回路基板16が接続
されている時はプログラムメモリ6に記憶されている命
令のみを読み出して動作するようにすることができる。
Therefore, as shown in FIG. 3(b), the auxiliary control circuit board 1
6 is not connected, the pulse signal of the memory selection signal 100 level reaches only the element activation signal input of the program memory 2, and only the data of the program memory 2 is output to the data bus C. Conversely, as shown in FIG. 3(C), when the auxiliary control circuit board 16 is connected, the 0-level pulse signal of the memory selection signal l reaches only the input terminal of the program memory 6, and the program memory Only data No. 6 is output to data bus b. That is, when the auxiliary control circuit board 16 is not connected, the microprocessor 1 operates by reading only instructions stored in the program memory 2, and when the auxiliary control circuit board 16 is connected, the microprocessor 1 reads instructions stored in the program memory 6. Only the stored instructions can be read and operated.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明を用いれば、出荷した後にプ
リンタ装置に内蔵されているマイクロフロセッサのプロ
グラムメモリを交換する必要が生じた場合に、新しいフ
ログラムメモリかもしくは新しいプログラムメモリを実
装した補助制御回路基板を追加実装するだけで、ユーザ
に出荷済みのプリンタ装置に対して、新しいプログラム
メモリを取り付けることができ、かつ取り付けた新しい
フログラムメモリでプリンタ装置を動作させることがで
きる。すなわち従来必要であった古いプログラムメモリ
の取り外し作業を必要とせず、従ってプログラムメモリ
交換作業時間を短縮することができる。
As explained above, by using the present invention, when it becomes necessary to replace the program memory of the microprocessor built in the printer device after shipping, it is possible to replace the program memory with a new program memory or with the auxiliary control circuit equipped with the new program memory. By simply mounting an additional board, a new program memory can be attached to a printer device that has already been shipped to a user, and the printer device can be operated with the new program memory installed. That is, there is no need to remove the old program memory, which was conventionally necessary, and therefore the time required to replace the program memory can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるプリンタ装置の制御回
路を示すブロック図、第2図は本発明の一実施例のプロ
グラムメモリ、プログラムメモリ検出手段およびプログ
ラムメモリ選択手段の詳細を示すブロック図、第3図は
プログラムメモリの読み出しタイミングの例を示したタ
イミングチャートである。 1・・・・・・マイクロプロセッサ、2・・印・第1の
プログラムメモリ、3・・・・・・文字パターンメモリ
、4・・・・・・印字機構制御回路、5・・・・・・印
字機構、6・・団・第2のプログラムメモリ、7・・・
・・・プログラムメモリ検出手段、8・・・・・・プロ
グラムメモリ選択手段、9・・・・・・接地、lO・・
・・・・抵抗、11〜15・・・・・・コネクタ、16
・・・・・・論理和回路、17・・・・・・論理否定回
路、18・・・・・・論理和回路、a・・・・・・アド
レスバス、b・・・・・・データバス、C・・・・・・
制御信号、d・・・・・・プログラムメモリ2の選択信
号、e・・・・・・プログラムメモリ6の選択信号、f
・・・・・・プログラムメモリ6の検出信号、g・・・
・・・プログラムメモリ6の検出信号、h・・・・・・
印字機構制御回路、i・・・・・・プログラムメモリ6
の検出信号、j・・・・・・プログラムメモリ6の検出
信号、k・・・・・・アウトプットイネーブル信号、■
・・・・・・メモリ選択信号、m・・・・・・プログラ
ムメモリ6の検出信号、n・・・・・・メモリ選択信号
、p・・・・・・メモリ選択信号。 代理人 弁理士  内 原   音 部1 図 閑2図
FIG. 1 is a block diagram showing a control circuit of a printer device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing details of a program memory, program memory detecting means, and program memory selecting means according to an embodiment of the present invention. , FIG. 3 is a timing chart showing an example of read timing of the program memory. DESCRIPTION OF SYMBOLS 1... Microprocessor, 2... Mark/first program memory, 3... Character pattern memory, 4... Printing mechanism control circuit, 5... - Printing mechanism, 6... Group - Second program memory, 7...
. . . Program memory detection means, 8 . . . Program memory selection means, 9 . . . Grounding, lO.
...Resistance, 11-15 ...Connector, 16
...OR circuit, 17...Logic NOT circuit, 18...OR circuit, a...address bus, b...data Bus, C...
Control signal, d... Selection signal for program memory 2, e... Selection signal for program memory 6, f
...Detection signal of program memory 6, g...
...Detection signal of program memory 6, h...
Printing mechanism control circuit, i...Program memory 6
Detection signal of j...Program memory 6 detection signal, k...Output enable signal, ■
...Memory selection signal, m...Program memory 6 detection signal, n...Memory selection signal, p...Memory selection signal. Agent Patent Attorney Uchihara Onbe 1 Zukan 2

Claims (1)

【特許請求の範囲】[Claims] マイクロプロセッサの動作手順を記憶する第一のプログ
ラムメモリと、前記マイクロプロセッサにより読み出し
可能な文字パターンメモリと、印字用紙に文字および図
形を記録せしめる印字機構と、前記マイクロプロセッサ
が前記印字機構を制御するための印字機構制御手段とを
備えるプリンタ装置において、前記第一のプログラムメ
モリとは別の第二のプログラムメモリを追加実装する手
段と、前記第二のプログラムメモリが追加されたことを
検出する手段と、該検出手段が発生する信号と前記マイ
クロプロセッサが発生する信号とが接続され前記第一の
プログラムメモリと前記第二のプログラムメモリのいず
れに信号を発生するかを選択するプログラムメモリ選択
手段とを備え、前記第二のプログラムメモリが実装され
ていない時には前記第一のプログラムメモリに記憶され
ているプログラムに従って動作し、前記第二のプログラ
ムメモリが実装されている時には前記第二のプログラム
メモリに記憶されているプログラムに従って動作するこ
とを特徴とするプリンタ装置。
a first program memory for storing operating procedures of a microprocessor; a character pattern memory readable by the microprocessor; a printing mechanism for recording characters and figures on printing paper; and the microprocessor controlling the printing mechanism. In the printer device, the printer device includes a printing mechanism control means for additionally mounting a second program memory different from the first program memory, and a means for detecting that the second program memory is added. and a program memory selection means which connects the signal generated by the detection means and the signal generated by the microprocessor and selects whether the signal is generated in the first program memory or the second program memory. and operates according to the program stored in the first program memory when the second program memory is not installed, and operates according to the program stored in the second program memory when the second program memory is installed. A printer device that operates according to a stored program.
JP63278894A 1988-11-02 1988-11-02 Printer Pending JPH02122963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63278894A JPH02122963A (en) 1988-11-02 1988-11-02 Printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63278894A JPH02122963A (en) 1988-11-02 1988-11-02 Printer

Publications (1)

Publication Number Publication Date
JPH02122963A true JPH02122963A (en) 1990-05-10

Family

ID=17603583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63278894A Pending JPH02122963A (en) 1988-11-02 1988-11-02 Printer

Country Status (1)

Country Link
JP (1) JPH02122963A (en)

Similar Documents

Publication Publication Date Title
US5226006A (en) Write protection circuit for use with an electrically alterable non-volatile memory card
EP1220077B1 (en) Data processing apparatus and memory card using the same
US7007181B2 (en) Microcontroller
JPH03268266A (en) Floppy disk device
JPH02122963A (en) Printer
RU98119737A (en) SCHEME DEVICE WITH SOME NUMBERS OF ELECTRONIC SCHEME COMPONENTS
KR860004359A (en) Improved performance memory bus architecture
KR200343611Y1 (en) When you integrate the main board of the system
JPH0547657Y2 (en)
JP2006209876A (en) Electronic control device
JPH09213088A (en) Engine controller
JPS5810240Y2 (en) IC memory unit
JP2734312B2 (en) Memory circuit
JP2558335B2 (en) Write control device for storage device
JP2877505B2 (en) LSI mounting board and data processing device
JP2001318907A (en) Microcomputer incorporating flash memory
JPH06135092A (en) Printer
JPS63196931A (en) Self-diagnosing system for printer device
JPH04177530A (en) Managing method for electronic apparatus
JPS62158082A (en) Printer
JPH0738148B2 (en) Memory card monitoring device
JP2000339063A (en) Communication equipment
JP2002132526A (en) Control unit of microprocessor program
JPH05289998A (en) Handy type computer
JPH04344274A (en) Printing device