JPH02111262A

JPH02111262A - 電源回路

Info

Publication number: JPH02111262A
Application number: JP26517988A
Authority: JP
Inventors: Akio Isobe; 磯部　昭雄; Tomohiko Doken; 知彦道券; Koji Saruwatari; 猿渡　康志; Kenkichi Yamashita; 賢吉山下
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-10-20
Filing date: 1988-10-20
Publication date: 1990-04-24
Anticipated expiration: 2012-04-16
Also published as: JP2599978B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電源装置に係り、特に、交流入力電圧の整流
を全波整流方式と倍圧整流方式とに切換える入力整流回
路を持つ電源装置の整流方式切換え手段に関するもので
ある。

〔従来の技術〕

従来技術のスイッチ制御回路の基本構成および電源装置
の１例を第７図に示す。

一般に交流入力電圧としては、ＡＣ１００Ｖ系（約８７
Ｖ　〜１３２Ｖ程度）とＡＣ２００Ｖ系（約１７４ｖ〜
２６４ｖ程度）との２系統がある。

スイッチングトランス１２への印加電圧値が大幅に変わ
らないようにするために、入力電圧が１００Ｖ系におい
ては、スイッチ制御回路１５Ａが働いて整流切換スイッ
チ１６を導通状態にして倍圧整流を実行し、入力電圧が
２００ｖ系においては、整流切換スイッチ１６を開放状
態にして全波整流を行なっている。

トランジスタ１１はオン−オフをくり返し、トランス１
２の一次側の整流電圧をもとに、２次側のダイオード１
３を通してコンデンサ１４に直流を発生させる直流−直
流変換を行なう。

スイッチングトランジスタ制御回路１０は、２次側の直
流電圧が一定になるように、スイッチングトランジスタ
１１のオン−オフのデユーティを制御する。

また、整流電圧を抵抗８，９で分割してできる検出電圧
Ｖｄｅｔは、整流電圧が不足していることを検出するた
めに、不足電圧検出信号としてスイッチングトランジス
タ制御回路１０に入力され、整流電圧が不足した時は、
スイッチングトランジスタ１１をオフとし、トランジス
タ１１の動作を停止させる。すなわち、整流電圧が不足
して電源トランス１２が飽和し、スイッチングトランジ
スタ１１が破壊されてしまうのを防止している。

さらに、交流電源の電圧に応じて整流切換スイッチ１６
の切換えを自動的にさせるため、従来は、スイッチ制御
回路１５Ａにより整流回路で整流する前の交流入力電圧
ＶＡＣを検出し、整流切換スイッチ１６の切換えを指令
するようになっていた。

〔発明が解決しようとする課題〕

上記スイッチ制御回路１５Ａを整流段よりも後の部分に
組込むことを考えると、必然的に検出電圧としては、整
流電圧を使用することになる。上記従来技術では、単に
検出電圧と基準電圧を比較し、低ければ倍圧整流に高け
れば全波整流に切換えているため、不具合が生じていた
。

まず、ＡＣ１００Ｖ系の交流電流が入力された場合を考
える。倍圧整流していれば、整流電圧は交流電圧の２倍
になるので、基準電圧よりも高くなり、全波整流に移行
する。すると整流電圧は基準電圧よりも低くなり、また
倍圧整流に戻る。この切換えをくり返し、本来の目的の
倍圧整流に定まらないという問題があった。

なお、基準電圧を単に２倍にしただけでは、今度は、Ａ
Ｃ２００Ｖ系の交流電圧の場合に倍圧整流と金波整流と
のくり返しが起こり、本質的な問題解決にはならない。

したがって、スイッチ制御回路１５Ａを整流段よりも後
の部分に組込み、スイッチングトランジスタ制御回路１
０等と電源を共有したり、交流入力電圧検出用の整流平
滑回路を省いたりすること。

特に、スイッチングトランジスタ制御回路１０とひとま
とめにして、１チップＩＣ化することは不可能であった
。

本発明の目的は、整流切換スイッチの切換えを制御する
スイッチ制御回路を整流段よりも後の部分に組込むこと
が可能な回路方式の電源装置を提供することである。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、設置場所により
異なる交流入力電圧を整流する手段と、整流電圧を直流
−直流電圧変換して所定の直流出力電圧を得るスイッチ
ングレギュレータ等の手段と、前記整流手段を全波整流
または倍圧整流に切換えさせる整流切換えスイッチと、
この整流切換えスイッチを操作するスイッチ制御回路と
を含む電源回路において、前記スイッチ制御回路が、自
らの現在の操作指令と前記整流電圧とからその操作指令
を変更するか否かを決定し、整流切換えスイッチに全波
整流または倍圧整流の切換え指令を出力する手段からな
る電源回路を提案するものである。

前記スイッチ制御回路は、整流電圧が所定の第１電圧よ
り低いときは、全波整流状態に設定させるリセット手段
を備えることができ、また、前記整流電圧が所定の第２
電圧を越えた時点から所定時間経た後に整流切換えスイ
ッチに切換え指令を出す遅延回路を備えることもできる
。

いずれの場合も、前記スイッチ制御回路が、整流電圧が
所定の高い第３電圧を越えた場合、スイッチングレギュ
レータ等の直流−直流電圧変換手段の動作を停止させる
手段を備えることも可能である。

さらに、整流電圧が不足したときに直流−直流電圧変換
手段のスイッチング素子制御回路の停止信号として用い
るための整流電圧レベルを検出する抵抗ブリーダを、ス
イッチ制御回路の整流電圧レベルの検出手段として兼用
できる。

このように、いずれの手段においても、入力電圧レベル
の検出を、整流回路以後の段からの信号により行ってい
るから、少なくとも前記スイッチ制御回路と前記直流−
直流電圧変換手段のスイッチング素子制御回路とを１チ
ップＩＣ化するのに好都合となる。

（作用〕第１図は、本発明による電源装置の基本的構成を示すブ
ロック図である。スイッチ制御回路１５には、整流電圧
を抵抗ブリーダ８，９で抵抗分割した検出電圧Ｖ　ｄｅ
ｔが入力される。また、スイッチ制御回路１５自身のス
イッチの操作出力状態を監視するようになっている。こ
うすることにより。

スイッチ制御回路１５は、自分自身のスイッチの操作状
態と整流電圧のレベルとから、操作出力の遷移状態を決
定する。

具体的には、例えば、第２図に示すヒステリシス特性を
持つ制御回路となる。次に、この特性を説明する。

まず、基準電圧を２つ（ＶＨ，ＶＬ、ただしＶｕ＞ＶＬ
Ｘ２とする）準備しておく。整流切換スイッチ１６が開
放状態である場合は、整流電圧がｖしより低くなった時
、スイッチ１６を導通状態にする。一方、スイッチ１６
が導通状態である場合は、整流電圧がＶＨよりも高くな
った時、スイッチ１６を開放状態にする。

このヒステリシス特性により、第３図に示すような動作
を実行できる。以下、順を追ってその動作を説明する。

ここで、ＡＣ２００Ｖ系Ｘ２＞ＶＨ＞ＡＣ２００ｖ系＞
　Ｖ　ＬおよびＶＨ＞ＡＣ１００Ｖ系Ｘ２＞Ｖｔ。

）ＡＣ１００Ｖ系となるようＬニー、ＶＨ，ＶＬを選ん
であるものとする。

まず、ＡＣ１００Ｖ系の交流電圧が入力された場合を考
える。全波整流をしている場合は、整流電圧はＶＬ以下
である。全波整流は切換回路が開放状態なので、■し以
下であれば切換回路を導通状態にして、倍圧整流に移行
する。整流電圧は交流電圧の２倍になるが、整流電圧が
ＶＨを越えない限り、この倍圧整流を維持する。

一方、倍圧整流していれば、整流電圧は交流電圧の２倍
になるが、倍圧整流は切換回路が導通の状態なので、整
流電圧がＶｏを越えない限り、そのままの倍圧整流を維
持する。

ＡＣ２０ＯＶ系の交流電圧が入力された場合を考える０
倍圧整流の場合は整流電圧がＶｕを越える。倍圧整流は
、切換回路が導通の状態なので。

整流電圧がＶＨを越えれば、切換回路を開放して。

全波整流に移行する。ここで、再び整流電圧を検出し、
整流電圧がｖし以下にならない限り、その全波整流を維
持する。

一方、全波整流している場合は、整流電圧はｖし以上で
ある。全波整流は切換回路が開放状態であるので、整流
電圧がＶＬより下がらない限り、全波整流を維持する。

以上の通り、ＡＣ１００Ｖ系入力電圧に対しては倍圧整
流を、ＡＣ２００Ｖ系入力に対しては全波整流を維持す
る。

［実施例〕以下、本発明の一実施例を第４図により説明する。本例
は、記憶回路を用いた実施例である。なお、自分自身の
操作状態は、フリップフロップ２５の内部で参照される
。

整流回路は、ダイオード２，３，４．５からなり、交流
入力電圧ＶＡＣを整流する。整流切換スイッチ１６は、
全波整流と倍圧整流とを切換えるスイッチである。スイ
ッチ１６を開けば全波整流を。

閉じれば倍圧整流を行なう。６，７は整流後のりプル分
を除去する平滑コンデンサである。

次に、スイッチ制御回路１５の構成を説明する。

抵抗８，９は整流電圧を抵抗分割し、検出電圧■ｉｅｔ
を作る。その電圧は、次段の比較器２２．２３の入力端
子（＋側）に接続される。ＶａＢは内部電源である。基
準電圧ＶＬ、ＶＨは、内部電源ＶａＢに抵抗１９，２０
．２１を直列接続し、抵抗分割して作る。それぞれの電
圧は次段の比較器２２゜２３の入力端子（−側）に接続
される。基準電圧ＶＨを入力した比較器２２の出力は、
次段フリップフロップ２５のセット端子（Ｓ）へ、基準
電圧ＶＬを接続した比較器２３の出力はインバータ２４
で反転されてフリップフロップ２５のリセット端子（Ｒ
）に接続される。フリップフロップ２５の出力（Ｑ）は
、リレー１８暉動用トランジスタ２６のベースに接続さ
れる。リレー１８は、スイッチ１６の開閉を制御し、ト
ランジスタ２６がオンの時にスイッチ１６を閉じ、オフ
の時にスイッチ１６を開くように設定しておく。

本実施例のスイッチ制御回路１５が、第２図の特性を持
ち、第３図に示す動作をすることを以下に説明する。ま
たＶｏ＞２ＸＶＬと選んでおくものとする。

初期状態として、スイッチ１６が開き全波整流している
ところから判断を開始させる。

まず、交流入力電圧ＶＡＣが低く、その全波整流電圧が
、ＶＬよりも低い場合から始める。この場合、Ｖａ□は
ｖしよりも低いので、比較器２２，２３の出力は、それ
ぞれＬｏｗレベルに、インバータ２４の出力はＨｉｇｈ
レベルとなり、フリップフロップ２５をリセットし、そ
の出力ＱはＨｉｇｈレベルとなる。するとトランジスタ
２６はオンとなり、リレー１８はスイッチ１６を閉じ、
整流回路は倍圧整流を行なう。整流電圧は２倍になり、
検出電圧も２倍になる。

ここで、ＶＨ＞ＶＬＸ２と選んでおいたので、Ｖ−ｅｔ
が２倍になって、ＶＬを越えることはあっても、ＶＨを
越えることはない。ｖｄｅｔがＶＬを越えた場合、比較
器２３の出力は、ハイレベルとなるが。

インバータ２４と通した出力はローレベルである。

したがって、フリップフロップ２５の前の状態が保持さ
れ、スイッチ１６は閉じたままとなる。

次に、交流入力電圧が高（なり、その倍圧整流電圧を検
出したＶａｅｔが、ＶＨよりも高くなる場合を説明する
。この場合、比較器２２の出力がハイレベルになり、フ
リップフロップ２５がセットされＱはローレベルになる
６したがって、トランジスタ２６はオフとなり、リレー
１８がスイッチ１６を開くので、整流回路は全波整流動
作に移行する。整流電圧は、スイッチ１６を開く前の半
分になり、Ｖａｅｔも半分になるが、ＶＨ＞　２　Ｘ　
Ｖ＋、ＩＣ選んであったので、Ｖ　嫌ｅ　ｔ　＞　Ｖ　
ｔ、は保証されている。

そこで、比較器２２の出力は反転し、ローレベルになる
が、比較器２３の出力はハイレベルのままであり、フリ
ップフロップ２５の前の状態が保持され、スイッチ１６
は開いたままとなる。

今度は、交流入力電圧が低くなり、その全波整流電圧を
検出していたＶａｅｔが、ＶＬよりも低くなる場合を説
明する。この場合、比較器２２の出力がローレベルにな
り、比較器２３の出力もローレベルとなり、フリップフ
ロップ２５がセットされ状態を反転し、出力Ｑはハイレ
ベルになる。トランジスタ２６はオンとなり、リレー１
８はスイッチ１６を閉じ、整流回路は倍圧整流動作に移
行する。整流電圧は２倍に、したがってＶｄｅｔはスイ
ッチ１６が閉じる前の２倍になり、比較器２３の出力は
ハイレベルになる。しかし、ＶＨ＞　２　Ｘ　ＶＬであ
り、Ｖ　Ｈ＞　Ｖ　ａ　ｅ　ｔであることは保証されて
いるので、比較器２２の出力はローレベルのままで、フ
リップフロップ２５の前の状態が保持され、スイッチ１
６は閉じたままとなる。以下、交流入力電圧変化に応じ
て、以上の動作をくり返す。

本実施例によれば、第２図の特性を持ち、第３図に示す
動作を実現できる。すなわち、整流後の電圧を検出して
状況を適確に判断し、ＡＣ１００Ｖ系入力に対しては倍
圧整流をまたＡＣ２０ＯＶ系入力に対して６は全波整流
を行なうことが可能である。

なお、本実施例では切換素子としてリレーを用いたが、
サイリスタやトライアック等も使用できることは言うま
でもない。

ところで、スイッチ１６が導通状態すなわち倍圧整流の
状態でＡＣ２００Ｖ系が入力されると、全波整流へ切換
えが起こるまでの間、倍圧整流による高い整流電圧が発
生する。この高い電圧に合わせて、耐圧の高いコンデン
サ等の回路素子を使用することは、不経済である。

このことは、整流電圧が無い場合にスイッチ１６を必ず
開放状態に一旦操作し維持することにより解決される。

第５図にこの機能を実現する回路を示す。この回路では
、電圧ＶＢＢを抵抗２７．２８で分圧して形成した電圧
Ｅａを比較器２９に入力し、比較器２９の出力をインバ
ータ３０およびＯＲ回路３１を介してフリップフロップ
回路２５のセット端子（Ｓ）に入力しである。したがっ
て、本回路は整流電圧を検出する検出電圧Ｖ　ａ　ｅ　
ｔが予め設定していた電圧Ｅａ以下の場合フリップフロ
ップ２５をセット状態に維持する働きをする。本リセッ
ト回路を設けると、ＡＣ２０ＯＶ系入力電圧の倍電圧整
流を未然に防止でき、コンデンサ等の回路素子として耐
圧の高いものを使用せずにすみ、経済的である。

また、交流電圧投入時、平滑コンデンサ６．７へ過大な
突入電流が流入することを防ぐため、投入初期において
、交流電源とブリッジ整流回路との間に１０オ一ム程度
の突入制限抵抗を挿入する場合がよくある。この場合、
整流電圧は、交流電圧を投入してから、徐々に上昇して
いく。切換回路の状態を冊数状態に初期化しておけば、
初めの状態は、全波整流なのでＡＣ２００Ｖ系を投入し
た場合、切換回路の状態を変えることは不要であるはず
である。

ところが、突入制限抵抗がある場合は、交流投入時の整
流電圧の立上りが遅いため、整流電圧が最終値に達して
いないＶｔ、以下という時点で、切換回路の設定がなさ
れることとなる。このときには、電圧不足であるので、
導通状態すなわち倍圧整流に一旦移行する。それから、
整流電圧が上昇していきＶ）１を越え、ここでまた切換
回路を開放状態にし、全波整流に戻り、目的の状態にな
る。

この状態を２回切換えて元に戻るという動作は本来不要
な動作であって、望ましくない。

第６図は、上記不要な動作を防ぐ回路を示している。こ
の回路は、整流電圧が設定レベルを越える前は、切換回
路を開放状態すなわち全波整流にしておき、整流電圧が
設定レベルを越えた時点から一定時間経て切換回路の設
定を開始するように働く遅延回路である。整流電圧が適
度に安定するまで一定時間待てば、ＡＣ２００Ｖ入力時
、上記不要な動作は無くなる。ＡＣ１００Ｖ入力の場合
、全波整流から１回状態が切換り倍圧整流に移行するこ
とは従来通りである。

以下、第６図の初期化遅延回路の動作を説明する。

交流入力電圧投入時の整流電圧が低くて、検出電圧Ｖａ
ｅｔが比較器２９の基準電圧Ｅａより低い期間は比較器
２９の出力はロー、インバータ３０の出力はハイ、トラ
ンジスタ３４はオン、コンデンサ３５の両端の電圧はほ
ぼＯｖ、比較器３７の一端子がＤＣ−Ｌレベルなので、
その出力はハイ。

ＯＲ回路３８の入力は両方ともハイでその出力はハイ、
ＯＲ回路３１の出力もハイとなり、フリップフロップ２
５をセット状態に維持する。

整流電圧が上昇し、Ｖａｅｔが、比較器２９の基ｔｆｓ
ｌａを越えると、その出力はハイ、インバータ３０の出
力はロー、トランジスタ３４はオフ。

ＯＲ回路３８の入力端子のうちインバータ３０に接続さ
れた方はローになる。定電流１０はコンデンサ３５の充
電を開始し、コンデンサ３５の端子電圧は徐々に上昇す
る。この端子電圧が、比較器３７の基準電圧（＋端子）
よりまだ低い状態では。

その出力はハイとなるので、ＯＲ回路３８．３１はハイ
となり、フリップフロップ２５は、セット状態を維持す
る。

コンデンサ３５の充ｆｆ１ｆｆｉ圧が、比較器３７の基
準電圧を越えると、比較器３７の出力はローとなり、Ｏ
Ｒ回路３８の出力はローになり、他のセット信号がなけ
ればフリップフロップ２５のセント端子はローとなり、
切換開始状態となる。

なお、スイッチ制御回路の電源の給電を、整流電圧から
取る場合は、遅延回路の起動に、制御回路の電源の立上
りを用いても、同じ効果が得られる。

交流入力電圧がＡ　Ｃ１，００Ｖ系からＡＣ２００Ｖ系
に移行する場合、整流電圧がＶＨを越えた時点で、倍圧
整流から全波整流に切換わり、整流電圧は下降するが、
整流電圧は、過渡的にはＶ）ｌよりも若干上昇すること
が考えられえる。これは電源回路設計上の制約条件にな
る。

この制約は、整流電圧がＶ　１１を越えたことを検出し
、ＶＨを越えている間は、スイッチングトランジスタ１
１の動作を停止させる方法で除去できる。

第４図の比較器２２の出力を、スイッチング停止信号す
として、スイッチングトランジスタ制御回路１０に送れ
ば、上記目的は容易に達成できる。

電源回路においては、整流電圧が不足すると、電源トラ
ンス１２の鉄芯、コア等の磁束が飽和し、直流重畳が生
じ、スイッチングトランジスタ１１が破損する。これを
防止するために整流電圧の不足時は、スイッチングトラ
ンジスタ１１の動作を止める。

このためには、第４図等に示すように整流電圧を検出し
、トランジスタスイッチング停止信号ａとして、スイッ
チングトランジスタ制御口ｇ１０に送ることが必要であ
る。

スイッチングトランジスタ制御回路１０とスイッチ制御
回路１５とのＩＣ化を考えた場合、従来技術では、トラ
ンジスタスイッチング制御回路１０は整流電圧を、スイ
ッチ制御回路１５は交流入力電圧を検出するため、ＩＣ
の端子としては２本必要であった。本発明により、同じ
整流電圧を検出し、２つの制御回路をのせた１チップＩ
Ｃ化ができるので、検出端子を共有できる。必要な端子
が１本で済むため、経済的であるというメリッ１〜が生
ずる。

〔発明の効果〕

本発明によれば、整流電圧を検出して、全波整流と倍圧
整流とを切換えできるので、このスイッチ制御回路を整
流段よりも後の回路部に組込むことが可能となる。した
がって、スイッチングトランジスタ制御回路等と電源を
共有し、交流入力電圧検出用の整流平滑回路を省くこと
ができる。特に、スイッチングトランジスタ制御回路と
の１チップＩＣ化が可能となる。

【図面の簡単な説明】

第１図は本発明による電源装置の基本的構成を示すブロ
ック図、第２図は第１図装置で用いたヒステリシス特性
を示す説明図、第３図は第１図装置の動作の例を示す図
、第４図は本発明による電源装置の一実施例を示す回路
図、第５図は整流切換スイッチの状態を初期化する回路
の一例を示す図、第６図は整流切換の判断を遅延させる
回路の一例を示す図、第７図は従来の電源装置の構成の
一例を示す図である。１・・・交流電源、２，３，４．．５・・・整流回路ダ
イオード、６，７・・・平滑回路コンデンサ、８，９・
・・分圧抵抗、１０・・・スイッチングトランジスタ制
御回路、１１・・・スイッチングトランジスタ、１２・
・・トランス、１３・・・ダイオード、１４・・・平滑
コンデンサ、１５・・・スイッチ制御回路、１５Ａ・・
従来のスイッチ制御回路、］６・・・整流切換スイッチ
、１８・・・整流切換スイッチ１６恥動用リレー、１９
２０．２１・・・分圧抵抗、２２．２３・・・比較器、
２４・・・インバータ、２５・・フリップフロップ、２
６・・・トランジスタ、２７，２８・・・分圧抵抗、２
９・・・比較器、３０・・・インバータ、３１・・・Ｏ
Ｒ回路、３２゜３３・・・トランジスタ、３５・・・コ
ンデンサ、３６・・・定電流源、３７・・・比較器、３
８・・・ＯＲ回路。復代理人　　　鵜　沼　辰　之第図

Claims

【特許請求の範囲】１、設置場所により異なる交流入力電圧を整流する手段
と、整流電圧を直流−直流電圧変換して所定の直流出力
電圧を得るスイッチングレギュレータ等の手段と、前記
整流手段を全波整流または倍圧整流に切換えさせる整流
切換えスイッチと、前記整流切換えスイッチを操作する
スイッチ制御回路とを含む電源回路において、前記スイッチ制御回路が、自らの現在の操作指令と前記
整流電圧とから当該操作指令を変更するか否かを決定し
、前記整流切換えスイッチに全波整流または倍圧整流の
切換え指令を出力する手段からなることを特徴とする電
源回路。２、請求項１に記載の電源回路において、前記スイッチ制御回路が、前記整流電圧が所定の第１電
圧より低いときは、全波整流状態に設定させるリセット
手段を有することを特徴とする電源回路。３、請求項１または２に記載の電源回路において、前記
スイッチ制御回路が、前記整流電圧が所定の第２電圧を
越えた時点から所定時間経た後に前記整流切換えスイッ
チに切換え指令を出す遅延回路を有することを特徴とす
る電源回路。４、請求項１〜３のいずれか一項に記載の電源回路にお
いて、前記スイッチ制御回路が、前記整流電圧が所定の高い第
３電圧を越えた場合、前記スイッチングレギュレータ等
の直流−直流電圧変換手段の動作を停止させる手段を有
することを特徴とする電源回路。５、請求項１〜４のいずれか一項に記載の電源回路にお
いて、前記整流電圧が不足したときに前記直流−直流電圧変換
手段のスイッチング素子制御回路の停止信号として用い
るための整流電圧レベルを検出する抵抗ブリーダを、前
記スイッチ制御回路の前記整流電圧レベルの検出手段と
して兼用することを特徴とする電源回路。６、請求項１〜５のいずれか一項に記載の電源回路にお
いて、少なくとも前記スイッチ制御回路と前記直流−直流電圧
変換手段のスイッチング素子制御回路とを１チップＩＣ
化したことを特徴とする電源回路。