JPH0210980A - Scanning line interpolation circuit - Google Patents

Scanning line interpolation circuit

Info

Publication number
JPH0210980A
JPH0210980A JP63160029A JP16002988A JPH0210980A JP H0210980 A JPH0210980 A JP H0210980A JP 63160029 A JP63160029 A JP 63160029A JP 16002988 A JP16002988 A JP 16002988A JP H0210980 A JPH0210980 A JP H0210980A
Authority
JP
Japan
Prior art keywords
signal
multiplier
scanning line
television
line interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63160029A
Other languages
Japanese (ja)
Inventor
Takuya Otsuki
卓也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63160029A priority Critical patent/JPH0210980A/en
Publication of JPH0210980A publication Critical patent/JPH0210980A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To attain scanning line interpolation processing to all line signals by providing an adder adding signals supplied from the 1st and 2nd multipliers and a multiplication control signal generator controlling the 1st and 2nd multipliers. CONSTITUTION:The 1st multiplier 101 multiplies the 1st multiple factor to a television signal. The 2nd multiplier 102 multiplies the 2nd multiple factor to a signal delayed by one horizontal scanning period with respect to the said television signal. The adder 103 adds a signal supplied from the 1st multiplier 101 and a signal supplied from the 2nd multiplier 102. A multiplication control signal generator 104 applies prescribed calculation to a signal representing the line number of the horizontal scanning line of a television signal to generate a signal controlling the said 1st and 2nd multipliers 101, 102. Thus, the scanning line interpolation processing is applied to all line signals including a signal near the field blanking in the television signal of a method.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン信号の方式変換等において用いら
れる走査線補間回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a scanning line interpolation circuit used in format conversion of television signals and the like.

従来の技術 ある方式のテレビジョン信号を走査線数の異なる他方式
のテレビジョン信号に変換する場合、走査線補間回路に
よる走査線数の変換が行なわれる。
2. Description of the Related Art When converting a television signal of one system into a television signal of another system having a different number of scanning lines, the number of scanning lines is converted by a scanning line interpolation circuit.

以下、図面を参照しながら従来の走査線補間回路の一例
について説明する。
An example of a conventional scanning line interpolation circuit will be described below with reference to the drawings.

なお、以下の説明では欧州のテレビジョン方式−625
150方式から日米のテレビジョン方式=525/60
方式への変換について説明するが、逆方向への変換の場
合にも構成要件、制御方式はほぼ同様である。
Please note that the following explanation uses the European television system -625.
150 system to Japanese and American television system = 525/60
Conversion to this method will be explained, but the configuration requirements and control method are almost the same even in the case of conversion in the opposite direction.

第6図は従来の走査線補間回路の構成を示すブロック図
である。同図において、601は第1の乗算器、602
は第2の乗算器、503は加算器、504は6進カウン
タ、505は奇数・偶数フィールド判定器である。同図
のように構成された走査線補間回路について、次にその
動作について説明する。まず第1の乗算器501にはテ
レビジョン信号の奇数フィールドの信号が入来し、第2
の乗算器502には第1の乗算器601に入来する奇数
フィールド信号に隣接する偶数フィールドの信号が入来
する。第1の乗算器501及び第2の乗算器502では
、6進カウンタ104のカウンタ状態(6進カウンタ5
04は走査変換後のテレビジョン信号の水平同期信号を
カウントする)と奇数・偶数フィールド判定器の判定出
力により第1表に示す乗数がそれぞれ乗ぜられる。加算
器503では第1の乗算器及び第2の乗算器より供給さ
れる信号を加算し走査線補間信号として出力する。つま
シ隣接する奇数フィールド信号と偶数フィールド信号と
を荷重合成し走査線補間信号を作シ出す(第1表の数字
はその荷重値を示すこととなる)。
FIG. 6 is a block diagram showing the configuration of a conventional scanning line interpolation circuit. In the figure, 601 is a first multiplier, 602
is a second multiplier, 503 is an adder, 504 is a hexadecimal counter, and 505 is an odd/even field determiner. Next, the operation of the scanning line interpolation circuit configured as shown in the figure will be explained. First, an odd field signal of a television signal enters the first multiplier 501, and the second
An even field signal adjacent to the odd field signal input to the first multiplier 601 enters the multiplier 502 of the first multiplier 502 . In the first multiplier 501 and the second multiplier 502, the counter state of the hexadecimal counter 104 (the hexadecimal counter 5
04 counts the horizontal synchronizing signal of the television signal after scan conversion) and the determination output of the odd/even field determiner are multiplied by the multipliers shown in Table 1, respectively. The adder 503 adds the signals supplied from the first multiplier and the second multiplier and outputs the result as a scanning line interpolation signal. The adjacent odd field signals and even field signals are weighted and combined to produce a scanning line interpolation signal (the numbers in Table 1 indicate the weighting values).

第1表 第6図は上述した従来の走査線補間回路による走査線数
の変換の様子を示す図である。同図において左部は62
5150方式の走査線、右部は525/60方式の走査
線を示し、中央部の数字は荷重値を表わす。また実線は
奇数フィールド、点線は偶数フィールドの走査線を表わ
す。
FIG. 6 of Table 1 is a diagram showing how the number of scanning lines is converted by the above-mentioned conventional scanning line interpolation circuit. In the same figure, the left part is 62
The scanning line of the 5150 system, the right part shows the scanning line of the 525/60 system, and the number in the center represents the load value. Further, solid lines represent scanning lines for odd fields, and dotted lines represent scanning lines for even fields.

図かられかるように従来の走査線補間回路では、625
150方式信号の12ラインの信号から525/60方
式の奇数フィールド偶数フィールドそれぞれ6ラインの
信号(計10ラインの信号)を荷重合成する。ただしフ
ィールドブランキング期間にはこの荷重合成は行なわれ
ず、フィールドブランキング期間を除く688ラインの
信号から245ラインの信号を作り、これに525/6
0方式の垂直ブランキング信号を加え、出力信号として
1フイールドあだp262.5ラインの信号を作シ出し
ている。
As can be seen from the figure, in the conventional scanning line interpolation circuit, 625
From the 12 lines of the 150 system signal, the 525/60 system odd number field and 6 line signals for each of the even fields (total 10 line signals) are weighted and combined. However, this weight synthesis is not performed during the field blanking period, and a 245-line signal is created from the 688-line signal excluding the field blanking period, and this is 525/6
0 system vertical blanking signal is added to produce a signal of p262.5 lines per field as an output signal.

発明が解決しようとする課題 上述した従来の走査線補間回路は放送局用のテレビジョ
ン信号方式変換器に用いられているもので、この放送局
用テレビジョン信号方式変換器では、フィールドブラン
キング期間の信号に対してもそれぞれのテレビジラン方
式の規格にあったものであることが要求されるため、フ
ィールドブランキング期間付近の17.5ライン分(2
6,2,5−245ライン)の信号は別の回路で作った
信号を用い、残りの245ラインを走査線補間回路によ
る走査線変換で作シ出していた。
Problems to be Solved by the Invention The conventional scanning line interpolation circuit described above is used in a television signal format converter for broadcasting stations. Since the signals must also meet the standards of each television broadcast system, 17.5 lines (2
The signals for lines 6, 2, and 5-245 were generated by a separate circuit, and the remaining 245 lines were generated by scanning line conversion using a scanning line interpolation circuit.

このため従来の走査線補間回路を用いてテレビジョン信
号の方式変換を行なう場合には、フィールドブランキン
グ付近の信号を作り出すだめの複雑な回路が別に必要で
あった。
Therefore, when converting the format of a television signal using a conventional scanning line interpolation circuit, a separate complicated circuit is required to generate a signal near field blanking.

しかしながら、一般の民生用映像機器にテレビジョン信
号の方式変換を応用する場合(例えばVTRに方式変換
を応用すれば、ある1方式にしか対応しないTVででも
任意の方式で記録されたテープを再生して映し出すこと
が可能となる。)、垂直ブランキング期間の信号は必ず
しもそれぞれのテレビシロン信号の規格に厳密に合う必
要はなく、ある一定期間をシンクチンプレベルにするだ
けでもテレビジョン受像機への垂直同期信号としては十
分である。
However, if you apply format conversion of television signals to general consumer video equipment (for example, if you apply format conversion to VTRs, you can play tapes recorded in any format even on a TV that only supports one format. ), the signal during the vertical blanking period does not necessarily have to strictly conform to the standards of each television signal, but even if it is set to the sync chimp level for a certain period, it will be able to be displayed on the television receiver. This is sufficient as a vertical synchronization signal.

本発明は上記の点に鑑み、フィールドブランキング期間
の信号に対しても特に複雑な回路を必要とせずにテレビ
ジョン信号の方式変換が簡単に実現できる走査線補間回
路を提供するものである。
In view of the above points, the present invention provides a scanning line interpolation circuit that can easily realize format conversion of television signals even for signals during the field blanking period without requiring a particularly complicated circuit.

課題を解決するだめの手段 上記問題点を解決するため本発明の走査線補間回路は、
テレビジョン信号に第1の乗数を乗ずる第1の乗算器と
、上記テレビジョン信号に対して1水平走査期間遅延さ
れた信号に第2の乗数を乗ずる第2の乗算器と、上記第
1の乗算器より供給される信号と上記第2の乗算器より
供給される信号とを加算する加算器と、テレビジョン信
号の水平走査線のライン番号(第何ライン目のテレビジ
ョン信号かを表わす)を表わす信号に所定の演算をほど
こして上記第1の乗算器及び第2の乗算器を制御する信
号を発生する乗算制御信号発生器とを備えたものである
Means for Solving the Problems In order to solve the above problems, the scanning line interpolation circuit of the present invention has the following features:
a first multiplier for multiplying a television signal by a first multiplier; a second multiplier for multiplying a signal delayed by one horizontal scanning period with respect to the television signal by a second multiplier; an adder that adds the signal supplied from the multiplier and the signal supplied from the second multiplier; and a line number of the horizontal scanning line of the television signal (representing the line number of the television signal). and a multiplication control signal generator that generates a signal for controlling the first multiplier and the second multiplier by performing a predetermined operation on a signal representing the multiplier.

作  用 本発明は上記した構成によって、ある方式のテレビジョ
ン信号に対し7て、フィールドブランキング付近の信号
をも含めたすべてのラインの信号に対して走査線補間処
理をほどこすことができ、これによりフイールドブラン
キング付近の信号を作り出す為に特に複雑な回路を必要
とせず簡易にテレビジョン信号の方式変換が実現できる
こととなる。
According to the present invention, with the above-described configuration, scanning line interpolation processing can be applied to all line signals, including signals near field blanking, for a television signal of a certain format. This makes it possible to easily convert the television signal format without requiring a particularly complex circuit to generate a signal near field blanking.

実施例 以下、本発明の一実施例の走査線補間回路について図面
を参照しながら説明する。
Embodiment A scanning line interpolation circuit according to an embodiment of the present invention will be described below with reference to the drawings.

なお、以下の説明でもθ25150方式信号から525
/80方式信号への変換の場合について説明するが、逆
方向への変換の場合にも同様の構成要件と制御方法によ
り実現できる。また従来例の走査線補間回路では2フイ
ールドの信号を用いて走査線補間を行なっているが、本
実施例では1フイールドの信号を用いて走査線補間を行
なう場合について説明する。1フイールドの信号を用い
て走査線補間する場合、2フイールドの場合に比べ画質
は劣化するが、高価なフィールドメモリの容量は%です
むという利点がある。特に最近の民生用映像機器ではフ
ィールドメモリを他の用途で用いるために内蔵している
ものも多く、この場合にはフィールドメモリを共用する
ことでわずかの価格アップでテレビジョン信号の方式変
換が実現できる。
In addition, in the following explanation, 525
Although the case of conversion to a /80 system signal will be described, conversion in the opposite direction can also be realized using similar configuration requirements and control methods. Furthermore, although the conventional scanning line interpolation circuit performs scanning line interpolation using two field signals, in this embodiment, a case will be described in which scanning line interpolation is performed using one field signal. When performing scanning line interpolation using a signal of one field, the image quality is degraded compared to the case of two fields, but there is an advantage that the capacity of an expensive field memory can be reduced to 1%. In particular, many of the recent consumer video devices have built-in field memory for use in other purposes, and in this case, by sharing the field memory, it is possible to convert the format of television signals at a slight increase in price. can.

第1図は本発明の一実施例の走査線補間回路の構成を示
すブロック図である。同図において、101は第1の乗
算器、102は第2の乗算器、103は加算器、104
は乗算制御信号発生器である。以上のように構成された
走査線補間回路について次にその動作を説明する。
FIG. 1 is a block diagram showing the configuration of a scanning line interpolation circuit according to an embodiment of the present invention. In the figure, 101 is a first multiplier, 102 is a second multiplier, 103 is an adder, and 104 is a second multiplier.
is a multiplicative control signal generator. Next, the operation of the scanning line interpolation circuit configured as described above will be explained.

まず、第1の乗算器101と第2の乗算器102には時
間的に1水平走査期間異なるテレビジョン信号がそれぞ
れ入来する。第1の乗算器101と第2の乗算器102
と加算器103とでこの2信号が荷重合成されて走査線
補間信号として出力されるのは従来の走査線補間回路と
同様である。異なるのは乗算制御信号発生器104によ
る乗算制御方式である。
First, television signals that are temporally different by one horizontal scanning period enter the first multiplier 101 and the second multiplier 102, respectively. First multiplier 101 and second multiplier 102
Similar to the conventional scanning line interpolation circuit, these two signals are weighted and combined by the adder 103 and the adder 103 and output as a scanning line interpolation signal. The difference is the multiplication control method by the multiplication control signal generator 104.

次に乗算制御信号発生器104による乗算制御方式につ
いて説明する。従来例の走査線補間回路では5進カウン
タ504で水平同期信号をカウントしそのカウンタ状態
により第1表に対応する荷重値を乗数として乗算器60
1及び502で乗じていた。しかしながらこの方式では
上述のように625150方式信号の12ライン毎に5
25/60方式信号の奇数・偶数フィールドそれぞれ5
ラインずつ(計10ライン)の信号を作シ出すため、6
26ラインの信号を626ラインの信号にするために、
垂直ブランキング信号付近の信号を別の回路で作り、付
は加えることが必要であった。本実施例の走査線補間回
路では、方式変換後のテレビジョン信号(この場合62
5/e o方式信号)のライン番号(第何ライン目の水
平走査信号かを表わす)を表わす信号に所定の演算を施
こすことにより第1の乗算器101及び第2の乗算器1
02を制御する信号を発生する。
Next, a multiplication control method using the multiplication control signal generator 104 will be explained. In the conventional scanning line interpolation circuit, a quinary counter 504 counts horizontal synchronizing signals, and a multiplier 60 uses a load value corresponding to Table 1 as a multiplier depending on the counter state.
It was multiplied by 1 and 502. However, in this method, as mentioned above, every 12 lines of the 625150 signal
5 each for odd and even fields of 25/60 signal
In order to generate signals line by line (total 10 lines), 6
To convert a 26-line signal to a 626-line signal,
It was necessary to create a signal near the vertical blanking signal using a separate circuit and add a signal. The scanning line interpolation circuit of this embodiment uses a television signal after format conversion (in this case, 62
The first multiplier 101 and the second multiplier 1 are
Generates a signal to control 02.

次式に本実施例での演算式の一例を示す。An example of an arithmetic expression in this embodiment is shown in the following equation.

f)、’= (1,−1)X312/262+1.5−
α(ODD )・・・・・・・・・・・・・・・・・・
(1)1’= (n−o、5)xs12/2s2+1.
o−α(even)・・・・・・・・・・・・・・・・
・・(2)(1)式及び(坤式において、1は525/
60方式信号のライン番号、2′は2に対応するθ25
150方式信号のライン番号を示す。また(1)式は8
25150方式信号が奇数フィールドである場合、(2
)式はe 25150方式信号が偶数フィールドである
場合の演算式である。またαはe 25/s o方式信
号の奇数フィールドから525/60方式信号の奇数フ
ィールドの信号を作る場合と偶数フィールドから偶数フ
ィールドを作る場合と奇数フィールドから偶数フィール
ドを作る場合と偶数フィールドから合にはこの処理が必
要となる)。
f),'= (1,-1)X312/262+1.5-
α (ODD)・・・・・・・・・・・・・・・・・・
(1) 1'= (n-o, 5)xs12/2s2+1.
o-α(even)・・・・・・・・・・・・・・・
...(2) In formula (1) and (Kon formula), 1 is 525/
60 system signal line number, 2' is θ25 corresponding to 2
Indicates the line number of the 150 system signal. Also, equation (1) is 8
If the 25150 system signal is an odd field, (2
) is an arithmetic expression when the e25150 signal is an even field. In addition, α is used when creating an odd field signal of a 525/60 system signal from an odd field of an e25/so system signal, when creating an even field from an even field, when creating an even field from an odd field, and when creating an even field from an even field. (This process is necessary for

次に具体的な例をあけて説明する。Next, a specific example will be explained.

(1)弐において例えば2が100の場合、α=0とす
ればfi’= 120.58 となシ、この場合には6
25150信号の120ライン目の信号に0.42 (
=1−0.58 )、121ライン目の信号に0.68
の荷重値(乗数)を乗じて荷重合成することにより 5
25/60信号の100ライン目の信号を作ることにな
る。
(1) In 2, for example, if 2 is 100, if α = 0, then fi' = 120.58, in this case 6
0.42 (
=1-0.58), 0.68 for the 121st line signal
By multiplying the load value (multiplier) of and combining the loads, 5
The 100th line signal of the 25/60 signal will be created.

第2図はこの変換の様子を示すものである。FIG. 2 shows the state of this conversion.

すなわち(1)式及び(2)式の演算結果は通常小数点
以下を含む実数であるが、この小数以下の数字を荷重値
として利用する。このことにより、625/60方式信
号の626ラインの信号を152E5/60方式信号の
526ラインの信号に変換することができフィールドブ
ランキング付近の信号を別の回路で作る必要はない。但
し、垂直同期信号自体はフィー/レドメモリの容量が1
フイ一ルド分しかない場合、262.5H(Hは1水平
走査期間)の周期がくずれるため、262.5 H周期
である一定の期間の信号をシンクチップレベルにした擬
似的な垂直同期信号を挿入することが必要である。しか
しこれは比較的簡単な回路で構成できる。
That is, although the calculation results of equations (1) and (2) are usually real numbers including decimal places, these decimal numbers are used as weight values. As a result, the 626-line signal of the 625/60 system signal can be converted into the 526-line signal of the 152E5/60 system signal, and there is no need to create a signal near field blanking with a separate circuit. However, the vertical synchronization signal itself has a feed/read memory capacity of 1.
If there is only one field, the period of 262.5H (H is one horizontal scanning period) will be distorted, so a pseudo vertical synchronization signal is created by setting the signal of a certain period of 262.5H period to the sync chip level. It is necessary to insert However, this can be constructed with a relatively simple circuit.

第3図は(1)式及び(2)式の演算を行なう乗算制御
信号発生器104の構成を示すブロック図である。
FIG. 3 is a block diagram showing the configuration of the multiplication control signal generator 104 that performs calculations of equations (1) and (2).

同図において、301は減算器、302は乗算器、30
3は加算器、303は減算器である。
In the figure, 301 is a subtracter, 302 is a multiplier, 30
3 is an adder, and 303 is a subtracter.

なお、乗算制御信号として実際に乗算器101及び10
2に供給される信号は、(1)式及び(2)式の演算に
よって得られる信号の小数点以下の部分だけであるため
、実際の回路では小数点以下の演算だけがなされるよう
に回路を削減すればよい。
Note that the multipliers 101 and 10 are actually used as multiplication control signals.
The signal supplied to 2 is only the part below the decimal point of the signal obtained by the calculations of equations (1) and (2), so in the actual circuit, the circuit is reduced so that only the calculations below the decimal point are performed. do it.

以上のようにして乗算制御信号発生器104より第1の
乗算器101及び第2の乗算器1o2で乗ぜられる乗数
が決定されるが、実際の回路では乗算器101及び10
2の回路構成上、乗数はO。
As described above, the multipliers to be multiplied by the first multiplier 101 and the second multiplier 1o2 are determined by the multiplication control signal generator 104, but in an actual circuit, the multipliers 101 and 102
Due to the circuit configuration of No. 2, the multiplier is O.

ハ2%2%、Sのいづれかにまるめられる。It can be rounded up to either 2%, 2%, or S.

第4図は第1の乗算器101及び第2の乗算器102の
回路構成を示すブロック図である。同図において、40
1.402,403,404は乗算器、405.408
は加算器、407,408,409゜410は信号切換
器である。ここで乗算器4o1゜402.403,40
4はディジタル信号をビットシフトするだけで容易に実
現できる。
FIG. 4 is a block diagram showing the circuit configurations of the first multiplier 101 and the second multiplier 102. In the same figure, 40
1.402, 403, 404 are multipliers, 405.408
is an adder, and 407, 408, 409, and 410 are signal switchers. Here, the multiplier 4o1゜402.403,40
4 can be easily realized by simply bit-shifting the digital signal.

また、乗算制御信号発生器104より発生される信号は
ディジタル信号の3ピット信号にまるめられ、信号切換
器107 、108 、109 、110へ供給される
。信号切換器107 、108 、109,110では
この3ビット信号を用いて乗算器101及び102へ供
給されるテレビジョン信号がQ 倍、 3A倍、λ倍1
%倍2%倍されたものを選択出力し、これにより乗算が
実行されることKなる。
Further, the signal generated by the multiplication control signal generator 104 is rounded into a 3-pit digital signal and supplied to the signal switching devices 107 , 108 , 109 , and 110 . The signal switchers 107, 108, 109, and 110 use this 3-bit signal to multiply the television signals supplied to the multipliers 101 and 102 by Q, 3A, and λ times 1.
% times 2% is selected and outputted, thereby executing the multiplication.

以上のように本実施例によれば、テレビジョン信号に第
1の乗数を乗ずる第1の乗算器と、上記テレビジョン信
号に対して1水平走査期間遅延された信号に第2の乗数
を乗ずる第2の乗算器と、上記第1の乗算器より供給さ
れる信号と上記第2の乗算器より供給される信号とを加
算する加算器と、テレビジョン信号の水平走査線のライ
ン番号を表わす信号に所定の演算を施こして上記第1の
乗算器及び上記第2の乗算器を制御する信号を発生する
乗算制御信号発生器とを備えることにより、ある方式の
テレビジョン信号に対し、フィールドブランキング付近
の信号を作り出すために特に複雑な回路を必要とせず簡
易にテレビジョン信号の方式変換を実現することができ
る。
As described above, according to this embodiment, the first multiplier multiplies a television signal by a first multiplier, and the second multiplier multiplies a signal delayed by one horizontal scanning period with respect to the television signal. a second multiplier; an adder for adding the signal supplied from the first multiplier and the signal supplied from the second multiplier; and a line number representing a horizontal scanning line of the television signal. and a multiplication control signal generator that performs a predetermined operation on the signal to generate a signal for controlling the first multiplier and the second multiplier. It is possible to easily convert the format of a television signal without requiring a particularly complicated circuit to generate a signal near blanking.

発明の効果 以上のように本発明によれば、フィールドブランキング
付近の信号を作り出すための複雑な回路を必要とせず、
容易に走査線数の変換ができ、これによυテレビジョン
信号の方式変換が容易に実現できるといったすぐれた効
果を得ることができる。
Effects of the Invention As described above, according to the present invention, there is no need for a complicated circuit to generate signals near field blanking.
It is possible to easily convert the number of scanning lines, thereby achieving excellent effects such as easily converting the format of the υ television signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の走査線補間回路を示すブロ
ック図、第2図は本発明の一実施例の走査線補間回路の
動作説明図、第3図は本発明の走査線補間回路の構成要
素である乗数発生器を示すブロック図、第4図は本発明
の走査線補間回路の構成要素である第1及び第2の乗算
器を示すブロック図、第6図は従来の走査線補間回路を
示すブロック図、第6図は従来の走査線補間回路の動作
説明図である。 101・・・・・・第1の乗算器、102・・・・・・
第2の乗算器、103・・・・・・加算器、104・・
・・・・乗算制御信号発生器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名図 < 6251 (52,ff) (f;21 ) <5251
FIG. 1 is a block diagram showing a scanning line interpolation circuit according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation of the scanning line interpolation circuit according to an embodiment of the present invention, and FIG. 3 is a block diagram showing a scanning line interpolation circuit according to an embodiment of the present invention. A block diagram showing a multiplier generator which is a component of the circuit, FIG. 4 is a block diagram showing first and second multipliers which are components of a scanning line interpolation circuit of the present invention, and FIG. 6 is a block diagram showing a conventional scanning line interpolation circuit. FIG. 6 is a block diagram showing a line interpolation circuit, and is an explanatory diagram of the operation of a conventional scanning line interpolation circuit. 101...first multiplier, 102...
Second multiplier, 103... Adder, 104...
...Multiplication control signal generator. Name of agent Patent attorney Toshio Nakao and 1 other person Figure < 6251 (52, ff) (f; 21 ) < 5251

Claims (2)

【特許請求の範囲】[Claims] (1)テレビジョン信号に第1の乗数を乗ずる第1の乗
算器と、上記テレビジョン信号に対して1水平走査期間
遅延された信号に第2の乗数を乗ずる第2の乗算器と、
上記第1の乗算器より供給される信号と上記第2の乗算
器より供給される信号とを加算する加算器と、上記第1
の乗算器と第2の乗算器とを制御する信号を発生する乗
算制御信号発生器とを具備し、上記乗算制御信号発生器
はテレビジョン信号の水平走査線のライン番号を表わす
信号に所定の演算を施こして上記第1の乗算器と第2の
乗算器とで所定の乗算がなされるように制御する信号を
発生するよう構成したことを特徴とする走査線補間回路
(1) a first multiplier that multiplies a television signal by a first multiplier; a second multiplier that multiplies a signal delayed by one horizontal scanning period with respect to the television signal by a second multiplier;
an adder that adds the signal supplied from the first multiplier and the signal supplied from the second multiplier;
a multiplier and a multiplication control signal generator that generates a signal for controlling the second multiplier, and the multiplication control signal generator generates a predetermined signal representing a line number of a horizontal scanning line of a television signal. A scanning line interpolation circuit characterized in that it is configured to perform an operation and generate a signal for controlling the first multiplier and the second multiplier to perform a predetermined multiplication.
(2)第1の乗算器と第2の乗算器とは、ディジタル信
号のビットシフトによる乗算手段と加算器と信号選択器
とを具備し、上記信号選択器は乗算制御信号発生器より
供給される信号に基づいて信号を切換えることを特徴と
する特許請求の範囲第1項記載の走査線補間回路。
(2) The first multiplier and the second multiplier include multiplication means by bit shifting a digital signal, an adder, and a signal selector, and the signal selector is supplied from a multiplication control signal generator. 2. The scanning line interpolation circuit according to claim 1, wherein the scanning line interpolation circuit switches the signal based on the signal.
JP63160029A 1988-06-28 1988-06-28 Scanning line interpolation circuit Pending JPH0210980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63160029A JPH0210980A (en) 1988-06-28 1988-06-28 Scanning line interpolation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63160029A JPH0210980A (en) 1988-06-28 1988-06-28 Scanning line interpolation circuit

Publications (1)

Publication Number Publication Date
JPH0210980A true JPH0210980A (en) 1990-01-16

Family

ID=15706418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63160029A Pending JPH0210980A (en) 1988-06-28 1988-06-28 Scanning line interpolation circuit

Country Status (1)

Country Link
JP (1) JPH0210980A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194780A (en) * 1988-01-29 1989-08-04 Sony Corp Line-number converting method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194780A (en) * 1988-01-29 1989-08-04 Sony Corp Line-number converting method

Similar Documents

Publication Publication Date Title
US4987489A (en) Apparatus for generating an interlaced slow motion video output signal by spatial and temporal interpolation
US4789893A (en) Interpolating lines of video signals
JP2549874B2 (en) Special effect device for interlaced television signals
JPS63313981A (en) Digital television image motion vector processor
KR0142803B1 (en) Signal processor
JPH03165190A (en) Device for converting movement information into movement information signal
JPS6184183A (en) Successive scanning video-processor
EP0220059B1 (en) Digital envelope shaping apparatus
KR960005118B1 (en) Video signal processing system
JPH05252483A (en) Method and device for converting scanning line of video receiver
US5896178A (en) Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines
JPH0210980A (en) Scanning line interpolation circuit
JP3237527B2 (en) High-speed camera system
US4847679A (en) Multiplex chrominance gain control and matrix using a single multiplier and a coefficient shift register
JPH10322723A (en) Video signal matrix converter
JP3545577B2 (en) Scanning line converter
JP3311164B2 (en) Scanning line converter
JP2885442B2 (en) Scanning line converter
JP3113464B2 (en) Television receiver
JPH0817478B2 (en) Vertical filter circuit
JPH0817479B2 (en) Vertical filter circuit
JPH0294981A (en) Scanning line converting circuit
JPH0795490A (en) Video signal processor for interlace display device
JP2001238184A (en) Video signal processing circuit
JPH0686211A (en) Processing circuit and reproducing device for video signal