JPH02108318A - Digital signal processor - Google Patents
Digital signal processorInfo
- Publication number
- JPH02108318A JPH02108318A JP26178488A JP26178488A JPH02108318A JP H02108318 A JPH02108318 A JP H02108318A JP 26178488 A JP26178488 A JP 26178488A JP 26178488 A JP26178488 A JP 26178488A JP H02108318 A JPH02108318 A JP H02108318A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- filter coefficient
- digital signal
- digital
- coefficients
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 4
- 238000012886 linear function Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、オーディオ信号の処理を行なうディジタル信
号処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital signal processing device for processing audio signals.
従来の技術
近年ディジタル信号を入出力することができるＣＤプレ
ーヤーＤＡＴ等のオーディオ機器が普及してきている。2. Description of the Related Art In recent years, audio equipment such as a CD player DAT that can input and output digital signals has become popular.
これらの機器の普及にともない、ディジタル信号処理に
より音質調整を行なう機能を備えたディジタル信号処理
装置が開発されている。従来の技術としては、たとえば
、特公昭８３−１８３Ｂ７号公報に示されている可変デ
ィジタルフィルタがある。With the spread of these devices, digital signal processing devices have been developed that have a function of adjusting sound quality through digital signal processing. As a conventional technique, for example, there is a variable digital filter disclosed in Japanese Patent Publication No. 83-183B7.
以下、図面を参照しながら従来のディジタル信号処理装
置について説明する。A conventional digital signal processing device will be described below with reference to the drawings.
第５図は、従来のディジタル信号処理装置の構成を示す
ブロック図である。第５図において、４１は制御信号入
力端子、４２は制御信号に応じてフィルタ係数を制御す
るフィルタ係数制御手段、４３はディジタル信号入力端
子、４４はディジタル信号を処理するディジタルフィル
タ、４５はディジタル信号出力端子である。FIG. 5 is a block diagram showing the configuration of a conventional digital signal processing device. In FIG. 5, 41 is a control signal input terminal, 42 is a filter coefficient control means for controlling filter coefficients according to the control signal, 43 is a digital signal input terminal, 44 is a digital filter that processes digital signals, and 45 is a digital signal It is an output terminal.
また、ディジタルフィルタ４４は、たとえば、第８図に
示す構成のフィルタを用いる。第６図において、５０１
はディジタル信号入力端子、５０２は入力信号とフィル
タ係数ａとの乗算を行なう乗算器、５０３は入力信号を
１サンプル遅延させる遅延器、５０４は遅延器５０３の
出力とフィル夕係数すとの乗算を行なう乗算器、６０５
は遅延器５０３の出力を１サンプル遅延させる遅延器、
５０６は遅延器５０５の出力とフィルタ係数Ｃとの乗算
を行なう乗算器、５０７は乗算器５０２、乗算器５０４
、乗算器５０６、乗算器５０９、乗算器５１１の出力を
加算する加算器、５０８は加算器５０７の出力を１サン
プル遅延させる遅延器、５０９は遅延器５０８の出力と
フィルタ係数ｄとの乗算を行なう乗算器、５１０は遅延
器５０８の出力を１サンプル遅延させる遅延器、５１１
は遅延器５１０の出力とフィルタ係数ｅとの乗算を行な
う乗算器、５１２はディジタル信号出力端子である。Further, as the digital filter 44, for example, a filter having a configuration shown in FIG. 8 is used. In Figure 6, 501
is a digital signal input terminal, 502 is a multiplier that multiplies the input signal and the filter coefficient a, 503 is a delay device that delays the input signal by one sample, and 504 is a multiplier that multiplies the output of the delay device 503 and the filter coefficient a. multiplier, 605
is a delay device that delays the output of delay device 503 by one sample,
506 is a multiplier that multiplies the output of the delay device 505 and the filter coefficient C; 507 is a multiplier 502, a multiplier 504;
, a multiplier 506, a multiplier 509, and an adder that adds the outputs of the multiplier 511; 508 is a delay device that delays the output of the adder 507 by one sample; and 509 is a delay device that multiplies the output of the delay device 508 and the filter coefficient d. A multiplier 510 delays the output of the delay device 508 by one sample, 511
512 is a multiplier that multiplies the output of delay device 510 by filter coefficient e, and 512 is a digital signal output terminal.
以上のように構成された従来のディジタル信号処理装置
について、以下その動作について説明する。The operation of the conventional digital signal processing device configured as described above will be explained below.
まず、制御信号入力端子４１から制御信号が入力される
。フィルタ係数制御手段はこの制御信号に応じて新しい
フィルタ係数を出力する。一方、ディジタル信号入力端
子４３から入力されたディジタル信号は、ディジタルフ
ィルタ４４で処理されて、ディジタル信号出力端子４５
から出力される。First, a control signal is input from the control signal input terminal 41. The filter coefficient control means outputs new filter coefficients in response to this control signal. On the other hand, the digital signal input from the digital signal input terminal 43 is processed by the digital filter 44 and sent to the digital signal output terminal 45.
is output from.
ところで、第６図に示すディジタルフィルタの伝達関数
Ｈ（ｚ） は（１）式で表わされる。Incidentally, the transfer function H(z) of the digital filter shown in FIG. 6 is expressed by equation (1).
ここで、フィルタ係数ａ −ｅを（２）式〜（６）式に
示すように与えればディジタルフィルタ４４はパラメト
リックイコライザとなる。Here, if the filter coefficients a - e are given as shown in equations (2) to (6), the digital filter 44 becomes a parametric equalizer.
ただし、ｆｓはディジタル信号のサンプリング周波数、
’ ｆｏはイコライザの中心周波数、Ｑは共振の鋭さで
ある。また、Ｋはイコライザの中心周波数でのゲイ７ｔ
Ｇ ［：ｄＢ］ （Ｑ＞０）ＩＪ時Ｇ＝（ｅ）式によ
り与えられる。However, fs is the sampling frequency of the digital signal,
' fo is the center frequency of the equalizer, and Q is the sharpness of resonance. Also, K is the gain 7t at the center frequency of the equalizer.
G [:dB] (Q>0) When IJ, G is given by formula (e).
Ｋ ＝ １００” −１−・・（９）Ｇ＜Ｏのときは
、伝達関数を１／Ｈ（ｚ）としてフィルタ係数を分母の
定数項が１になるように正規化すればよい。K = 100'' -1- (9) When G<O, the transfer function may be set to 1/H(z) and the filter coefficients may be normalized so that the constant term in the denominator becomes 1.
ディジタル信号処理装置をハードウェアで実現する場合
に、フィルタ係数制御手段としてマイクロコンビエータ
を利用することが多い。この場合、フィルタ係数を（２
）弐〜（６）式から計算するプロダラムは量が多く、さ
らに、十分な精度のフィルタ係数を得るには計算語長を
長くしなければいけない。このため、中心周波数、共振
の鋭さ、中心周波数でのゲインなどをパラメータとして
あらかじめ計算したフィルタ係数の表を用いてフィルタ
係数を制御することが多い。When implementing a digital signal processing device using hardware, a micro combinator is often used as filter coefficient control means. In this case, the filter coefficient is set to (2
)2~(6) The amount of program to be calculated from equations (6) is large, and furthermore, in order to obtain filter coefficients with sufficient accuracy, the calculation word length must be increased. For this reason, filter coefficients are often controlled using a table of filter coefficients calculated in advance using parameters such as the center frequency, the sharpness of resonance, and the gain at the center frequency.
発明が解決しようとする課題
しかしながら上記の構成では、フィルタ係数が変化した
直後にディジタルフィルタの特性が新しく設定したパラ
メータの特性に急に変化し、出力ディジタル信号に大き
なギャップを生じることがある。このディジタル信号を
ＤＡ変換した時にはシロツク音を発生するという問題点
がある。Problems to be Solved by the Invention However, with the above configuration, the characteristics of the digital filter may suddenly change to the characteristics of the newly set parameters immediately after the filter coefficients change, resulting in a large gap in the output digital signal. When this digital signal is converted from digital to analog, there is a problem in that it generates a chirping sound.
課題を解決するための手段
上記課題を解決するために本発明のディジタル信号処理
装置は、制御信号に応じてフィルタ係数を制御するフィ
ルタ係数制御手段と、現在のフィルタ係数と前記フィル
タ係数制御手段が出力する新しいフィルタ係数との間を
補間して順に出力するフィルタ係数補間手段と前記フィ
ルタ係数補間手段が出力するフィルタ係数によりディジ
タル信号を処理するディジタルフィルタとを具備すると
を特徴とするものである。Means for Solving the Problems In order to solve the above problems, a digital signal processing device of the present invention includes a filter coefficient control means for controlling filter coefficients according to a control signal, and a filter coefficient control means for controlling filter coefficients according to a control signal. The present invention is characterized by comprising a filter coefficient interpolation means for interpolating between the filter coefficients and a new filter coefficient to be outputted and sequentially outputting the results, and a digital filter for processing a digital signal using the filter coefficients outputted by the filter coefficient interpolation means.
作用
本発明のディジタル信号処理装置は、フィルタ係数補間
手段により現在のフィルタ係数とフィルタ係数制御手段
が出力する新しいフィルタ係数との間を補間するフィル
タ係数をディジタルフィルタに供給することにより、デ
ィジタルフィルタの特性を変化させる際に各フィルタ係
数が徐々に変化することとなる。従うて係数を変化させ
ても、出力ディジタル信号に生じるギャップが小さ（な
る。Operation The digital signal processing device of the present invention improves the performance of the digital filter by supplying the digital filter with filter coefficients for interpolating between the current filter coefficients and the new filter coefficients output by the filter coefficient control means by the filter coefficient interpolation means. When changing the characteristics, each filter coefficient changes gradually. Therefore, even if the coefficients are changed, the gap that occurs in the output digital signal will be small.
実施例
以下、図面を参照しながら、本発明のディジタル信号処
理装置について説明する。Embodiment Hereinafter, a digital signal processing device of the present invention will be explained with reference to the drawings.
第１図は、本発明のディジタル信号処理装置の構成を示
すブロック図である。第１図において、１１は制御信号
入力端子、１２は制御信号に応じてフィルタ係数を制御
するフィルタ係数制御手段、１３は現在のフィルタ係数
とフィルタ係数制御手段１２が出力する新しいフィルタ
係数との間を補間して順に出力するフィルタ係数補間手
段、１４はディジタル信号入力端子、１５はディジタル
信号を処理するディジタルフィルタ、１θはディジタル
信号出力端子である。FIG. 1 is a block diagram showing the configuration of a digital signal processing device of the present invention. In FIG. 1, 11 is a control signal input terminal, 12 is a filter coefficient control means for controlling filter coefficients according to the control signal, and 13 is a link between the current filter coefficient and the new filter coefficient outputted by the filter coefficient control means 12. 14 is a digital signal input terminal, 15 is a digital filter that processes the digital signal, and 1θ is a digital signal output terminal.
ここでフィルタ係数制御手段１１及びフィルタ係数補間
手段１３は例えばマイクロコンピュータによって実現さ
れ、制御信号入力端子より与えられた入力信号に基づい
てフィルタ係数をフィルタ係数補間手段１３に出力する
ものである。フィルタ係数補間手段１３は後述するよう
に現在のフィルタ係数と新しいフィルタ係数とに基づい
て所定時間毎に連続してフィルタ係数を出力することに
よって補間を行うものである。Here, the filter coefficient control means 11 and the filter coefficient interpolation means 13 are realized by, for example, a microcomputer, and output filter coefficients to the filter coefficient interpolation means 13 based on an input signal applied from a control signal input terminal. The filter coefficient interpolation means 13 performs interpolation by continuously outputting filter coefficients at predetermined time intervals based on the current filter coefficients and new filter coefficients, as will be described later.
また、ディジタルフィルタ１５は、たとえば、従来例と
同じく、第５図に示す構成のフィルタを用いる。Further, as the digital filter 15, for example, a filter having the configuration shown in FIG. 5 is used as in the conventional example.
以上のように構成された本発明のディジタル信号処理装
置について、以下その動作について説明する。The operation of the digital signal processing device of the present invention configured as described above will be explained below.
まず、制御信号入力端子１１から制御信号が入力される
。フィルタ係数制御手段１２はこの制御信号に応じてフ
ィルタ係数を変化させる。フィルタ係数補間手段１３は
現在のフィルタ係数とフィルタ係数制御手段１１が出力
する新しいフィルタ係数との間を補間して順に出力する
。一方、ディジタル信号入力端子１４から入力されたデ
ィジタル信号は、ディジタルフィルタ１５で処理されて
、ディジタル信号出力端子１８から出力される。First, a control signal is input from the control signal input terminal 11. The filter coefficient control means 12 changes the filter coefficient according to this control signal. The filter coefficient interpolation means 13 interpolates between the current filter coefficient and the new filter coefficient outputted by the filter coefficient control means 11, and sequentially outputs the interpolated coefficients. On the other hand, the digital signal input from the digital signal input terminal 14 is processed by the digital filter 15 and output from the digital signal output terminal 18.
ここで、フィルタ係数の補間方法について説明する。第
６図に示したディジタルフィルタによりパラメトリック
イコライザを実現するには、フィルタ係数を（２）弐〜
（θ）式のように決める。第２図、第３図にディジタル
フィルタ１５のパラメータとフィルタ係数との関係の一
例を示す。第２図（ａ）、 （ｂ）は共振の鋭さＱを
１に固定、中心周波数をパラメータ（１ｋＨｚ Ｎ１０
ｋＨｚ、１／３０ａｔステフブ）とし、横軸を中心周波
数でのゲイン（−１０ｄＢ−１０ｄＢ）、縦軸をフィル
タ係数の値とした図である。第３図は共振の鋭さＱを１
に固定、中心周波数でのゲインをパラメータ（−１０ｄ
Ｂ −ＩＱｄＢ、１ｄＢステフブ）とし、横軸を中心周
波数（１ｋＨｚ −１０ｋＨｚ）、縦軸をフィルタ係数
の値とした図である。第２図、第３図（ａ）〜（ｅ）は
第５図のフィルタ係数ａ−ｅに対応する。第２図、第３
図（ａ）〜（ｅ）かられかるように、フィルタ係数とパ
ラメータの関係は隣合うパラメータ間では１次関数で近
似できる。Here, a method of interpolating filter coefficients will be explained. To realize a parametric equalizer using the digital filter shown in Figure 6, the filter coefficients must be set to (2)
(θ) is determined as shown in equation (θ). FIGS. 2 and 3 show an example of the relationship between the parameters of the digital filter 15 and filter coefficients. In Figures 2 (a) and (b), the resonance sharpness Q is fixed at 1, and the center frequency is set as a parameter (1kHz N10
kHz, 1/30at step), the horizontal axis is the gain at the center frequency (-10 dB-10 dB), and the vertical axis is the value of the filter coefficient. Figure 3 shows the resonance sharpness Q as 1.
, and the gain at the center frequency is set as a parameter (-10d
B - IQ dB, 1 dB step), the horizontal axis is the center frequency (1 kHz - 10 kHz), and the vertical axis is the value of the filter coefficient. 2 and 3 (a) to (e) correspond to the filter coefficients a to e in FIG. 5. Figures 2 and 3
As can be seen from Figures (a) to (e), the relationship between filter coefficients and parameters can be approximated by a linear function between adjacent parameters.
そこで、１次関数の傾きに合わせて、現在のフィルタ係
数とフィルタ係数制御手段１１が出力する新しいフィル
タ係数との間を補間すればよい。すなわち、たとえば第
２図のように中心周波数でのゲインを変化させる場合に
は、第４図に示すようにまず現在のフィルタ係数をａ、
新しいフィルタ係数す、フィルタ係数の傾きをＣ，ゲイ
ンの変化幅を分割した変化幅をｄとしくステップ２１）
、ステップ２２．２３に進んでレジスタｙに現在のフィ
ルタ係数ａを設定し、レジスタｙの値にＣとｄを乗じた
値を加算してｙとする。そしてステップ２４に進んでＣ
の傾きに応じてｙとｂを比較し、係数Ｃが正であれば補
間した係数値ｙが新しい係数値すに達しているかどうか
を判別する。そしてこの値に達していなければステップ
２５からステップ２６に進んでｙを補間値としてディジ
タルフィルタ１５に出力し、新たな係数値すを越えてい
ればｂをディジタルフィルタに出力して処理を終了する
（ステップ２７）。また係数Ｃが負である場合には演算
した値ｙがｂ以下となったかどうかをチエツクし、ｂに
達していなければステップ２６に進み、ｂ以下であれば
ステップ２７に進んで処理を終える。このように補間値
が新しいフィルタ係数に達するまで第４図に示す処理を
繰り返すことによって係数を補間することができる。Therefore, it is sufficient to interpolate between the current filter coefficient and the new filter coefficient output by the filter coefficient control means 11 in accordance with the slope of the linear function. That is, for example, when changing the gain at the center frequency as shown in Figure 2, first change the current filter coefficient to a, as shown in Figure 4.
Set the new filter coefficient as C, the slope of the filter coefficient as C, and the change width obtained by dividing the gain change width as d.Step 21)
, the process proceeds to step 22.23, where the current filter coefficient a is set in the register y, and the value obtained by multiplying the value of the register y by C and d is added to obtain y. Then proceed to step 24 and C
y and b are compared according to the slope of , and if the coefficient C is positive, it is determined whether the interpolated coefficient value y has reached the new coefficient value S. If this value has not been reached, the process proceeds from step 25 to step 26, where y is output as an interpolated value to the digital filter 15, and if it exceeds the new coefficient value, b is output to the digital filter and the process ends. (Step 27). If the coefficient C is negative, it is checked whether the calculated value y has become less than or equal to b. If it has not reached b, the process proceeds to step 26, and if it is less than or equal to b, the process proceeds to step 27 and ends the process. In this way, the coefficients can be interpolated by repeating the process shown in FIG. 4 until the interpolated value reaches the new filter coefficient.
１次関数の傾きは同一の１次関数で近似できる区間に対
しその区間の代表値を使える。つまり第２図、第３図の
曲線群を折れ線で近似できる。たとえば、第２図（ａ）
に示す中心周波数でのゲインを変数とした場合には、フ
ィルタ係数ａは（−１０ｄＢ〜−５ｄＢ） 、（−５ｄ
Ｂ〜０ｄＢ） 、（ＯｄＢ〜５ｄＢ） 、（５ｄＢ〜１
０ｄＢ） 、の４つの区間にまとめられる。同様にフィ
ルタ係数ｂ−ｅも２〜３の区間にまとめられる。For the slope of a linear function, a representative value of the interval can be used for an interval that can be approximated by the same linear function. In other words, the curve groups shown in FIGS. 2 and 3 can be approximated by polygonal lines. For example, Fig. 2(a)
When the gain at the center frequency shown in is used as a variable, the filter coefficient a is (-10dB to -5dB), (-5dB
B~0dB), (OdB~5dB), (5dB~1
0dB). Similarly, the filter coefficients b-e are also grouped into sections 2 to 3.
この場合フィルタ係数を固定小数点！２ビット、傾きを
固定小数点８ビツトで表わす場合には、共振の鋭さＱを
１に固定、中心周波数５００ＨＺ −１０ｋ Ｈ２％１
／３オクターブステツプ、中心周波数でのゲイン−１０
〜１０ｄＢ１１ｄＢステツプの範囲で満足できる補間が
実現できる。In this case the filter coefficients are fixed point! 2 bits, when the slope is expressed as a fixed point 8 bits, the resonance sharpness Q is fixed to 1, and the center frequency is 500Hz -10k H2%1
/3 octave steps, gain -10 at center frequency
Satisfactory interpolation can be achieved in the range of ~10 dB to 11 dB steps.
発明の効果
以上のように、本発明のディジタル信号処理装置はフィ
ルタ係数補間手段により現在のフィルタ係数とフィルタ
係数制御手段が出力する新しいフィルタ係数との間を補
間してディジタルフィルタに与えているため、ディジタ
ルフィルタの特性の大幅な変化がなくなり、その出力を
Ａ／Ｄ変換してアナログ信号としてもシリツク音が発生
することがなくなるという効果が得られる。Effects of the Invention As described above, the digital signal processing device of the present invention uses the filter coefficient interpolation means to interpolate between the current filter coefficient and the new filter coefficient output from the filter coefficient control means, and provides the result to the digital filter. , there is no significant change in the characteristics of the digital filter, and even if the output is converted into an analog signal by A/D conversion, no grinding noise is generated.
第１図は本発明のディジタル信号処理装置の構成を示す
ブロック図、第２図、第３図はディジタルフィルタのパ
ラメータとフィルタ係数との関係を示す図、第４図は本
発明の一実施例によるフィルタ係数の補間機能を達成す
るマイクロコンピュータの動作を示すフローチャート、
第５図は従来のディジタル信号処理装置の構成を示すブ
ロック図、第６図はディジタルフィルタの構成例を示す
ブロック図である。
１１．４１・・・制御信号入力端子、 １２．４２・
・・フィルタ係数制御手段、 １３・・・フィルタ係
数補間手段、 １４，４３，５０１・・・ディジタル
信号入力端子、 １５．４４・・・ディジタルフィル
タ、１６．４５，５１２・・・ディジタル信号出力端子
、５０２．５０４．５０８，５０９，５１１・・・乗算
器、 ５０３． ５０５． ５０８． ６１０・・・
遅延器、５０７・・・加算器。
代理人の氏名 弁理士 粟野 重孝 ほか１名第２図
第
図
第
図FIG. 1 is a block diagram showing the configuration of a digital signal processing device of the present invention, FIGS. 2 and 3 are diagrams showing the relationship between digital filter parameters and filter coefficients, and FIG. 4 is an embodiment of the present invention. A flowchart showing the operation of the microcomputer to achieve the filter coefficient interpolation function,
FIG. 5 is a block diagram showing the configuration of a conventional digital signal processing device, and FIG. 6 is a block diagram showing an example of the configuration of a digital filter. 11.41...Control signal input terminal, 12.42.
...Filter coefficient control means, 13...Filter coefficient interpolation means, 14,43,501...Digital signal input terminal, 15.44...Digital filter, 16.45,512...Digital signal output terminal , 502.504.508, 509, 511... multiplier, 503. 505. 508. 610...
Delay device, 507...adder. Name of agent: Patent attorney Shigetaka Awano and one other person Figure 2 Figure 2
Claims (1)
制御手段と、現在のフィルタ係数と前記フィルタ係数制
御手段が出力する新しいフィルタ係数との間を補間して
順に出力するフィルタ係数補間手段と、前記フィルタ係
数補間手段が出力するフィルタ係数によりディジタル信
号を処理するディジタルフィルタとを具備することを特
徴とするディジタル信号処理装置。filter coefficient control means for controlling filter coefficients according to a control signal; filter coefficient interpolation means for interpolating between a current filter coefficient and a new filter coefficient outputted by the filter coefficient control means and sequentially outputting the resultant filter coefficients; A digital signal processing device comprising: a digital filter that processes a digital signal using filter coefficients output by coefficient interpolation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26178488A JPH02108318A (en) | 1988-10-18 | 1988-10-18 | Digital signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26178488A JPH02108318A (en) | 1988-10-18 | 1988-10-18 | Digital signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108318A true JPH02108318A (en) | 1990-04-20 |
Family
ID=17366656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26178488A Pending JPH02108318A (en) | 1988-10-18 | 1988-10-18 | Digital signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108318A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512324A (en) * | 1991-07-04 | 1993-01-22 | Yamaha Corp | Digital signal processing processor |
| WO2004107573A1 (en) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | Audio quality adjustment device |
| JP2005328256A (en) * | 2004-05-13 | 2005-11-24 | Sony Corp | Digital filter circuit for gain adjustment |
| JP2014204213A (en) * | 2013-04-03 | 2014-10-27 | パイオニア株式会社 | Digital filter and filter characteristic modification method |
-
1988
- 1988-10-18 JP JP26178488A patent/JPH02108318A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512324A (en) * | 1991-07-04 | 1993-01-22 | Yamaha Corp | Digital signal processing processor |
| US5745743A (en) * | 1991-07-04 | 1998-04-28 | Yamaha Corporation | Digital signal processor integrally incorporating a coefficient interpolator structured on a hardware basis |
| WO2004107573A1 (en) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | Audio quality adjustment device |
| JP2005328256A (en) * | 2004-05-13 | 2005-11-24 | Sony Corp | Digital filter circuit for gain adjustment |
| JP4706189B2 (en) * | 2004-05-13 | 2011-06-22 | ソニー株式会社 | Digital filter coefficient adjustment circuit |
| JP2014204213A (en) * | 2013-04-03 | 2014-10-27 | パイオニア株式会社 | Digital filter and filter characteristic modification method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0556867B1 (en) | Digital equalizer apparatus enabling separate phase and amplitude characteristic modification | |
| KR100859348B1 (en) | Dynamic range control and equalization of digital audio using warped processing | |
| US6661900B1 (en) | Digital graphic equalizer control system and method | |
| CA1230828A (en) | Digital graphic equalizer | |
| US4751739A (en) | Apparatus and method for controlling tone quality | |
| Välimäki et al. | Accurate cascade graphic equalizer | |
| US8077880B2 (en) | Combined multirate-based and fir-based filtering technique for room acoustic equalization | |
| JP2000152374A (en) | Automatic speaker equalizer | |
| US5687104A (en) | Method and apparatus for generating decoupled filter parameters and implementing a band decoupled filter | |
| US7650000B2 (en) | Audio device and playback program for the same | |
| US7072429B1 (en) | Filter coefficient setting technique for variable filtering process and variable sampling frequency conversion | |
| US6404832B2 (en) | Filter device and method of acquiring filter coefficients | |
| EP1570573B1 (en) | A fully parametric equalizer | |
| JPH02108318A (en) | Digital signal processor | |
| JP4070835B2 (en) | Method and apparatus for filtering audio signals | |
| JPS6076804A (en) | Digital transmitter | |
| Belloch et al. | Efficient target-response interpolation for a graphic equalizer | |
| EP0422809B1 (en) | Adaptive apparatus | |
| US20060182290A1 (en) | Audio quality adjustment device | |
| JPH01227516A (en) | Method and equipment for digital transmission | |
| EP0991184A2 (en) | Digital tone control with linear step coefficients | |
| JPH08102644A (en) | Adaptive filter system | |
| JP3013373B2 (en) | Noise shaping circuit | |
| JPH0653767A (en) | Control circuit for equalizer characteristic for sound field correction and control method | |
| US20230069729A1 (en) | Method and associated device for transforming characteristics of an audio signal |