JPH0210399B2 - - Google Patents

Info

Publication number
JPH0210399B2
JPH0210399B2 JP52052293A JP5229377A JPH0210399B2 JP H0210399 B2 JPH0210399 B2 JP H0210399B2 JP 52052293 A JP52052293 A JP 52052293A JP 5229377 A JP5229377 A JP 5229377A JP H0210399 B2 JPH0210399 B2 JP H0210399B2
Authority
JP
Japan
Prior art keywords
circuit
programmable divider
waveform
information
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52052293A
Other languages
Japanese (ja)
Other versions
JPS53137178A (en
Inventor
Katsuyuki Ikeda
Takahiro Naka
Hidetoshi Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5229377A priority Critical patent/JPS53137178A/en
Publication of JPS53137178A publication Critical patent/JPS53137178A/en
Publication of JPH0210399B2 publication Critical patent/JPH0210399B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 本発明はエンベロープ波形を有するメロデイー
発生用集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit for generating a melody having an envelope waveform.

従来の時計等に用いられている発音装置のほと
んどは単調なブザー音のみの発音であつて当然複
数種の音や曲は期待できない。一方従来のメカニ
カル式のオルゴールを時計に装備してアラームと
して小細の発音を行なうことができるが、従来の
メカニカル式のオルゴールの装備では機構が複雑
であり、高価なものとなつてしまう。また電子的
にメロデイーを発生させようとすると回路が複雑
になると共に、余韻のない単純な音となつてしま
う。
Most of the sound generating devices used in conventional watches and the like produce only a monotonous buzzer sound, and of course cannot expect to produce multiple types of sounds or songs. On the other hand, it is possible to equip a clock with a conventional mechanical music box and make small sounds as an alarm, but the mechanism is complicated and expensive when equipped with a conventional mechanical music box. Also, if you try to generate a melody electronically, the circuit becomes complicated and the result is a simple sound with no lingering resonance.

本発明の目的はかかる従来の欠点を除去し、エ
ンベロープを付加した電子的メロデイー音を発生
することのできるメロデイー発生用集積回路を実
現することにある。
An object of the present invention is to eliminate such conventional drawbacks and to realize an integrated circuit for generating a melody which can generate an electronic melody sound to which an envelope is added.

以下本発明によるメロデイー発生用集積回路を
電子時計に用いた場合を例にとり説明する。第1
図は本発明によるメロデイー発生機能付時計用集
積回路の応用例を示すものである。101はメロ
デイー発生機能付時計用集積回路、102は時、
分、秒等の時刻表示体、103は増幅器、104
はスピーカ、105は電源部、106は時刻修正
部及び、アラームとしての曲や音色の選択部であ
り、第1図のごとくにして本発明によるメロデイ
ー発生用集積回路を用いてメロデイー発生機能付
時計を構成することができる。
An example in which the melody generation integrated circuit according to the present invention is used in an electronic timepiece will be explained below. 1st
The figure shows an application example of the integrated circuit for a watch with a melody generation function according to the present invention. 101 is an integrated circuit for a watch with a melody generation function; 102 is a time;
Time display body for minutes, seconds, etc., 103 is an amplifier, 104
105 is a speaker, 105 is a power supply unit, 106 is a time adjustment unit, and a selection unit for selecting a song or tone as an alarm. As shown in FIG. can be configured.

第2図は第1図のメロデイー発生用集積回路の
構成を示したものである。発振回路201、分周
回路202、プリセツト可能な時間計数回路20
3、デコーダおよび駆動回路204の各回路によ
り時計部を構成しており、デコーダおよび駆動回
路には時刻表示体への出力端子、時間計数回路2
03には時刻修正とアラーム時刻設定のための入
力端子がある。発振回路201は精度上水晶発振
回路が望ましく、したがつて水晶振動子接続用の
端子を設ける必要がある。
FIG. 2 shows the structure of the melody generating integrated circuit shown in FIG. 1. Oscillation circuit 201, frequency dividing circuit 202, presettable time counting circuit 20
3. Each circuit of the decoder and the drive circuit 204 constitutes a clock section, and the decoder and the drive circuit have an output terminal to the time display body and a time counting circuit 2.
03 has an input terminal for time correction and alarm time setting. The oscillation circuit 201 is preferably a crystal oscillation circuit in terms of accuracy, and therefore it is necessary to provide a terminal for connecting the crystal resonator.

次に本発明の特徴部であるメロデイー発生回路
の構成について説明する。予め設定された時刻に
達するとプリセツト可能な時間計数回路203か
らメロデイー発生機能部にリセツト解除の信号が
出され、このリセツト解除と同時に記憶回路21
3,215が記憶された情報の読み出しが開始す
る。記憶回路215には記憶された音長情報は、
拍子用発振回路209と分周回路210からの信
号を分周するプログラマブルデバイダ211にお
ける分周比を決定する。所定の周波数に分周され
た信号はアドレス指定回路212に供給され、ア
ドレス指定回路212からのアドレス信号はエン
ベロープ情報を記憶した記憶回路213のアドレ
スを順次スキヤンする。記憶回路213からのエ
ンベロープ情報はD―A変換回路よりなるエンベ
ロープ発生回路214に与えられ、ここでエンベ
ロープ波形がつくられる。第3図の301はエン
ベロープ波形の例であり、プログラマブルデバイ
ダの出力により波形の長さが変化する。一方アド
レス指定回路212からは音長情報と音階情報を
もつ記憶回路215のアドレスを定めるためのア
ドレス指定回路216にも信号が出力され、アド
レス指定回路216からのアドレス信号は前記記
憶回路215のアドレスを順次スキヤンし、読み
出された音長情報は先に述べたようにプログラマ
ブルデバイダ211へ、音階情報はプログラマブ
ルデバイダ206に与えられる。プログラマブル
デバイダ206は該音階情報に基づいて音階用発
振回路205の出力を分周し、波形成形回路20
7に供給する。記憶回路215には複数のメロデ
イーが記憶され、アドレス指定回路216には記
憶回路215の読み出し開始番地設定用の端子が
設けられ、メロデイーの曲目の選択を可能として
いる。波形成形回路207は矩形波を正弦波やの
こぎり波等の波形に成形するものであり、波形の
種類を選択するために波形選択用の入力端子を設
けておくと外部よりの希望の音色の選択が実施で
き便利である。波形成形回路207の出力波形の
例を第3図の302に示す。波形成形回路207
の出力と前述とのエンベロープ発生回路214か
らのエンベロープ信号は乗算回路208にて乗算
されて出力される。第3図の303は波形302
とエンベロープ波形301の乗算結果を示したも
のである。
Next, the configuration of the melody generation circuit, which is a feature of the present invention, will be explained. When a preset time is reached, a reset cancellation signal is sent from the presettable time counting circuit 203 to the melody generation function section, and at the same time as this reset cancellation, the memory circuit 21
Reading of information in which 3,215 is stored starts. The tone length information stored in the memory circuit 215 is
The frequency division ratio in the programmable divider 211 that divides the signals from the beat oscillation circuit 209 and the frequency division circuit 210 is determined. The signal divided to a predetermined frequency is supplied to an address designation circuit 212, and the address signal from the address designation circuit 212 sequentially scans addresses in a storage circuit 213 that stores envelope information. The envelope information from the storage circuit 213 is given to an envelope generation circuit 214 consisting of a DA conversion circuit, where an envelope waveform is created. 301 in FIG. 3 is an example of an envelope waveform, and the length of the waveform changes depending on the output of the programmable divider. On the other hand, the address designation circuit 212 also outputs a signal to an address designation circuit 216 for determining the address of the storage circuit 215 that has note length information and scale information. are sequentially scanned, and the read tone length information is given to the programmable divider 211 as described above, and the scale information is given to the programmable divider 206. The programmable divider 206 divides the output of the scale oscillation circuit 205 based on the scale information, and divides the output of the scale oscillation circuit 205 into the waveform shaping circuit 20.
Supply to 7. A plurality of melodies are stored in the memory circuit 215, and the address designation circuit 216 is provided with a terminal for setting a readout start address of the memory circuit 215, thereby making it possible to select the number of melodies. The waveform shaping circuit 207 shapes a rectangular wave into a waveform such as a sine wave or a sawtooth wave.If an input terminal for waveform selection is provided to select the type of waveform, the desired tone can be selected from the outside. It is convenient to carry out. An example of the output waveform of the waveform shaping circuit 207 is shown at 302 in FIG. Waveform shaping circuit 207
The output from the above envelope signal from the envelope generation circuit 214 is multiplied by the multiplication circuit 208 and outputted. 303 in FIG. 3 is a waveform 302
The result of multiplying the envelope waveform 301 by the envelope waveform 301 is shown.

第4図は本発明によるメロデイー発生機能付時
計用集積回路の他の構成例を示したもので、第2
図のメロデイー発生機能部の音階用発振回路20
5と拍子用発振回路209を時計部の発振回路2
01および一部分周回路202とを共用にして合
理化をはかつたものである。なお第4図において
第2図と同機能をもつものには同一番号を付し
た。
FIG. 4 shows another example of the structure of the integrated circuit for a watch with a melody generation function according to the present invention.
Scale oscillation circuit 20 of the melody generation function part shown in the figure
5 and the beat oscillation circuit 209 as the oscillation circuit 2 of the clock section.
01 and a part of the circuit 202 are shared for rationalization. In FIG. 4, parts having the same functions as those in FIG. 2 are given the same numbers.

本発明によるメロデイー発生機能付時計の他の
実施例として、以下のような構成を容易に採用す
ることも可能である。すなわち第2図における波
形成形回路207を除くこと、プログラマブルデ
バイダを複数設けて和音発生用のメロデイー発生
用集積回路とすることなどである。
As another embodiment of the timepiece with melody generating function according to the present invention, the following configuration can be easily adopted. That is, the waveform shaping circuit 207 in FIG. 2 is removed, and a plurality of programmable dividers are provided to form an integrated circuit for generating a melody for chord generation.

本発明によるメロデイー発生用集積回路は叙上
のように、複数の電子音の音階情報と音長情報を
記憶した記憶手段と、音階情報に従つた分周比で
基準信号を分周する第1のプログラマブルデバイ
ダと音長情報に従つた分周比で基準信号を分周す
る第2のプログラマブルデバイダと第2のプログ
ラマブルデバイダからの信号によりアドレスを順
次進めるアドレス指定回路を具備すると共に、ア
ドレス指定回路には電子音を選択する読み出し開
始番地設定用の端子を設けたことにより、音階に
対応した複数の分周器を必要とすることなく、簡
単な回路構成により電子音を発生することができ
ると共に、複数のメロデイーを任意に選択して切
換発生することができる。またエンベロープ波形
を記憶する第2の記憶手段、第2のアドレス指定
回路、乗算回路を設けたアドレス指定回路が第2
のプログラマブルデバイダの出力を入力し、音長
に応じた速さでエンベロープが発生されることか
ら簡単な構成で極めて効果的なエンベロープを付
加することができる。
As described above, the melody generation integrated circuit according to the present invention includes a storage means that stores scale information and tone length information of a plurality of electronic tones, and a first circuit that divides a reference signal at a division ratio according to the scale information. a programmable divider, a second programmable divider that divides the reference signal with a frequency division ratio according to tone length information, and an addressing circuit that sequentially advances addresses by signals from the second programmable divider, and an addressing circuit. By providing a terminal for setting the readout start address for selecting the electronic sound, it is possible to generate the electronic sound with a simple circuit configuration without the need for multiple frequency dividers corresponding to the musical scale. , a plurality of melodies can be arbitrarily selected and switched. Further, a second storage means for storing an envelope waveform, a second addressing circuit, and an addressing circuit including a multiplication circuit are provided.
Since the output of the programmable divider is inputted and an envelope is generated at a speed corresponding to the note length, an extremely effective envelope can be added with a simple configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、本発明によるメロデイー発生用集積回
路の応用例。第2図、本発明によるメロデイー発
生用集積回路の構成例。第3図、波形例。第4
図、本発明に用いるメロデイー発生用集積回路の
他の構成例。 101…メロデイー発生用集積回路、102…
時刻表示体、103…増幅器、104…スピー
カ、105…電源部、106…時刻修正部、20
1…発振回路、202…分周回路、203…プリ
セツト可能な時間計数回路、204…デコーダ回
路および駆動回路、205…音階用発振回路、2
06…プログラマブルデバイダ、207…波形成
形回路、208…乗算回路、209…拍子用発振
回路、210…分周回路、211…プログラマブ
ルデバイダ、212…アドレス指定回路、213
…記憶回路、214…エンベロープ発生回路、2
15…記憶回路、216…アドレス指定回路、3
01…エンベロープ波形例、302…波形成形回
路からの出力波形例、303…乗算回路からの出
力波形例。
FIG. 1 is an application example of the integrated circuit for melody generation according to the present invention. FIG. 2 shows a configuration example of an integrated circuit for melody generation according to the present invention. Figure 3, waveform example. Fourth
Fig. 3 shows another example of the configuration of the melody generation integrated circuit used in the present invention. 101...Melody generation integrated circuit, 102...
Time display body, 103... Amplifier, 104... Speaker, 105... Power supply section, 106... Time adjustment section, 20
DESCRIPTION OF SYMBOLS 1... Oscillation circuit, 202... Frequency dividing circuit, 203... Presettable time counting circuit, 204... Decoder circuit and drive circuit, 205... Scale oscillation circuit, 2
06... Programmable divider, 207... Waveform shaping circuit, 208... Multiplication circuit, 209... Beat oscillation circuit, 210... Frequency division circuit, 211... Programmable divider, 212... Address designation circuit, 213
...Memory circuit, 214...Envelope generation circuit, 2
15...Storage circuit, 216...Address designation circuit, 3
01...Example of envelope waveform, 302...Example of output waveform from the waveform shaping circuit, 303...Example of output waveform from the multiplication circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の電子音の音階情報と音長情報を記憶す
る第1の記憶手段、第1の基準信号を前記音階情
報に従つた分周比で分周する第1のプログラマブ
ルデバイダ、第2の基準信号を前記音長情報に従
つた分周比で分周する第2のプログラマブルデバ
イダ、前記第1の記憶手段のアドレスを順次進め
る第1のアドレス指定回路、エンベロープ波形を
記憶する第2の記憶手段、前記第2の記憶手段か
ら順次エンベロープ波形の情報を読み出す第2の
アドレス指定回路、及び前記第1のプログラマブ
ルデバイダからの信号に前記エンベロープ波形を
付加する乗算回路よりなり、前記第1及び第2の
アドレス指定回路には前記第2のプログラマブル
デバイダからの信号が入力され、更に前記第1の
アドレス指定回路には電子音を選択するための読
み出し開始番地設定用の端子が設けられたことを
特徴とするメロデイー発生用集積回路。
1. A first storage means that stores scale information and tone length information of a plurality of electronic sounds, a first programmable divider that divides the first reference signal at a division ratio according to the scale information, and a second standard. a second programmable divider that divides the signal at a frequency division ratio according to the tone length information; a first addressing circuit that sequentially advances the address of the first storage means; and a second storage means that stores an envelope waveform. , a second addressing circuit that sequentially reads envelope waveform information from the second storage means, and a multiplication circuit that adds the envelope waveform to the signal from the first programmable divider, A signal from the second programmable divider is input to the addressing circuit, and the first addressing circuit is further provided with a terminal for setting a readout start address for selecting an electronic sound. An integrated circuit for generating melody.
JP5229377A 1977-05-06 1977-05-06 Integrated circuit for watch with alarm Granted JPS53137178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5229377A JPS53137178A (en) 1977-05-06 1977-05-06 Integrated circuit for watch with alarm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5229377A JPS53137178A (en) 1977-05-06 1977-05-06 Integrated circuit for watch with alarm

Publications (2)

Publication Number Publication Date
JPS53137178A JPS53137178A (en) 1978-11-30
JPH0210399B2 true JPH0210399B2 (en) 1990-03-07

Family

ID=12910747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5229377A Granted JPS53137178A (en) 1977-05-06 1977-05-06 Integrated circuit for watch with alarm

Country Status (1)

Country Link
JP (1) JPS53137178A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5898786A (en) * 1981-12-07 1983-06-11 シャープ株式会社 Musical composition performer
JPS58100188A (en) * 1981-12-09 1983-06-14 シャープ株式会社 Musical composition performer
JPS58105193A (en) * 1981-12-17 1983-06-22 シャープ株式会社 Musical piece performer
JPS58115488A (en) * 1981-12-28 1983-07-09 シャープ株式会社 Lsi for music performancer
JPS5951385A (en) * 1982-09-17 1984-03-24 Seikosha Co Ltd Melody generation circuit for electronic time piece
JPS6256056A (en) * 1985-09-04 1987-03-11 Seiko Instr & Electronics Ltd Semiconductor integrated circuit for telephone set

Also Published As

Publication number Publication date
JPS53137178A (en) 1978-11-30

Similar Documents

Publication Publication Date Title
US4328731A (en) Electronic tone generator
JPS6219994Y2 (en)
JPH0210399B2 (en)
JPH0346793B2 (en)
JPS6240674B2 (en)
JPS6041748B2 (en) electronic clock
JPS5855518B2 (en) electronic musical instruments
JPH0158472B2 (en)
JPH0359396B2 (en)
US4370069A (en) Electronic alarm timepiece
JPS6123837Y2 (en)
US4934239A (en) One memory multi-tone generator
JPS645719B2 (en)
JPH0348639Y2 (en)
JPS6226786Y2 (en)
JPH0333033Y2 (en)
JPS581800B2 (en) Denshigatsuki
JPS6142154Y2 (en)
US5070757A (en) Electronic tone generator
JPS6247269B2 (en)
JPH0712954Y2 (en) Melody generation circuit
JPH02134696A (en) Sound generating device
JPS627991B2 (en)
JPH0138638Y2 (en)
KR830000458B1 (en) Electronic pronunciation device