JPH0210395A - チップオングラス型表示装置 - Google Patents
チップオングラス型表示装置Info
- Publication number
- JPH0210395A JPH0210395A JP63161421A JP16142188A JPH0210395A JP H0210395 A JPH0210395 A JP H0210395A JP 63161421 A JP63161421 A JP 63161421A JP 16142188 A JP16142188 A JP 16142188A JP H0210395 A JPH0210395 A JP H0210395A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- led
- glass substrate
- display device
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 210000002858 crystal cell Anatomy 0.000 abstract description 8
- 229910018104 Ni-P Inorganic materials 0.000 abstract 1
- 229910018536 Ni—P Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 241000772415 Neovison vison Species 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
Landscapes
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ガラス基板上に所定の回路パターンを形成し
、このガラス基板上に駆動用などのＩＣチップと表示用
のＬＥＤチップとを実装可能とし、前記ガラス基板をも
って配線基板と表示装置とを兼ねさせるチップオングラ
ス型表示装置に関するものである。
、このガラス基板上に駆動用などのＩＣチップと表示用
のＬＥＤチップとを実装可能とし、前記ガラス基板をも
って配線基板と表示装置とを兼ねさせるチップオングラ
ス型表示装置に関するものである。
従来のこの種のガラス基板の形成方法としては同じ出願
人により、ガラス基板上に成膜された透明電極及び該透
明電極上の必要部分に施されたボンディングメタル層と
により所定の回路パターンを形成しＩＣチップを実装し
て成るチップオングラス基板（特願昭８ｌ−３１０Ｅｉ
７８号）があり、例えばＬＣＤ （液晶）セルの一方の
ガラス基板に駆動用などのＩＣチップを実装可能とし、
表水装置の小型化などの効果を得るものである。
人により、ガラス基板上に成膜された透明電極及び該透
明電極上の必要部分に施されたボンディングメタル層と
により所定の回路パターンを形成しＩＣチップを実装し
て成るチップオングラス基板（特願昭８ｌ−３１０Ｅｉ
７８号）があり、例えばＬＣＤ （液晶）セルの一方の
ガラス基板に駆動用などのＩＣチップを実装可能とし、
表水装置の小型化などの効果を得るものである。
しかしながら、前記した表示装置においては、近来表示
の多様化と共に他の表示方法、例えば１゜ＥＤなどと組
合せて使用されることが多くなり、この場合には前記Ｌ
ＥＤが実装された別のプリント基板などと組合わされて
使用せざるを得なく、結果的にはデツプオングラス基板
とした効果が充分に発揮出来なく、表示装置全体が大形
化の傾向にあると云う問題点を生ずるものとなり、この
問題点の解決が課題とされるものであった。
の多様化と共に他の表示方法、例えば１゜ＥＤなどと組
合せて使用されることが多くなり、この場合には前記Ｌ
ＥＤが実装された別のプリント基板などと組合わされて
使用せざるを得なく、結果的にはデツプオングラス基板
とした効果が充分に発揮出来なく、表示装置全体が大形
化の傾向にあると云う問題点を生ずるものとなり、この
問題点の解決が課題とされるものであった。
本発明は前記した従来の課題を解決するための具体的手
段として、ガラス基板上に成膜された透明電極及び該透
明電極」二の必要部分に施されたボンディングメタル層
とにより所定の回路パターンを形成しＩＣチップを実装
して成るチップオングラス基板において、前記チップオ
ングラス基板には前記ＩＣチップの出力端子に接続され
るＬ Ｅ Ｄ回路パターンが形成され、該ＬＥＤ回路パ
ターン中に実装されたＬ Ｅ Ｄデツプによりｔ、 Ｅ
Ｄ表示部が構成されていることを特徴とするチップオ
ングラス型表示装置を提供することで、ＬＥＤチップも
、このガラス基板上に実装可能きして小型化を可能とし
、前記した従来の課題を解決するものである。
段として、ガラス基板上に成膜された透明電極及び該透
明電極」二の必要部分に施されたボンディングメタル層
とにより所定の回路パターンを形成しＩＣチップを実装
して成るチップオングラス基板において、前記チップオ
ングラス基板には前記ＩＣチップの出力端子に接続され
るＬ Ｅ Ｄ回路パターンが形成され、該ＬＥＤ回路パ
ターン中に実装されたＬ Ｅ Ｄデツプによりｔ、 Ｅ
Ｄ表示部が構成されていることを特徴とするチップオ
ングラス型表示装置を提供することで、ＬＥＤチップも
、このガラス基板上に実装可能きして小型化を可能とし
、前記した従来の課題を解決するものである。
つぎに、本発明を図に示ず−・実施例に基づいて詳細に
説明する。 第１図に符号１で示すものはガラス基板であり、この実
施例では前記ガラス基板１は液晶セルＬの一方の基板も
兼用したものとされ、ガラス基板１上には透明電極２が
ＩＴＯ膜などで成膜されると共に、例えば端子部或はＩ
Ｃチップ３のボンディング部など必要な位置にはＮｉ
−Ｐ層などが前記透明電極２を覆うように設けられてボ
ンディングメタル層２ａが形成され、ＩＣチップ３を実
装可能としである点は前記した従来例のものと同様であ
るが、更に本発明により前記ガラス基板１上には前記透
明電極２あるいはボンディングメタル層２ａを形成する
のと同様な手段により■、ＥＤ回路パターン１２が形成
され、とのＬＥＤ回路パターン１２にはＬＥＤチブブ４
が実装され同時に前記ＩＣチップ３の出力端子に接続さ
れて、このガラス基板１がＬ Ｅ Ｄ表示装置も兼ねる
ようにされている。 尚、図中に符号５で示すものは液晶セルＬの他の一方の
基板であり、前記ガラス基板１との間に液晶が封止され
、夫々の基板１．５の対峙する内面には表示内容に対応
した形状に前記透明電極２が設けられているものであり
、前記Ｌ Ｅ Ｄデツプ４と同様にＩＣチップ３の出力
により駆動され表示を行うものである。 第２図は前記したＬＥＤチップ４を実装するときの前記
ＬＥＤ回路パターン１２の形成方法を詳細に示すもので
、前記Ｌ Ｅ Ｄチップ４が実装されるべき所定の位置
には前記透明電極２とボンディングメタル層２ａとによ
りバット部１２ａが形成され、同時に駆動用回路である
前記ＩＣチップ３の山力ＸｉＪ子と前記Ｌ Ｅ Ｄチッ
プ４とに例えばワイヤボンディングで接続される給電線
部１．２ ｂも形成される。 このようにすることで前記ガラス基板Ｉ Ｊ−にＩ。 ＥＤ表示装置が構成されるものとなるが、本発明により
更に前記Ｌ Ｅ Ｄ回路パターン１２の例えば給電線部
１２ｂをもって前記Ｌ Ｅ Ｄチップ４に対する電流制
限抵抗を兼用するようにしである。 これは前記透明電極２とボンディングメタル層２ ａ
Ｘ特に両者が積層されたものが適度の電流容量と固有抵
抗値を持つものであるので可能となるもので、発明者の
測定によれば前記透明電極２とボンディングメタル層２
ａとを積層した膜面は、実用に支障のない範囲内で膜厚
を調整することで０．５オーム／ｄ〜１オーム／ ｍＪ
の固有抵抗を有するものとすることが可能であり、この
特性を利用し具体的に前記ＩＣチップ３からの駆動出力
電圧が５ｖであり、前記Ｌ Ｅ Ｄチップ４を２０ｍＡ
で点灯させることを望むときには前記給電線部１２ｂに
は略２５０オームの抵抗値を持たせれば良いものとなり
、前記透明電極２とボンディングメタル層２ａとを積層
した膜面の固有抵抗が１オーム／■Ｊであるならば前記
給電線部１２ｂを０．１嘗１巾の２５ｍｍ長さのものと
して形成すれば良く、このようにしたことで、この電流
制限の目的のために従来ＬＥＤチップを点灯させる時に
は必要とされた例えばチップ抵抗器などの取付を不要と
する。 尚、この実施例では液晶セルＬの一方の基板と組合わせ
た例で説明したが、実際の実施に当たりこの組合わせは
前記液晶セルＬに限定されるものではなく、例えばエレ
クトロルミネッセンス、あるいはエレクトロクロミンク
などの表示装置と組合わせることは自在であり、またこ
の組合せの変更が本発明の要旨を些かも損なうものでな
いことも云うまでもない。
説明する。 第１図に符号１で示すものはガラス基板であり、この実
施例では前記ガラス基板１は液晶セルＬの一方の基板も
兼用したものとされ、ガラス基板１上には透明電極２が
ＩＴＯ膜などで成膜されると共に、例えば端子部或はＩ
Ｃチップ３のボンディング部など必要な位置にはＮｉ
−Ｐ層などが前記透明電極２を覆うように設けられてボ
ンディングメタル層２ａが形成され、ＩＣチップ３を実
装可能としである点は前記した従来例のものと同様であ
るが、更に本発明により前記ガラス基板１上には前記透
明電極２あるいはボンディングメタル層２ａを形成する
のと同様な手段により■、ＥＤ回路パターン１２が形成
され、とのＬＥＤ回路パターン１２にはＬＥＤチブブ４
が実装され同時に前記ＩＣチップ３の出力端子に接続さ
れて、このガラス基板１がＬ Ｅ Ｄ表示装置も兼ねる
ようにされている。 尚、図中に符号５で示すものは液晶セルＬの他の一方の
基板であり、前記ガラス基板１との間に液晶が封止され
、夫々の基板１．５の対峙する内面には表示内容に対応
した形状に前記透明電極２が設けられているものであり
、前記Ｌ Ｅ Ｄデツプ４と同様にＩＣチップ３の出力
により駆動され表示を行うものである。 第２図は前記したＬＥＤチップ４を実装するときの前記
ＬＥＤ回路パターン１２の形成方法を詳細に示すもので
、前記Ｌ Ｅ Ｄチップ４が実装されるべき所定の位置
には前記透明電極２とボンディングメタル層２ａとによ
りバット部１２ａが形成され、同時に駆動用回路である
前記ＩＣチップ３の山力ＸｉＪ子と前記Ｌ Ｅ Ｄチッ
プ４とに例えばワイヤボンディングで接続される給電線
部１．２ ｂも形成される。 このようにすることで前記ガラス基板Ｉ Ｊ−にＩ。 ＥＤ表示装置が構成されるものとなるが、本発明により
更に前記Ｌ Ｅ Ｄ回路パターン１２の例えば給電線部
１２ｂをもって前記Ｌ Ｅ Ｄチップ４に対する電流制
限抵抗を兼用するようにしである。 これは前記透明電極２とボンディングメタル層２ ａ
Ｘ特に両者が積層されたものが適度の電流容量と固有抵
抗値を持つものであるので可能となるもので、発明者の
測定によれば前記透明電極２とボンディングメタル層２
ａとを積層した膜面は、実用に支障のない範囲内で膜厚
を調整することで０．５オーム／ｄ〜１オーム／ ｍＪ
の固有抵抗を有するものとすることが可能であり、この
特性を利用し具体的に前記ＩＣチップ３からの駆動出力
電圧が５ｖであり、前記Ｌ Ｅ Ｄチップ４を２０ｍＡ
で点灯させることを望むときには前記給電線部１２ｂに
は略２５０オームの抵抗値を持たせれば良いものとなり
、前記透明電極２とボンディングメタル層２ａとを積層
した膜面の固有抵抗が１オーム／■Ｊであるならば前記
給電線部１２ｂを０．１嘗１巾の２５ｍｍ長さのものと
して形成すれば良く、このようにしたことで、この電流
制限の目的のために従来ＬＥＤチップを点灯させる時に
は必要とされた例えばチップ抵抗器などの取付を不要と
する。 尚、この実施例では液晶セルＬの一方の基板と組合わせ
た例で説明したが、実際の実施に当たりこの組合わせは
前記液晶セルＬに限定されるものではなく、例えばエレ
クトロルミネッセンス、あるいはエレクトロクロミンク
などの表示装置と組合わせることは自在であり、またこ
の組合せの変更が本発明の要旨を些かも損なうものでな
いことも云うまでもない。
以上に説明したように、液晶セルの一方の基板であるガ
ラス基板上にＩＣチップの出力端子に接続されるＬＥＤ
回路パターンを形成し、該ＬＥＤ回路パターンに実装さ
れたＬＥＤチップによりＬＥＤ表示部を構成したことで
、−面のガラス基板が液晶表示装置とＬＥＤ表示装置の
基板を兼ねるものとなり、画表示装置を組合わせて使用
する場合に夫々に基板を使用する必要を廃し、小型化を
可能とすると云う優れた効果を奏するものであり、更に
前記ＬＥＤ回路パターンに電流制限抵抗を兼用させるこ
とで一層の小型化と組立工数の低減も可能とし、本発明
の効果を一層に高めるものである。
ラス基板上にＩＣチップの出力端子に接続されるＬＥＤ
回路パターンを形成し、該ＬＥＤ回路パターンに実装さ
れたＬＥＤチップによりＬＥＤ表示部を構成したことで
、−面のガラス基板が液晶表示装置とＬＥＤ表示装置の
基板を兼ねるものとなり、画表示装置を組合わせて使用
する場合に夫々に基板を使用する必要を廃し、小型化を
可能とすると云う優れた効果を奏するものであり、更に
前記ＬＥＤ回路パターンに電流制限抵抗を兼用させるこ
とで一層の小型化と組立工数の低減も可能とし、本発明
の効果を一層に高めるものである。
第１図は本発明に係るチップオングラス型表示装置の一
実施例を示す斜視図、第２図は同じ実施例の要部を拡大
した斜視図である。 １・・・・ガラス基板 ２・・・・透明電極 ２ａ・・ボンディングメタル層 ３・・・・ＩＣチップ ４・・・・ＬＥＤチップ Ｌ・・・・液晶セル
実施例を示す斜視図、第２図は同じ実施例の要部を拡大
した斜視図である。 １・・・・ガラス基板 ２・・・・透明電極 ２ａ・・ボンディングメタル層 ３・・・・ＩＣチップ ４・・・・ＬＥＤチップ Ｌ・・・・液晶セル
Claims (3)
- （１）ガラス基板上に成膜された透明電極及び該透明電
極上の必要部分に施されたボンディングメタル層とによ
り所定の回路パターンを形成しＩＣチップを実装して成
るチップオングラス基板において、前記チップオングラ
ス基板には前記ＩＣチップの出力端子に接続されるＬＥ
Ｄ回路パターンが形成され、該ＬＥＤ回路パターン中に
実装されたＬＥＤチップによりＬＥＤ表示部が構成され
ていることを特徴とするチップオングラス型表示装置。 - （２）前記ＬＥＤ回路パターンの固有抵抗をもって前記
ＬＥＤチップに対する電流制限抵抗を兼用してあること
を特徴とする特許請求の範囲１項記載のチップオングラ
ス型表示装置。 - （３）前記ガラス基板はＬＣＤセルの一方の基板を兼ね
るものであることを特徴とする特許請求の範囲１項又は
特許請求の範囲２項記載のチップオングラス型表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161421A JPH0210395A (ja) | 1988-06-29 | 1988-06-29 | チップオングラス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161421A JPH0210395A (ja) | 1988-06-29 | 1988-06-29 | チップオングラス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210395A true JPH0210395A (ja) | 1990-01-16 |
Family
ID=15734781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161421A Pending JPH0210395A (ja) | 1988-06-29 | 1988-06-29 | チップオングラス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210395A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH043061U (ja) * | 1990-04-23 | 1992-01-13 | ||
| US7675131B2 (en) | 2007-04-05 | 2010-03-09 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabricating the same |
| US9712730B2 (en) | 2012-09-28 | 2017-07-18 | Digital Ally, Inc. | Portable video and imaging system |
| US9841259B2 (en) | 2015-05-26 | 2017-12-12 | Digital Ally, Inc. | Wirelessly conducted electronic weapon |
| US11796163B2 (en) | 2020-05-12 | 2023-10-24 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
| US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
-
1988
- 1988-06-29 JP JP63161421A patent/JPH0210395A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH043061U (ja) * | 1990-04-23 | 1992-01-13 | ||
| US7675131B2 (en) | 2007-04-05 | 2010-03-09 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabricating the same |
| US8012776B2 (en) | 2007-04-05 | 2011-09-06 | Micron Technology, Inc. | Methods of manufacturing imaging device packages |
| US9712730B2 (en) | 2012-09-28 | 2017-07-18 | Digital Ally, Inc. | Portable video and imaging system |
| US9841259B2 (en) | 2015-05-26 | 2017-12-12 | Digital Ally, Inc. | Wirelessly conducted electronic weapon |
| US11796163B2 (en) | 2020-05-12 | 2023-10-24 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
| US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8873015B2 (en) | Display device and timepiece comprising a wiring board layered on a back surface of a back substrate | |
| US7123234B2 (en) | Liquid crystal display of line-on-glass type having voltage difference compensating means | |
| US7929100B2 (en) | Flexible printed circuit board and liquid crystal display device using the same | |
| US7502020B2 (en) | Liquid crystal display device with voltage compensator | |
| US4145120A (en) | Electronic table calculator using liquid crystal display | |
| US4687300A (en) | Liquid crystal display device | |
| US7148427B2 (en) | Wiring substrate, display device, semiconductor chip, and electronic equipment | |
| JP2004213020A (ja) | 信号線を有する表示板及び液晶表示装置 | |
| JP2003149665A5 (ja) | ||
| US7030955B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| TW494586B (en) | Structure for display device | |
| US8373837B2 (en) | Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same | |
| JPH0210395A (ja) | チップオングラス型表示装置 | |
| US6924794B2 (en) | Liquid crystal display | |
| KR100831300B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| KR101021747B1 (ko) | 액정표시장치 | |
| KR20030037168A (ko) | 실장 구조 및 이를 이용한 액정 표시 장치 | |
| JPH06258651A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH07270790A (ja) | 表示パネルの実装構造 | |
| JPH04283722A (ja) | 液晶表示装置 | |
| KR20110018572A (ko) | 액정표시장치 | |
| US6842203B2 (en) | Liquid crystal display of line-on-glass type | |
| JPH10123489A (ja) | 液晶表示素子の実装構造 | |
| JPH0636037U (ja) | 配線基板および液晶表示装置 | |
| JP2000058985A (ja) | 配線基板、液晶装置及び電子機器 |