JPH02101970A - Snubber loss reducing circuit - Google Patents
Snubber loss reducing circuitInfo
- Publication number
- JPH02101970A JPH02101970A JP63255202A JP25520288A JPH02101970A JP H02101970 A JPH02101970 A JP H02101970A JP 63255202 A JP63255202 A JP 63255202A JP 25520288 A JP25520288 A JP 25520288A JP H02101970 A JPH02101970 A JP H02101970A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- anode
- circuit
- self
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 115
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 description 1
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Inverter Devices (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、自己消弧形素子例えばゲートターンオフサイ
リスタ(GTO)用いたチョッパ回路のスナバ回路に係
り、特に、スナバ回路のエネルギをチョッパ回路動作時
に主回路へ回生することにより、スナバ損失を低減する
ことを特徴とするスナバ損失低減回路に関するものであ
る。Detailed Description of the Invention [Object of the Invention] (Industrial Field of Application) The present invention relates to a snubber circuit for a chopper circuit using a self-extinguishing element such as a gate turn-off thyristor (GTO), and particularly to a snubber circuit for a chopper circuit using a self-extinguishing element such as a gate turn-off thyristor (GTO). The present invention relates to a snubber loss reduction circuit characterized by reducing snubber loss by regenerating energy to the main circuit during chopper circuit operation.
(従来の技術)
昇圧チョッパとインバータから成る装置は、種々の利点
を有し、CVCF (定電圧定周波数)等の[源装置と
して数多く採用されている。昇圧チョッパ制御部は通常
、電圧制御過渡特性改善のためインバータの出力周波数
の10倍〜士数倍の周波数で、オンオフ制御される場合
が多く、スナバ損失は、周波数に比例することから、損
失がインバータ部構成素子のスナバ損失に比して、著し
く増加する。(Prior Art) A device consisting of a boost chopper and an inverter has various advantages and has been widely adopted as a source device such as CVCF (constant voltage constant frequency). In order to improve voltage control transient characteristics, the boost chopper control section is usually on/off controlled at a frequency that is 10 to 10 times higher than the inverter's output frequency, and the snubber loss is proportional to the frequency, so the loss is This increases significantly compared to the snubber loss of the inverter component elements.
第10図は、従来の昇圧チョッパ回路の一例を示すもの
で、11は直流電源、1.2は直流リアクトル、13は
GTo、14はダイオード、15は平滑コンデンサ、6
はインバータを示している。FIG. 10 shows an example of a conventional step-up chopper circuit, in which 11 is a DC power supply, 1.2 is a DC reactor, 13 is GTo, 14 is a diode, 15 is a smoothing capacitor, and 6
indicates an inverter.
GTo3には、スナバ回路(サージ吸収回路)として、
ダイオード18と、抵抗17を並列に接続するとともに
これにコンデンサ19が直列に接続されている。GTo3 has a snubber circuit (surge absorption circuit),
A diode 18 and a resistor 17 are connected in parallel, and a capacitor 19 is connected in series.
このような構成の従来例の昇圧チョッパ回路の動作につ
いて第11図のタイムチャートを参照して説明する。(
a)はGTol3のオンオフ制御信号、(b)は直流リ
アクトル12を流れる直流電流である。GTol 3の
オンとオフデニーテイは時間T1からT2までの間可変
制御される。直流電流が増加するデユーティの場合、時
間T2の間GTO13がオンし■で示す直流電流増加後
、GTol 3のオフにより一定の減衰率で下降する一
連の動作を繰り返し、直流エネルギを放出し、コンデン
サ15の電圧を直流電源1の電圧より高めている。又チ
ョッパのオン時間が最小になり、GTOl 3が時間T
、の間のみオンする場合、■で示す直流電流の上昇、下
降の動作を繰り返し、昇圧動作を行う。The operation of the conventional step-up chopper circuit having such a configuration will be explained with reference to the time chart shown in FIG. (
(a) is the on/off control signal of GTol3, and (b) is the DC current flowing through the DC reactor 12. The ON and OFF energies of GTol 3 are variably controlled from time T1 to T2. In the case of a duty cycle where the DC current increases, the GTO 13 is turned on for a time T2, the DC current increases as shown by ■, and then the GTol 3 is turned off to repeat a series of operations in which the DC current decreases at a constant attenuation rate, releasing DC energy and reducing the capacitor. 15 is higher than the voltage of the DC power supply 1. Also, the on-time of the chopper becomes the minimum, and GTOl 3 becomes the time T
When the circuit is turned on only during , the DC current increases and decreases as shown in (■) is repeated to perform a boost operation.
(発明が解決しようとする課題)
このように電圧制御過渡特性改善のため、チジッパ周波
数を増加させて構成したチョッパ回路において、スナバ
回路は抵抗17、ダイオード18、コンデンサ19によ
って構成されているだけなので、チ5ツバ用GTOのス
ナバ損失が増加し、好ましくないという問題点があった
。(Problem to be Solved by the Invention) In the chopper circuit configured by increasing the chipper frequency in order to improve voltage control transient characteristics, the snubber circuit is only configured by a resistor 17, a diode 18, and a capacitor 19. There was a problem in that the snubber loss of the GTO for Chi-Five brim increased, which was not desirable.
本発明はスナバ損失を低減でき、これにより装置の効率
向上に寄与するスナバ損失低減回路を提供することを目
的とする。An object of the present invention is to provide a snubber loss reduction circuit that can reduce snubber loss and thereby contribute to improving the efficiency of the device.
[発明の構成]
(課題を解決するための手段)
本発明は前記目的を達成するため、自己消弧形素子の陽
極に、その陽極が接続された第1のスイッチング素子と
、この第1のスイッチング素子とその一端を直列に接続
したコンデンサと、このコンデンサの他端を前記自己消
弧形素子の陰極に接続し、前記第1のスイッチング素子
と前記コンデンサの接続点にその陽極が接続されたダイ
オードと、このダイオードの陰極がリアクトルに接続さ
れ、このリアクトルの他端を前記自己消弧形素子の陽極
に接続し、前記コンデンサの両端にその陽極を一端を前
記自己消弧形素子の陰極と接続される極性で並列に接続
して構成したスナバ回路を並列に2組設け、前記複数の
スイッチング素子を交互に付勢し、回路動作させること
を特徴とするものである。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention includes a first switching element whose anode is connected to the anode of the self-arc-extinguishing element; a capacitor in which a switching element and one end of the capacitor are connected in series; the other end of the capacitor is connected to the cathode of the self-extinguishing element, and the anode of the capacitor is connected to the connection point of the first switching element and the capacitor. A diode, the cathode of this diode is connected to a reactor, the other end of this reactor is connected to the anode of the self-arc-extinguishing element, and the anode is connected to both ends of the capacitor, and one end is connected to the cathode of the self-arc-extinguishing element. The present invention is characterized in that two sets of snubber circuits connected in parallel with the polarities to be connected are provided in parallel, and the plurality of switching elements are alternately energized to operate the circuit.
また、本発明は前記目的を達成するため、自己消弧形素
子の陽極に、その陽極が接続された第1のダイオードと
、この第1のダイオードと第1のコンデンサが直列に接
続され、該接続点にその陽極が接続された第1のスイッ
チング素子と、この第1のスイッチング素子と第1のリ
アクトルの一端が直列に接続され、この第1のリアクト
ルの他端が、直流電源もしくは、直列接続されたコンデ
ンサの中間電位に接続された第1回路と、前記自己消弧
素子の陽極に第2のコンデンサが接続され、この第2の
コンデンサの他端が第2のダイオードの陽極に接続され
、この第2のダイオードの陰極が前記自己消弧形素子の
陰極に接続され、該第2のダイオードと該第2のコンデ
ンサの接続点にその陰極が接続された第2のスイッチン
グ素子と、この第2のスイッチング素子と直列に第2の
リアクトルが接続され、この第2のリアクトルの他端が
、直流電源もしくは、直列接続されたコンデンサの中間
電位に接続された第2回路とを有し、第1回路と第2回
路のスイッチング素子を交互に付勢し、回路動作させる
ことを特徴とするものである。Further, in order to achieve the above object, the present invention includes a first diode whose anode is connected to the anode of the self-extinguishing element, and a first diode and a first capacitor connected in series. A first switching element whose anode is connected to the connection point, one end of the first switching element and the first reactor are connected in series, and the other end of the first reactor is connected to a DC power source or A first circuit is connected to an intermediate potential of the connected capacitors, a second capacitor is connected to the anode of the self-extinguishing element, and the other end of the second capacitor is connected to the anode of the second diode. , a second switching element whose cathode is connected to the cathode of the self-extinguishing element, and whose cathode is connected to the connection point between the second diode and the second capacitor; A second reactor is connected in series with the second switching element, and the other end of the second reactor has a DC power supply or a second circuit connected to an intermediate potential of the series-connected capacitors, This is characterized in that the switching elements of the first circuit and the second circuit are alternately energized to operate the circuit.
さらに、本発明は前記目的を達成するため、第1のコン
デンサの一端を、第1の自己消弧形素子の陽極に接続し
、前記第1のコンデンサの他端を第1のダイオードの陽
極に接続し、該第1のダイオードの陰極を前記第1の自
己消弧形素子の陰極に接続し、また前記第1のコンデン
サと第1のダイオードの陽極の接続点に第1のスイッチ
ング素子の陰極を接続し、該第1のスイッチング素子の
陽極を第1のリアクトルの一端に接続し、該第1のリア
クトルの他端を直列接続された直流電源もしくはコンデ
ンサの中間電位に接続され、該第1の自己消弧形素子の
陽極が、該直流電源もしくはコンデンサの正極に接続さ
れ閉回路を形成した第1の回路とを備え、さらに第2の
自己消弧形素子の陽極に第2のダイオードの陽極を接続
し、該第2のダイオードの陰極を第2のコンデンサの一
端に接続し、第2のコンデンサの他端を前記自己消弧形
素子の陰極に接続し、さらに前記第2のダイオードの陰
極と前記第2のコンデンサの接続点に、第2のスイッチ
ング素子の陽極を接続し、該第2のスイッチング素子の
陰極に第2のリアクトルを接続し、該第2のリアクトル
の他端を前記直列接続された直流電源もしくはコンデン
サの中間電位に接続し、前記自己消弧形素子の陰極を該
直流電源もしくはコンデンサの負極に接続し、閉回路を
形成した第2の回路とを備え、前記第1の回路と第2の
回路が前記第1の自己消弧形素子の陰極と第2の自己消
弧形素子の陽極を接続し、直列接続され第1の自己消弧
形素子に逆並列に第3のダイオードを接続し、前記第2
の自己消弧形素子に逆並列に第4のダイオードを接続し
た1組の回路を有し、該1組の回路と同一構成の回路が
少なくとも1組あって前記第1の回路の第1の自己消弧
形素子の陽極と直流電源もしくはコンデンサの正極ある
いは前記第2の回路の第2の自己消弧形素子の陰極と直
流電源もしくはコンデンサの負極のいずれか一方に第3
のリアクトルを接続したものである。Furthermore, in order to achieve the above object, the present invention connects one end of the first capacitor to the anode of the first self-extinguishing element, and connects the other end of the first capacitor to the anode of the first diode. The cathode of the first diode is connected to the cathode of the first self-extinguishing element, and the cathode of the first switching element is connected to the connection point of the first capacitor and the anode of the first diode. , the anode of the first switching element is connected to one end of the first reactor, the other end of the first reactor is connected to the intermediate potential of the DC power supply or capacitor connected in series, and the anode of the first switching element is connected to one end of the first reactor. The anode of the self-arc-extinguishing element is connected to the positive electrode of the DC power source or the capacitor to form a closed circuit, and the anode of the second self-arc-extinguishing element is connected to the anode of the second diode. the anode of the second diode is connected, the cathode of the second diode is connected to one end of the second capacitor, the other end of the second capacitor is connected to the cathode of the self-extinguishing element; An anode of a second switching element is connected to the connection point between the cathode and the second capacitor, a second reactor is connected to the cathode of the second switching element, and the other end of the second reactor is connected to the second capacitor. a second circuit connected to an intermediate potential of the DC power supplies or capacitors connected in series, and connecting the cathode of the self-extinguishing element to the negative pole of the DC power supply or the capacitor to form a closed circuit; A first circuit and a second circuit connect the cathode of the first self-arc-extinguishing element and the anode of the second self-arc-extinguishing element, and are connected in series and antiparallel to the first self-arc-extinguishing element. A third diode is connected to the second diode.
The circuit has a set of circuits in which a fourth diode is connected in antiparallel to a self-extinguishing element of the first circuit, and there is at least one set of circuits having the same configuration as the first set of circuits. A third electrode is connected to either the anode of the self-arc-extinguishing element and the positive electrode of the DC power source or the capacitor, or the cathode of the second self-arc-extinguishing element of the second circuit and the negative electrode of the DC power source or the capacitor.
A reactor is connected to the reactor.
(作 用)
本発明は前記のように構成したので、従来のスナバ回路
に対し、スナバエネルギを一担すアクドルに蓄積し、チ
ョッパ回路の昇圧動作とともに、主回路へ回生すること
ができ、従ってスナバ損失を低減できる。(Function) Since the present invention is configured as described above, the snubber energy can be stored in the accelerator which plays a role and regenerated to the main circuit along with the boosting operation of the chopper circuit, as compared to the conventional snubber circuit. Snubber loss can be reduced.
(実施例)
以下、本発明の実施例につき、図面によって説明するが
、第10図と同一部分は同一符号を付しその説明を省略
し、異る部分のみを説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. The same parts as those in FIG.
第1図は本発明の第1の実施例を示す回路図である。第
1図は同一構成の2組のスナバ回路(サージ吸収回路)
から構成されている。このうちの1組(図の右側)スナ
バ回路は以下のように構成されている。すなわち、自己
消弧形素子例えばGTOIの陽極に、その陽極が接続さ
れたスイッチング素子例えばサイリスタ2と、このサイ
リスタ2と直列に接続したスナバコンデンサ3と、この
コンデンサ3の他端をGTOlの陰極に接続し、前記サ
イリスタ2とコンデンサ3の接続点にその陽極が接続さ
れたダイオード4と、このダイオード4の陰極がリアク
トル5に接続され、このリアクトル5の他端をGTOl
の陽極に接続し、前記コンデンサ3の両端にその陽極を
該素子の陰極と接続される極性となるようにダイオード
6を並列に接続して構成したものである。同様に、他の
スナバ回路は、サイリスタ2 a sスナバコンデンサ
3 a sサイリスタ4 a sダイオード5a、6a
とから構成されている。なお、ダイオード4,4a。FIG. 1 is a circuit diagram showing a first embodiment of the present invention. Figure 1 shows two sets of snubber circuits (surge absorption circuits) with the same configuration.
It consists of One set of snubber circuits (on the right side of the figure) is configured as follows. That is, a switching element such as a thyristor 2 whose anode is connected to the anode of a self-extinguishing element such as GTOI, a snubber capacitor 3 connected in series with this thyristor 2, and the other end of this capacitor 3 connected to the cathode of GTOI. A diode 4 is connected, and its anode is connected to the connection point between the thyristor 2 and the capacitor 3, and the cathode of this diode 4 is connected to a reactor 5, and the other end of this reactor 5 is connected to the GTOl.
A diode 6 is connected in parallel to both ends of the capacitor 3 so that its anode is connected to the cathode of the element. Similarly, other snubber circuits include: thyristor 2 a s snubber capacitor 3 a s thyristor 4 a s diode 5 a, 6 a
It is composed of. Note that the diodes 4 and 4a.
6.6aはいずれも電流環流用である。以上述べたサイ
リスタ2,2aを交互に付勢し、回路を動作させるもの
である。6.6a are all for current circulation. The thyristors 2 and 2a described above are alternately energized to operate the circuit.
以下、第1図の回路の動作について第2図、第3図を参
照して説明する。第2図は第1図の動作を説明するため
のタイムチャートであり、前述のように、チョッパのデ
ユーティ制御により、GTOlのオン時間が、T1〜T
2まで変化するので、MINとMAXの場合を矢印にて
2通り示したものである。第2図(a)は、GTOlの
オン、オフ制御信号、(b)はコンデンサ3aの電圧、
(C)はリアクトル5aの電流、(d)はコンデンサ3
の電圧、(e)は、リアクトル5の電流、(f)はサイ
リスタ2aのゲート信号、(g)はサイリスタ2のゲー
ト信号を示す。The operation of the circuit shown in FIG. 1 will be explained below with reference to FIGS. 2 and 3. FIG. 2 is a time chart for explaining the operation shown in FIG.
Since the value changes up to 2, two cases of MIN and MAX are shown by arrows. FIG. 2 (a) shows the ON/OFF control signal of GTOl, (b) shows the voltage of the capacitor 3a,
(C) is the current of reactor 5a, (d) is the capacitor 3
(e) shows the current of the reactor 5, (f) shows the gate signal of the thyristor 2a, and (g) shows the gate signal of the thyristor 2.
コンデンサ3aは、時刻tl ′あるいは、時刻t2”
にGTOlがターンオフする時点で、サイリスタ2aを
介し、図の矢印のように充電され、一定に保持される。The capacitor 3a is connected at time tl' or at time t2''
When GTOl turns off, it is charged through the thyristor 2a as shown by the arrow in the figure and held constant.
コンデンサ3aの放電モードにおける本回路の代表的動
作モードを第3図に示す。時刻t0〜t2はGTOlが
ターンオンし、直流電源1、直流リアクトル12による
電流と、コンデンサ3aの電荷がリアクトル5aへ移行
しリアクトル5aの電流が環流する動作モード(1)、
(チョッパデユーティが、MINの場合は、時刻t、%
j2のモードは消滅する)、時刻t2〜t、はGTOI
がターンオフするため、直流リアクトル12及びリアク
トル5aに蓄積されたエネルギがダイオード14を介し
てコンデンサ15を充電するモード(n)の2モードに
なる。以上の動作でコンデンサ3aのエネルギが、リア
クトル5aに移行し、さらに°、コンデンサ15へ回生
される。コンデンサ3aの充電電荷は、以上のように、
GTOlのターンオフ時に、充電されるモードが、1回
おきに生じ、コンデンサ3aのスナバエネルギがリアク
トル5aに移行し、コンデンサ15へ回生されるモード
が1回おきに生ずる。これは、リアクトル5aに移行し
たスナバコンデンサ3aのエネルギがコンデンサ15へ
回生される前にコンデンサ3aへの充電が生じると、リ
アクトル5aのエネルギはサイリスタ2aを介して循環
してしまう。このため、サイリスタ2、リアクトル5、
コンデンサ3、ダイオード4.6の全く同一の第2の回
路が必要であり、サイリスタ2a。FIG. 3 shows a typical operating mode of this circuit in the discharge mode of the capacitor 3a. From time t0 to t2, the GTOl is turned on, the current from the DC power supply 1 and the DC reactor 12, and the charge of the capacitor 3a are transferred to the reactor 5a, and the current of the reactor 5a circulates (1),
(If chopper duty is MIN, time t, %
j2 mode disappears), time t2 to t is GTOI
is turned off, the energy stored in the DC reactor 12 and the reactor 5a becomes two modes: a mode (n) in which the capacitor 15 is charged via the diode 14. With the above operation, the energy of the capacitor 3a is transferred to the reactor 5a, and is further regenerated to the capacitor 15. As described above, the charge of the capacitor 3a is
When the GTOl is turned off, a charging mode occurs every other time, and a mode in which the snubber energy of the capacitor 3a is transferred to the reactor 5a and is regenerated to the capacitor 15 occurs every other time. This is because if the capacitor 3a is charged before the energy of the snubber capacitor 3a transferred to the reactor 5a is regenerated to the capacitor 15, the energy of the reactor 5a will circulate through the thyristor 2a. For this reason, thyristor 2, reactor 5,
An identical second circuit of capacitor 3, diode 4.6 and thyristor 2a is required.
リアクトル5a、コンデンサ3a、ダイオード4a、6
aから成る第1の回路の動作を1回おきに補ない、連続
したスナバエネルギ回生動作を達成し得る。従って、第
2図に示すように、サイリスタ2と28は、交互に付勢
され、第1回路と第2回路が交互に、スナバ回路動作と
回生動作を繰り返し、互いに補ない合うモードとなる。Reactor 5a, capacitor 3a, diodes 4a, 6
A continuous snubber energy regeneration operation can be achieved by supplementing the operation of the first circuit consisting of a every other time. Therefore, as shown in FIG. 2, the thyristors 2 and 28 are alternately energized, and the first circuit and the second circuit alternately repeat the snubber circuit operation and the regeneration operation, resulting in a mutually complementary mode.
第4図は、本発明の第2の実施例である。第1図と同一
部分には同一符号を付して説明を省略する。ダイオード
7が追加され、平滑コンデンサ10を10a、10bと
2分割され直列接続されている。具体的には、次のよう
に構成されている。FIG. 4 shows a second embodiment of the invention. Components that are the same as those in FIG. 1 are given the same reference numerals, and their explanation will be omitted. A diode 7 is added, and the smoothing capacitor 10 is divided into two parts 10a and 10b, which are connected in series. Specifically, it is configured as follows.
自己消弧形素子例えばGTOlの陽極に、その陽極が接
続されたダイオード4aと、このダイオード4aとコン
デンサ3aが直列に接続され、この接続点にその陽極が
接続されたスイッチング素子例えばサイリスク2 a
sこのサイリスタ2aとリアクトル5aの一端が直列に
接続され、このリアクトル5aの他端が、インバータ1
6もしくは直列接続されたコンデンサ15a、15bの
中間電位に接続された第1回路と、GTOlの陽極にコ
ンデンサ3が接続され、このコンデンサ3の他端がダイ
オード4の陽極に接続され、このダイオード4の陰極が
GTOlの陰極に接続され、該ダイオード4と該コンデ
ンサ3の接続点にその陰極が接続されたスイッチング素
子例えばサイリスクスイッチング素子2、このサイリス
タ2と直列にリアクトル5が接続され、このリアクトル
5の他端がインバータ16もしくは、直列接続されたコ
ンデンサ15a、15bの中間電位に接続された第2回
路とを有し、第1回路と第2回路のサイリスタ2,2a
を交互に付勢し、回路動作させるようにしたものである
。A diode 4a whose anode is connected to the anode of a self-extinguishing element such as GTOl, and a switching element such as Cyrisk 2a where the diode 4a and a capacitor 3a are connected in series and whose anode is connected to this connection point.
sThis thyristor 2a and one end of a reactor 5a are connected in series, and the other end of this reactor 5a is connected to an inverter 1.
A capacitor 3 is connected to the anode of the GTOl, and the other end of the capacitor 3 is connected to the anode of the diode 4. A switching element, such as a thyristor switching element 2, whose cathode is connected to the cathode of the GTOl, and whose cathode is connected to a connection point between the diode 4 and the capacitor 3, a reactor 5 connected in series with the thyristor 2, and a reactor 5 connected in series with the thyristor 2. The other end of 5 has an inverter 16 or a second circuit connected to the intermediate potential of the capacitors 15a and 15b connected in series, and the thyristors 2 and 2a of the first circuit and the second circuit
are alternately energized to operate the circuit.
第5図は、第4図の回路の動作を説明するためのタイム
チャートである。第2図と同様、GTO1のオンデユー
テイが、MAXの場合とMINの場合の2通りを矢印で
示した。(a)は、GTOlのゲート信号、(b)はサ
イリスタ2aのゲート信号、(C)はサイリスタ2のゲ
ート信号、(d)はコンデンサ3aの電圧、(e)はコ
ンデンサ3の電圧、(f)はリアクトル5aの電流、(
g)はリアクトル5の電流である。FIG. 5 is a time chart for explaining the operation of the circuit shown in FIG. 4. Similar to FIG. 2, the arrows indicate two cases in which the on-duty of GTO1 is MAX and MIN. (a) is the gate signal of GTOl, (b) is the gate signal of thyristor 2a, (C) is the gate signal of thyristor 2, (d) is the voltage of capacitor 3a, (e) is the voltage of capacitor 3, (f ) is the current of the reactor 5a, (
g) is the current of the reactor 5.
第6図は、第4図の動作モードを説明する図である。時
刻t。にサイリスタ2aを点弧すると、コンデンサ3a
の電荷は、サイリスタ2a、リアクトル5を介し、コン
デンサ15bへ共振電流を流し、放電回生される。FIG. 6 is a diagram illustrating the operation mode of FIG. 4. Time t. When the thyristor 2a is turned on, the capacitor 3a
The electric charge is discharged and regenerated by causing a resonance current to flow through the thyristor 2a and the reactor 5 to the capacitor 15b.
コンデンサ3aの電荷が、コンデンサ15bのみに構成
されると、コンデンサ15a、15bの電圧が不平衡と
なり、回生できなくなるので、コンデンサ3、ダイオー
ド4を逆に接続した第2回路を設け、コンデンサ3の電
荷をリアクトル5、サイリスタ2を介し、コンデンサ1
5aに回生ずるように構成し、第5図に示すように、サ
イリスタ2aとサイリスタ2をGTOlに同期し交互に
付勢するように構成している。このように構成すること
により、安定したスナバエネルギの回生を行うことがで
き、装置の効率向上に寄与することができる。If the charge of capacitor 3a is configured only in capacitor 15b, the voltages of capacitors 15a and 15b will be unbalanced and regeneration will not be possible. Therefore, a second circuit in which capacitor 3 and diode 4 are connected in reverse is provided to Charge is passed through reactor 5, thyristor 2, and capacitor 1.
As shown in FIG. 5, the thyristor 2a and the thyristor 2 are configured to be alternately energized in synchronization with the GTOl. With this configuration, stable snubber energy regeneration can be performed, which can contribute to improving the efficiency of the device.
第7図は、本発明の第3の実施例(インバータのスナバ
回路に適用した例)を示す回路図であり、整流器22、
リアクトル23、フィルタコンデンサ24.24a%
リアクトル25.25a。FIG. 7 is a circuit diagram showing a third embodiment of the present invention (an example applied to an inverter snubber circuit), in which the rectifier 22,
Reactor 23, filter capacitor 24.24a%
Reactor 25.25a.
GTO27,27a、ダイオード28.28a。GTO27, 27a, diode 28.28a.
コンデンサ29.29a%ダイオード30゜30a、G
TO素子27.27aの過電流保護用リアクトル31と
からなっていて、具体的には次のように構成されている
。Capacitor 29.29a% Diode 30° 30a, G
It consists of the TO element 27, 27a and the overcurrent protection reactor 31, and is specifically constructed as follows.
すなわち、コンデンサ29aを第1の自己消弧形素子例
えばGTO27aの陽極に接続し、該コンデンサ29a
の他端をダイオード30aの陽極に接続し、該ダイオー
ド30aの陰極を該GT027gの陰極に接続する。前
記コンデンサ29aとダイオード30aの陽極の接続点
にスイッチング素子例えばサイリスタ26aの陰極を接
続し、該サイリスタ26aの陽極をリアクトル25 a
ニ接続し、該リアクトル25aの他端を直列接続され
た整流器22もしくはコンデンサ24.24aの中間電
位に接続され、該第1のGT027aの陽極が、該整流
器22もしくはコンデンサ24aの正極に他のリアクト
ル31を介し接続され閉回路を形成した第1の回路を備
えている。そして第2の自己消弧形素子例えばGTO2
7の陽極にダイオード30の陽極を接続し、該ダイオー
ド30の陰極をコンデンサ29に接続し、コンデンサ2
9の他端を該GTO27の陰極に接続する。前記ダイオ
ード30の陰極とコンデンサ29の接続点に、他のスイ
ッチング素子例えばサイリスタ26の陽極を接続し、該
サイリスタ26の陰極に他のリアクトル25を接続し、
該リアクトル25の他端を前記直列接続された整流器2
2もしくはコンデンサ24.24aの中間電位に接続す
る。That is, the capacitor 29a is connected to the anode of the first self-extinguishing element, for example, the GTO 27a, and the capacitor 29a is
The other end is connected to the anode of the diode 30a, and the cathode of the diode 30a is connected to the cathode of the GT027g. The cathode of a switching element, such as a thyristor 26a, is connected to the connection point between the anode of the capacitor 29a and the diode 30a, and the anode of the thyristor 26a is connected to the reactor 25a.
The other end of the reactor 25a is connected to the intermediate potential of the rectifier 22 or capacitor 24a connected in series, and the anode of the first GT027a is connected to the positive electrode of the rectifier 22 or capacitor 24a. The first circuit is connected through 31 to form a closed circuit. and a second self-extinguishing element such as GTO2.
The anode of the diode 30 is connected to the anode of the capacitor 7, and the cathode of the diode 30 is connected to the capacitor 29.
9 is connected to the cathode of the GTO 27. Connecting the anode of another switching element such as a thyristor 26 to the connection point between the cathode of the diode 30 and the capacitor 29, and connecting another reactor 25 to the cathode of the thyristor 26;
The other end of the reactor 25 is connected to the rectifier 2 connected in series.
2 or the intermediate potential of capacitors 24 and 24a.
該GTO27の陰極を該整流器22もしくはコンデンサ
24の負極に接続し、閉回路を形成した第2の回路を備
えている。さらに前記第1の回路と第2の回路が第1の
GT027aの陰極と第2のGTO27の陽極を接続し
直列接続されGTO27aに逆並列にダイオード28a
を接続し、第2のGTO27に逆並列に他のダイオード
28を接続した1組の回路を構成している。該1組の回
路と同一構成で、第1の回路の第1の自己消弧形素子の
陽極に接続したリアクトルを省いた少なくとも1組以上
の他の組の回路を具備して構成したものである。A second circuit is provided in which the cathode of the GTO 27 is connected to the negative electrode of the rectifier 22 or the capacitor 24 to form a closed circuit. Further, the first circuit and the second circuit are connected in series by connecting the cathode of the first GT027a and the anode of the second GTO27, and a diode 28a is connected in antiparallel to the GTO27a.
, and another diode 28 is connected in antiparallel to the second GTO 27 to form a set of circuits. At least one other set of circuits having the same configuration as the one set of circuits but excluding the reactor connected to the anode of the first self-extinguishing element of the first circuit. be.
第7図において、リアクトル25のインダクタンスは、
リアクトル25aと31のインダクタンスの和と等しく
選定し、共振時定数を等しくする。In FIG. 7, the inductance of the reactor 25 is
It is selected to be equal to the sum of the inductances of the reactors 25a and 31, and the resonance time constants are made equal.
第7図の動作について第8図のタイムチャートを参照し
て説明する。動作モードは第6図と同様である。The operation shown in FIG. 7 will be explained with reference to the time chart shown in FIG. The operating mode is the same as in FIG.
第8図(a)は07027gのゲート信号、(b)はG
TO27のゲート信号、(C)はサイリスタ26aのゲ
ート信号、(d)はサイリスタ26のゲート信号、(e
)はコンデンサ29aの電圧、(f)はコンデンサ9の
電圧である。コンデンサ29aのエネルギは、コンデン
サ24aへリアクトル25a、GTO27aと同期し、
時刻t1に付勢されるサイリスタ26aを介し回生され
る。同様にコンデンサ29のエネルギは、コンデンサ2
4ヘリアクドル25.GTO27と同期し、付勢される
サイリスタ26を介し回生される。他のインバータアー
ムについても同様であるので説明を省略する。各コンデ
ンサ29.29aの電圧は、直流電圧の1/2の電圧源
に対し、共振現象により、完全に放電するよう回生回路
を構成しているので、この実施例により、インバータを
構成するGTO27,27aのスナバエネルギは、完全
に電源へ回生され、スナバ損失を大幅に低減することが
可能である。Figure 8 (a) shows the gate signal of 07027g, (b) shows the gate signal of G
Gate signal of TO27, (C) is gate signal of thyristor 26a, (d) is gate signal of thyristor 26, (e
) is the voltage of the capacitor 29a, and (f) is the voltage of the capacitor 9. The energy of the capacitor 29a is transferred to the capacitor 24a in synchronization with the reactor 25a and the GTO 27a.
It is regenerated via the thyristor 26a which is energized at time t1. Similarly, the energy of capacitor 29 is
4 Heliacudle 25. It is regenerated via the thyristor 26 which is energized in synchronization with the GTO 27. The same applies to other inverter arms, so the explanation will be omitted. Since the regeneration circuit is constructed so that the voltage of each capacitor 29.29a is completely discharged by a resonance phenomenon with respect to a voltage source that is 1/2 of the DC voltage, the GTO 27, which constitutes the inverter, The snubber energy of 27a is completely regenerated to the power supply, making it possible to significantly reduce snubber loss.
次に、近年インバータ等大容量、高圧化の傾向があり、
本発明を適用した第4の実施例を第9図に示している。Secondly, in recent years there has been a trend toward larger capacity and higher pressure inverters, etc.
A fourth embodiment to which the present invention is applied is shown in FIG.
第7図と異るのは、GTO27aとダイオード28a、
GTO27とダイオード28の部分を次に述べるGTO
スタック32a、32で構成したものである。GTOス
タック32aは、直列接続されたGTO33a、33b
、33cとスナバダイオード34 a、34 b、34
cと抵抗35a。What is different from Fig. 7 is the GTO 27a and diode 28a,
The GTO27 and diode 28 parts are described below.
It is composed of stacks 32a and 32. The GTO stack 32a includes GTOs 33a and 33b connected in series.
, 33c and snubber diodes 34a, 34b, 34
c and resistor 35a.
35b、35cとスナバコンデンサ36a。35b, 35c and a snubber capacitor 36a.
36b、36a%ダイオード38a、38b。36b, 36a% diode 38a, 38b.
38cとから構成されている。38c.
第9図の回路によれば、個々のGTO33a〜33cに
設けたスナバ回路は、ターンオフ時等の電圧分担のバラ
ンス用で、できるだけコンデンサ36a、36b、36
cの容量を小さくし、スナバ損失を小さくして選定し、
−括スナバコンデンサ29a、29、ダイオード30a
、30の容量を大きく設計することにより、−括スナバ
回路のエネルギを電源に回生じ、従来のスナバ損失を大
幅に低減することが可能である。According to the circuit shown in FIG. 9, the snubber circuits provided in the individual GTOs 33a to 33c are for balancing voltage sharing during turn-off, etc.
Select by reducing the capacitance of c and the snubber loss,
-Block snubber capacitors 29a, 29, diode 30a
, 30 are designed to have a large capacity, the energy of the negative snubber circuit can be recovered to the power supply, and the conventional snubber loss can be significantly reduced.
以上述べた本発明の実施例を次のように変形することも
できる。すなわち、第7図において、GT027aの陽
極と直列接続された整流器22もしくはコンデンサ24
aの正極間のリアクトル31を省き、第2の回路の第2
のGTO27の陰極と前記直列接続された整流器22も
しくはコンデンサ24の負極間をリアクトル31または
別のリアクトルで接続した構成としてもよい。The embodiments of the present invention described above can also be modified as follows. That is, in FIG. 7, the rectifier 22 or capacitor 24 connected in series with the anode of GT027a
The reactor 31 between the positive electrodes of a is omitted, and the second
The cathode of the GTO 27 and the negative electrode of the rectifier 22 or capacitor 24 connected in series may be connected by a reactor 31 or another reactor.
また、第1図または第4図において、GTOIを、少な
くとも2個以上直列接続したGTOスタックに置換した
構成でもよい。Further, in FIG. 1 or 4, the GTOI may be replaced with a GTO stack in which at least two GTOIs are connected in series.
さらに第7図において、第1および第2のGT027a
、27を、少なくとも2個以上直列接続したGTOスタ
ックに置換した構成でもよい。Furthermore, in FIG. 7, the first and second GT027a
, 27 may be replaced with at least two or more GTO stacks connected in series.
[発明の効果]
このように従来のスナバ回路では、スナバ損失として、
失なわれていたエネルギが本発明により、電源に回生で
き、損失を低減する効果のあるスナバ損失低減回路を提
供することができる。[Effect of the invention] As described above, in the conventional snubber circuit, the snubber loss is
According to the present invention, the energy that was lost can be regenerated into the power supply, and a snubber loss reduction circuit that is effective in reducing loss can be provided.
第1図は本発明の第1の実施例を示す回路図、第2図お
よび第3図は第1図の動作を説明するためのタイムチャ
ート、第4図は本発明の第2の実施例を示す回路図、第
5図および第6図は第4図の動作を説明するための図、
第7図は本発明の第3の実施例を示す回路図、第8図は
第7図の動作を説明するためのタイムチャート、第9図
は本発明の第4の実施例を示す回路図、第10図は従来
の昇圧チョッパ回路の一例を示す回路図、第11図は第
10図の動作を説明するためのタイムチャートである。
11・・・直流電源、12・・・直流リアクトル、14
・・・ダイオード、1 、 27 、 27 a−G
T 0 、 2 。
2a、26,26a・・・サイリスタ、3,3a。
15a、15,24.24a、29,29a・・・コン
デンサ、4,4a、6.6a、28,28a。
30.30a・・・ダイオード、5 * 5 a T
25 +25a、31.23・・・リアクトル、1
6・・・インバータ、22−・・整流器、32 、 3
2 a−G T Oスタック。
出願人代理人 弁理士 鈴江武彦
第3図
@2図
葛5図中モード(1)
第
図
第
図
第
図
第
図
第
図FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIGS. 2 and 3 are time charts for explaining the operation of FIG. 1, and FIG. 4 is a circuit diagram showing a second embodiment of the present invention. 5 and 6 are diagrams for explaining the operation of FIG. 4,
FIG. 7 is a circuit diagram showing a third embodiment of the present invention, FIG. 8 is a time chart for explaining the operation of FIG. 7, and FIG. 9 is a circuit diagram showing a fourth embodiment of the present invention. , FIG. 10 is a circuit diagram showing an example of a conventional boost chopper circuit, and FIG. 11 is a time chart for explaining the operation of FIG. 10. 11... DC power supply, 12... DC reactor, 14
...Diode, 1, 27, 27 a-G
T 0, 2. 2a, 26, 26a...thyristor, 3, 3a. 15a, 15, 24.24a, 29, 29a... Capacitor, 4, 4a, 6.6a, 28, 28a. 30.30a...diode, 5*5aT
25 +25a, 31.23...Reactor, 1
6... Inverter, 22-... Rectifier, 32, 3
2 a-G T O stack. Applicant's Representative Patent Attorney Takehiko Suzue Figure 3 @ Figure 2 Figure 5 Mode (1) Figure Figure Figure Figure Figure Figure
Claims (3)
第1のスイッチング素子と、この第1のスイッチング素
子とその一端を直列に接続したコンデンサと、このコン
デンサの他端を前記自己消弧形素子の陰極に接続し、前
記第1のスイッチング素子と前記コンデンサの接続点に
その陽極が接続されたダイオードと、このダイオードの
陰極がリアクトルに接続され、このリアクトルの他端を
前記自己消弧形素子の陽極に接続し、前記コンデンサの
両端にその陽極を一端を前記自己消弧形素子の陰極と接
続される極性で並列に接続して構成したスナバ回路を並
列に2組設け、前記複数のスイッチング素子を交互に付
勢し、回路動作させることを特徴とするスナバ損失低減
回路。(1) A first switching element whose anode is connected to the anode of the self-arc-extinguishing element, a capacitor in which the first switching element and one end of the switching element are connected in series, and the other end of the capacitor connected to the self-switching element. a diode connected to the cathode of the arc-extinguishing element and having its anode connected to the connection point between the first switching element and the capacitor; the cathode of this diode is connected to a reactor; the other end of the reactor is connected to the self-containing element; Two sets of snubber circuits are provided in parallel, connected to the anode of the arc-extinguishing element, and configured by connecting the anode to both ends of the capacitor in parallel with one end connected to the cathode of the self-arc-extinguishing element, A snubber loss reduction circuit characterized in that the plurality of switching elements are alternately energized to operate the circuit.
第1のダイオードと、この第1のダイオードと第1のコ
ンデンサが直列に接続され、該接続点にその陽極が接続
された第1のスイッチング素子と、この第1のスイッチ
ング素子と第1のリアクトルの一端が直列に接続され、
この第1のリアクトルの他端が、直流電源もしくは、直
列接続されたコンデンサの中間電位に接続された第1回
路と、前記自己消弧素子の陽極に第2のコンデンサが接
続され、この第2のコンデンサの他端が第2のダイオー
ドの陽極に接続され、この第2のダイオードの陰極が前
記自己消弧形素子の陰極に接続され、該第2のダイオー
ドと該第2のコンデンサの接続点にその陰極が接続され
た第2のスイッチング素子と、この第2のスイッチング
素子と直列に第2のリアクトルが接続され、この第2の
リアクトルの他端が、直流電源もしくは、直列接続され
たコンデンサの中間電位に接続された第2回路とを有し
、第1回路と第2回路のスイッチング素子を交互に付勢
し、回路動作させることを特徴とするスナバ損失低減回
路。(2) A first diode whose anode is connected to the anode of the self-arc-extinguishing element, this first diode and a first capacitor are connected in series, and the anode is connected to the connection point. a first switching element, and one end of the first switching element and the first reactor are connected in series,
The other end of the first reactor is connected to a first circuit connected to a DC power source or an intermediate potential of series-connected capacitors, and a second capacitor is connected to the anode of the self-extinguishing element. The other end of the capacitor is connected to the anode of the second diode, the cathode of the second diode is connected to the cathode of the self-extinguishing element, and the connection point between the second diode and the second capacitor A second switching element whose cathode is connected to the second switching element, a second reactor connected in series with the second switching element, and the other end of the second reactor connected to a DC power source or a capacitor connected in series. and a second circuit connected to an intermediate potential of the snubber loss reduction circuit, the circuit is operated by alternately energizing the switching elements of the first circuit and the second circuit.
子の陽極に接続し、 前記第1のコンデンサの他端を第1のダイオードの陽極
に接続し、該第1のダイオードの陰極を前記第1の自己
消弧形素子の陰極に接続し、また前記第1のコンデンサ
と第1のダイオードの陽極の接続点に第1のスイッチン
グ素子の陰極を接続し、該第1のスイッチング素子の陽
極を第1のリアクトルの一端に接続し、 該第1のリアクトルの他端を直列接続された直流電源も
しくはコンデンサの中間電位に接続され、該第1の自己
消弧形素子の陽極が、該直流電源もしくはコンデンサの
正極に接続され閉回路を形成した第1の回路とを備え、
さらに第2の自己消弧形素子の陽極に第2のダイオード
の陽極を接続し、該第2のダイオードの陰極を第2のコ
ンデンサの一端に接続し、第2のコンデンサの他端を前
記自己消弧形素子の陰極に接続し、さらに前記第2のダ
イオードの陰極と前記第2のコンデンサの接続点に、第
2のスイッチング素子の陽極を接続し、 該第2のスイッチング素子の陰極に第2のリアクトルを
接続し、該第2のリアクトルの他端を前記直列接続され
た直流電源もしくはコンデンサの中間電位に接続し、前
記自己消弧形素子の陰極を該直流電源もしくはコンデン
サの負極に接続し、閉回路を形成した第2の回路とを備
え、前記第1の回路と第2の回路が前記第1の自己消弧
形素子の陰極と第2の自己消弧形素子の陽極を接続し、
直列接続され第1の自己消弧形素子に逆並列に第3のダ
イオードを接続し、前記第2の自己消弧形素子に逆並列
に第4のダイオードを接続した1組の回路を有し、該1
組の回路と同一構成の回路が少なくとも1組あって、前
記第1の回路の第1の自己消弧形素子の陽極と直流電源
もしくはコンデンサの正極あるいは前記第2の回路の第
2の自己消弧形素子の陰極と直流電源もしくはコンデン
サの負極のいずれか一方に第3のリアクトルを接続した
スナバ損失低減回路。(3) Connect one end of the first capacitor to the anode of the first self-extinguishing element, connect the other end of the first capacitor to the anode of the first diode, and connect the first end of the first capacitor to the anode of the first diode. A cathode is connected to the cathode of the first self-extinguishing element, and a cathode of the first switching element is connected to a connection point between the first capacitor and the anode of the first diode, and the first switching element The anode of the element is connected to one end of a first reactor, the other end of the first reactor is connected to an intermediate potential of a DC power supply or a capacitor connected in series, and the anode of the first self-extinguishing element is , a first circuit connected to the positive electrode of the DC power supply or the capacitor to form a closed circuit,
Further, the anode of the second diode is connected to the anode of the second self-extinguishing element, the cathode of the second diode is connected to one end of the second capacitor, and the other end of the second capacitor is connected to the self-extinguishing element. connected to the cathode of the arc-extinguishing element, further connected to the connection point between the cathode of the second diode and the second capacitor, the anode of a second switching element, and connected to the cathode of the second switching element; 2 reactor is connected, the other end of the second reactor is connected to the intermediate potential of the DC power supply or capacitor connected in series, and the cathode of the self-extinguishing element is connected to the negative pole of the DC power supply or capacitor. and a second circuit forming a closed circuit, the first circuit and the second circuit connecting the cathode of the first self-arc-extinguishing element and the anode of the second self-arc-extinguishing element. death,
A set of circuits includes a third diode connected in series and connected in antiparallel to the first self-extinguishing element, and a fourth diode connected antiparallel to the second self-extinguishing element. , Part 1
There is at least one circuit having the same configuration as the circuit of the first circuit, and the anode of the first self-extinguishing element of the first circuit and the positive electrode of the DC power supply or capacitor or the second self-extinguishing element of the second circuit are connected to each other. A snubber loss reduction circuit in which a third reactor is connected to the cathode of the arc-shaped element and either the DC power supply or the negative electrode of the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63255202A JPH02101970A (en) | 1988-10-11 | 1988-10-11 | Snubber loss reducing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63255202A JPH02101970A (en) | 1988-10-11 | 1988-10-11 | Snubber loss reducing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02101970A true JPH02101970A (en) | 1990-04-13 |
Family
ID=17275440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63255202A Pending JPH02101970A (en) | 1988-10-11 | 1988-10-11 | Snubber loss reducing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02101970A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006296090A (en) * | 2005-04-11 | 2006-10-26 | Mitsubishi Electric Corp | Power converter |
-
1988
- 1988-10-11 JP JP63255202A patent/JPH02101970A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006296090A (en) * | 2005-04-11 | 2006-10-26 | Mitsubishi Electric Corp | Power converter |
JP4659508B2 (en) * | 2005-04-11 | 2011-03-30 | 三菱電機株式会社 | Power converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Florescu et al. | The advantages, limitations and disadvantages of Z-source inverter | |
US3349315A (en) | Static inverter system with current sharing by both commutating choke windings during commutating energy recovery | |
CN107223304B (en) | Multilevel converter with energy storage | |
JPS60180477A (en) | Current type gto inverter | |
JPH03103079A (en) | Method and apparatus for regenerating energy in power converting circuit using gto thyristor | |
EP0588635A1 (en) | Gate power supply circuit | |
JP4834865B2 (en) | Bidirectional buck-boost chopper circuit | |
EP3931959A1 (en) | Buck boost converter cell for mmc | |
US4405977A (en) | Commutation circuits for thyristor inverters | |
JPH0435994B2 (en) | ||
CN110661410A (en) | Modular multilevel matrix converter starting method with protection property | |
JPH02101970A (en) | Snubber loss reducing circuit | |
JPH02168867A (en) | Power supply device using pwm control | |
JPH01295675A (en) | Snubber circuit for dc power supply | |
JPH0315430B2 (en) | ||
JPH0444510B2 (en) | ||
JPS6215023B2 (en) | ||
Jagan et al. | Voltage-lift type impedance-network improved-z-source inverter | |
JP2555621B2 (en) | Inverter energy recovery circuit | |
JP3004774B2 (en) | Snubber circuit | |
KR970024485A (en) | Snubber circuit for multi-level power conversion system | |
SU1539937A1 (en) | Self-excited inverter | |
JPH09252576A (en) | Sunbber circuit of dc-dc converter | |
RU68808U1 (en) | AUTONOMOUS AGREED INVERTER WITH RESONANT COMMUTATION | |
Bahador et al. | Improved Half-Bridge Switched Boost Inverter |