JPH0444510B2 - - Google Patents

Info

Publication number
JPH0444510B2
JPH0444510B2 JP56103391A JP10339181A JPH0444510B2 JP H0444510 B2 JPH0444510 B2 JP H0444510B2 JP 56103391 A JP56103391 A JP 56103391A JP 10339181 A JP10339181 A JP 10339181A JP H0444510 B2 JPH0444510 B2 JP H0444510B2
Authority
JP
Japan
Prior art keywords
capacitor
snubber
gto
auxiliary
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56103391A
Other languages
Japanese (ja)
Other versions
JPS586078A (en
Inventor
Arata Kimura
Hiroshi Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56103391A priority Critical patent/JPS586078A/en
Publication of JPS586078A publication Critical patent/JPS586078A/en
Publication of JPH0444510B2 publication Critical patent/JPH0444510B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インバータに係り、特に、直流を交
流に変換する変換器がスイツチング素子で構成さ
れているインバータに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an inverter, and more particularly to an inverter in which a converter for converting direct current to alternating current is composed of switching elements.

〔従来の技術〕[Conventional technology]

従来から、インバータにおける直流を交流に変
換する変換器としてゲートターンオフサイリスタ
(以下GTOと称する)等のスイツチング素子が用
いられている。このGTOを用いてインバータを
構成する場合、GTOのターンオン、ターンオフ
時の電圧を吸収するためにスナバ回路が設けられ
ている。
Conventionally, switching elements such as gate turn-off thyristors (hereinafter referred to as GTO) have been used as converters for converting direct current into alternating current in inverters. When configuring an inverter using this GTO, a snubber circuit is provided to absorb the voltage when the GTO is turned on and turned off.

第1図には、GTOを用いた単相インバータの
構成図が示されている。同図において、単相イン
バータは、直流電源Eから供給される直流を交流
に変換して負荷に供給することができる。この直
流を交流に変換するための変換器として、GTO
1,2,3,4が直流電源Eと交流出力端子T1
T2間に設けられている。GTO1のアノードとカ
ソード間に接続されているダイオードD1、抵抗
R1、コンデンサC1はスナバ回路を構成している。
スナバ回路のコンデンサC1(以下スナバコンデン
サと称する)はGTO1のターンオフ時の電圧を
吸収し、ターンオフ時のスイツチングパワを低減
するために設けられている。ダイオードD1
GTO1がターンオンするときスナバコンデンサ
C1からの放電電流を阻止するために設けられて
いる。すなわち、スナバコンデンサC1が放電す
るとスナバ回路の抵抗R1(以下スナバ抵抗と称す
る)を介して流れることになる。そして、スナバ
コンデンサC1の放電エネルギーを消費するため
にスナバ抵抗R1が設けられている。
FIG. 1 shows a configuration diagram of a single-phase inverter using GTO. In the figure, a single-phase inverter can convert direct current supplied from a direct current power source E into alternating current and supply the alternating current to a load. GTO is used as a converter to convert this DC to AC.
1, 2, 3, and 4 are the DC power supply E and the AC output terminal T 1 ,
Located between T2 . Diode D 1 and resistance connected between the anode and cathode of GTO1
R 1 and capacitor C 1 constitute a snubber circuit.
A snubber circuit capacitor C 1 (hereinafter referred to as a snubber capacitor) is provided to absorb the voltage when the GTO 1 is turned off and to reduce the switching power when the GTO 1 is turned off. Diode D1 is
Snubber capacitor when GTO1 turns on
Provided to block discharge current from C1 . That is, when the snubber capacitor C 1 discharges, the current flows through the snubber circuit resistor R 1 (hereinafter referred to as snubber resistor). A snubber resistor R1 is provided to consume the discharge energy of the snubber capacitor C1 .

又、GTO1がターンオンするときの電流の立
ち上がり上昇率di/dtを抑えると共に、アーム短
絡時の電流を限流するために限流リアクトルL1
が設けられている。限流リアクトルL1にはダイ
オードD2と抵抗R2が並列に接続されている。こ
のダイオードD2はGTO1のターンオン、ターン
オフ時にGTO1に過電圧がかかることを防止す
るために設けられており、抵抗R2はGTO1がタ
ーンオフしてから再びターンオフするまでの間、
限流リアクトルL1に生じるエネルギーを消費さ
せ、GTO1のターンオフ時の電流の立ち上がり
上昇率di/dtの抑制を高めるために設けられてい
る。
In addition, a current limiting reactor L 1 is used to suppress the rise rate di/dt of the current when GTO 1 turns on, and to limit the current when the arm is short-circuited.
is provided. A diode D 2 and a resistor R 2 are connected in parallel to the current limiting reactor L 1 . This diode D 2 is provided to prevent overvoltage from being applied to GTO 1 when it is turned on and off, and the resistor R 2 is provided to prevent overvoltage from being applied to GTO 1 when it is turned on and turned off.
It is provided in order to consume the energy generated in the current limiting reactor L 1 and to increase the suppression of the rise rate di/dt of the current when the GTO 1 is turned off.

なお、GTO2,3,4に設けられているスナ
バ抵抗R3,R5,R7、スナバコンデンサC2,C3
C4、ダイオードD3,D4,D5,D6,D7,D8、抵抗
R4,R6,R8、限流リアクトルL2,L3,L4は、そ
れぞれGTO1に用いられているものと同様の機
能を有するものである。
In addition, snubber resistors R 3 , R 5 , R 7 provided in GTO2, 3, 4, snubber capacitors C 2 , C 3 ,
C 4 , diode D 3 , D 4 , D 5 , D 6 , D 7 , D 8 , resistance
R 4 , R 6 , R 8 and current limiting reactors L 2 , L 3 , L 4 each have the same functions as those used in GTO1.

又、GTO1,2,3,4のアノードとカソー
ド間にはフリーホイルダイオードD9,D10,D11
D12が接続されている。
Furthermore, freewheel diodes D 9 , D 10 , D 11 ,
D 12 is connected.

以上の構成により、第1図に示されているイン
バータにおいて、GTO1,2,3,4をスイツ
チング制御することにより、直流を交流に変換し
て交流出力端子T1,T2間に接続される負荷に供
給することができる。そして、スナバ回路により
GTO1,2,3,4のターンオフ時のスイツチ
ングパワが低減でき、良好なスイツチング動作を
確保することができる。
With the above configuration, in the inverter shown in Fig. 1, by controlling GTO1, 2, 3, and 4 by switching, DC is converted to AC and connected between AC output terminals T 1 and T 2 . can be supplied to the load. And by the snubber circuit
The switching power during turn-off of GTOs 1, 2, 3, and 4 can be reduced, and good switching operation can be ensured.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、GTO1,2,3,4がターンオン
するときスナバコンデンサC1,C2,C3,C4の放
電エネルギーがそれぞれスナバ抵抗R1,R3,R5
R7で消費されるようになつているので、スナバ
回路によつて電力が消費される欠点がある。さら
に、GTOのスイツチング動作の動作周波数が高
くなると、損失が増大する。
However, when GTO1, 2, 3, and 4 are turned on, the discharge energy of snubber capacitors C 1 , C 2 , C 3 , and C 4 is transferred to snubber resistors R 1 , R 3 , R 5 , and
Since the power is consumed by R7 , there is a drawback that power is consumed by the snubber circuit. Furthermore, as the operating frequency of the GTO switching operation increases, losses increase.

又、直流電源EとGTO1,2,3,4の電源
ラインには、第1図の符号L5で示されるように
配線によるインダクタンスが生じる。そのため、
このインダクタンスL5の両端には、GTO1,2,
3,4がターンオフするとき逆起電力が生じる。
そして、このインダクタンスL5のエネルギーは
直流電圧VDに加算されてスナバコンデンサC1
C2,C3,C4に印加されるので、スナバコンデン
サC1,C2,C3,C4が過充電される。特に、大容
量のインバータにおいては、インバータを構成す
る各部品が大きくなり、直流電源EとGTOとの
距離が長くなりインダクタンスL5の値が大きく
なる。そのため、このような場合には、第2図に
示される如く、スナバコンデンサに印加される電
圧VCの先頭値が直流電圧VDの2倍以上になる。
そして、過充電されたスナバコンデンサC1,C2
C3,C4の電荷は、それぞれGTO1,2,3,4
がターンオフするときスナバ抵抗R1,R3,R5
R7を介して放電されるので、スナバ回路による
損失がさらに増大する欠点がある。
Further, in the power supply lines of the DC power supply E and the GTOs 1, 2, 3, and 4, inductance occurs due to the wiring, as shown by the symbol L5 in FIG. Therefore,
At both ends of this inductance L5 , GTO1, 2,
When 3 and 4 turn off, a back electromotive force is generated.
Then, the energy of this inductance L 5 is added to the DC voltage V D and the snubber capacitor C 1 ,
Since the voltage is applied to C 2 , C 3 , and C 4 , the snubber capacitors C 1 , C 2 , C 3 , and C 4 are overcharged. In particular, in a large capacity inverter, each component constituting the inverter becomes large, the distance between the DC power source E and the GTO becomes long, and the value of the inductance L5 becomes large. Therefore, in such a case, as shown in FIG. 2, the leading value of the voltage V C applied to the snubber capacitor becomes more than twice the DC voltage V D.
And the overcharged snubber capacitors C 1 , C 2 ,
The charges of C 3 and C 4 are GTO1, 2, 3, and 4, respectively.
When turns off, the snubber resistors R 1 , R 3 , R 5 ,
Since it is discharged through R7 , there is a disadvantage that the loss due to the snubber circuit further increases.

なお、iAはアノード電流であり、VAKはGTO
のアノードとカソード間の電圧である。
Note that iA is the anode current and V AK is the GTO
is the voltage between the anode and cathode of .

又、従来のインバータにおいて、インバータの
大容量化や動作周波数の高周波化を図るために
は、スナバ抵抗を大容量のものにしなければなら
ないので、インバータが大型化すると共にコスト
高となる欠点がある。
In addition, in conventional inverters, in order to increase the capacity of the inverter and increase the operating frequency, the snubber resistor must have a large capacity, which has the disadvantage of increasing the size and cost of the inverter. .

本発明は、前記従来の課題に鑑みなされたもの
で、その目的は、スイツチング素子のターンオフ
時に吸収したエネルギーがスイツチング素子のタ
ーンオン時に熱エネルギーとして消費されるのを
抑制することができるインバータを提供すること
にある。
The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is to provide an inverter that can suppress energy absorbed when turning off a switching element from being consumed as thermal energy when turning on a switching element. There is a particular thing.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成するために本発明は、スイツチ
ング素子と、このスイツチング素子に逆並列接続
されたフリーホイル用整流素子と、前記スイツチ
ング素子に直列接続されたリアクトルと、コンデ
ンサと整流素子とが直列接続されてその両端が前
記スイツチング素子に並列に接続されたスナバ回
路とを備えたアームを四組有し、これらのアーム
が二組ごとに対を成して分かれ、各対のアームが
スイツチング素子を基準として互いに直列に接続
されてその両端が直流電源に接続され、各対のア
ームの直列接続点が出力端として負荷に接続さ
れ、各アームのスイツチング素子のスイツチング
制御によつて、直流電力を交流電力に変換して負
荷に供給するインバータにおいて、 各アームのスナバ回路用コンデンサと整流素子
との直列接続点と各アームの出力端との間に補助
コンデンサと補助整流素子とが直列接続されて挿
入され、各補助コンデンサの一端側が各出力端に
接続され、各補助整流素子のカソード側がスナバ
回路に接続されており、 各アームの補助コンデンサと補助整流素子との
接続点と直流電源との間に第4整流素子が挿入さ
れ、これら第4整流素子のうち、直流電源の正極
性側に接続されたアームに用いられる第4整流素
子は、アノード側が直流電源の負極性側に接続さ
れ、直流電源の負極性側に接続されたアームに用
いられる第4整流素子は、カソード側が直流電源
の正極性側に接続されていることを特徴とするイ
ンバータを構成したものである。
In order to achieve the above object, the present invention provides a switching element, a freewheel rectifier connected in antiparallel to the switching element, a reactor connected in series to the switching element, and a capacitor and a rectifier connected in series. It has four sets of arms each having a snubber circuit connected at both ends to the switching element in parallel, and these arms are divided into pairs every two sets, and each pair of arms connects the switching element. They are connected in series with each other as a reference, and both ends are connected to a DC power supply, and the series connection point of each pair of arms is connected to a load as an output end, and by controlling the switching elements of each arm, DC power is converted to AC power. In an inverter that converts into electric power and supplies it to a load, an auxiliary capacitor and an auxiliary rectifying element are connected in series and inserted between the series connection point of the snubber circuit capacitor and rectifying element of each arm and the output end of each arm. One end of each auxiliary capacitor is connected to each output terminal, the cathode side of each auxiliary rectifying element is connected to a snubber circuit, and a connection point between the auxiliary capacitor and auxiliary rectifying element of each arm and the DC power supply is connected. A fourth rectifying element is inserted, and among these fourth rectifying elements, the fourth rectifying element used for the arm connected to the positive polarity side of the DC power supply has its anode side connected to the negative polarity side of the DC power supply, and the fourth rectifying element is used for the arm connected to the positive polarity side of the DC power supply. The fourth rectifying element used in the arm connected to the negative polarity side of the inverter is characterized in that the cathode side is connected to the positive polarity side of the DC power source.

〔作用〕[Effect]

前記した手段によれば、スイツチング素子のタ
ーンオフ時にスナバコンデンサに蓄積されていた
電荷は、スイツチング素子のターンオン時に補助
コンデンサに転送される。そして補助コンデンサ
に蓄えられた電荷はスイツチング素子のターンオ
フ時に負荷を介して放電される。
According to the above-described means, the charge accumulated in the snubber capacitor when the switching element is turned off is transferred to the auxiliary capacitor when the switching element is turned on. The charge stored in the auxiliary capacitor is discharged through the load when the switching element is turned off.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の好適な実施例を
説明する。
Hereinafter, preferred embodiments of the present invention will be described based on the drawings.

第3図には、本発明の好適な実施例が示されて
いる。なお、第1図のものと同一又は相当する部
材には同一の符号が付されている。
FIG. 3 shows a preferred embodiment of the invention. Incidentally, members that are the same as or correspond to those in FIG. 1 are given the same reference numerals.

本実施例は、第1図の場合と異なり、GTO1,
2,3,4と直列接続される限流リアクトルL1
L2,L3,L4が交流出力端子T1,T2に接続されて
おり、スナバコンデンサC1,C3がGTO1,3の
アノード側に、スナバコンデンサC2,C4がGTO
2,4のカソード側にそれぞれ接続されている。
そして、スナバコンデンサC1,C2,C3,C4はそ
れぞれダイオードD1,D3,D5,D7を介してGTO
1,2,3,4のカソード側に接続されている。
In this embodiment, unlike the case shown in FIG. 1, GTO1,
Current limiting reactor L 1 connected in series with 2, 3, 4,
L 2 , L 3 , and L 4 are connected to AC output terminals T 1 and T 2 , snubber capacitors C 1 and C 3 are connected to the anode sides of GTO 1 and 3, and snubber capacitors C 2 and C 4 are connected to the GTO
They are connected to the cathode sides of Nos. 2 and 4, respectively.
And snubber capacitors C 1 , C 2 , C 3 , C 4 are connected to GTO via diodes D 1 , D 3 , D 5 , D 7 respectively.
It is connected to the cathode side of 1, 2, 3, and 4.

又、スナバコンデンサC1,C2とダイオードD1
D3の接続部はそれぞれダイオードD13,D14とス
ナバコンデンサC1,C2の電荷を蓄えるための補
助コンデンサC5,C6を介して交流出力端子T1
接続されている。スナバコンデンサC3,C4とダ
イオードD5,D7の接続部はそれぞれダイオード
D15,D16とスナバコンデンサC3,C4の電荷を蓄
えるための補助コンデンサC7,C8を介して交流
出力端子T2に接続されている。
Also, snubber capacitors C 1 , C 2 and diodes D 1 ,
The connecting portion of D 3 is connected to the AC output terminal T 1 via diodes D 13 and D 14 and auxiliary capacitors C 5 and C 6 for storing the charges of snubber capacitors C 1 and C 2 , respectively. The connections between snubber capacitors C 3 and C 4 and diodes D 5 and D 7 are each connected to a diode.
It is connected to the AC output terminal T 2 via D 15 , D 16 and auxiliary capacitors C 7 , C 8 for storing the charges of the snubber capacitors C 3 , C 4 .

ダイオードD13,D14と補助コンデンサC5,C7
の接続部はそれぞれダイオードD17,D18を介し
て直流電源Eの負極性側に接続されている。
Diodes D 13 , D 14 and auxiliary capacitors C 5 , C 7
The connecting portions are connected to the negative polarity side of the DC power source E via diodes D 17 and D 18 , respectively.

ダイオードD14,D16と補助コンデンサC6,C8
の接続部はそれぞれダイオードD19,D20を介し
て直流電源Eの正極性側に接続されている。
Diodes D 14 , D 16 and auxiliary capacitors C 6 , C 8
The connecting portions are connected to the positive polarity side of the DC power source E via diodes D 19 and D 20 , respectively.

なお、各GTOに限流リアクトルが設けられて
いるのは、アーム短絡が生じたときの限流作用を
強めるためである。また、補助コンデンサC5
C6,C7,C8はスナバコンデンサC1,C2,C3,C4
よりも大容量のものが用いられている。
The reason why each GTO is provided with a current limiting reactor is to strengthen the current limiting effect when an arm short circuit occurs. Also, the auxiliary capacitor C 5 ,
C 6 , C 7 , C 8 are snubber capacitors C 1 , C 2 , C 3 , C 4
Larger capacity is used.

以上の構成により本実施例においては、前述の
第1図の場合と同様に、直流電力を交流電力に変
換して負荷に供給することができる。
With the above configuration, in this embodiment, as in the case of FIG. 1 described above, DC power can be converted into AC power and supplied to the load.

本実施例は、第1図においてGTOがターンオ
ンしたときに、スナバコンデンサに充電されてい
た電荷をスナバ抵抗で消費させるようにしていた
のとは異なり、GTOがターンオンしたときに、
スナバコンデンサの電荷が補助コンデンサに転送
されるようになつている。
This embodiment differs from the case in which the snubber resistor consumes the electric charge charged in the snubber capacitor when the GTO turns on in FIG. 1, when the GTO turns on.
The charge on the snubber capacitor is transferred to the auxiliary capacitor.

即ち、GTO1がターンオンすると、スナバコ
ンデンサC1の放電電流はGTO1、限流リアクト
ルL1、補助コンデンサC5、ダイオードD13のルー
プで流れ、スナバコンデンサC1の電荷が補助コ
ンデンサC5に充電される。このとき、GTO2は
ターンオフされているので、GTO2には直流電
圧が印加される。
That is, when GTO1 turns on, the discharge current of snubber capacitor C1 flows through the loop of GTO1, current limiting reactor L1 , auxiliary capacitor C5 , and diode D13 , and the charge of snubber capacitor C1 is charged to auxiliary capacitor C5 . Ru. At this time, since GTO2 is turned off, a DC voltage is applied to GTO2.

次に、GTO1がターンオフすると、負荷のエ
ネルギーにより、GTO4、フリーホイルダイオ
ードD10、限流リアクトルL2の閉ループを循環電
流が流れ続けるので、GTO2の端子電圧はほぼ
OVになる。このため、補助コンデンサC5に蓄積
された電荷は負荷とダイオードD17を介して放電
される。即ち、ダイオードD17は、補助コンデン
サC5に蓄積されたエネルギーを負荷を介して放
出する回路として、補助コンデンサC5に接続さ
れている。
Next, when GTO1 turns off, the circulating current continues to flow through the closed loop of GTO4, freewheel diode D10 , and current limiting reactor L2 due to the energy of the load, so the terminal voltage of GTO2 is approximately
Become an OV. Therefore, the charge accumulated in the auxiliary capacitor C5 is discharged through the load and the diode D17 . That is, the diode D17 is connected to the auxiliary capacitor C5 as a circuit that releases the energy stored in the auxiliary capacitor C5 through the load.

また、補助コンデンサC5の電荷が放電される
ときには、GTO2のスナバコンデンサC2の電荷
はダイオードD14、補助コンデンサC6、負荷を介
して放電される。この放電によりスナバコンデン
サC2の電荷は補助コンデンサC6に蓄積される。
補助コンデンサに蓄積された電荷は、次にGTO
1がターンオンするときに負荷とダイオードD19
を介して放電される。即ち、補助コンデンサC6
に蓄積された電荷は、GTO1がターンオンした
ときに、ダイオードD19、GTO1、限流リアクト
ルL1のループを介して放出される。しかし、こ
のループにはほとんど損失がないので、補助コン
デンサC6から放出された電荷は極性が反転され
て再び補助コンデンサC6に充電される。しかも、
このときスナバコンデンサC2は既に電源電圧ま
で充電されているので、結局は、補助コンデンサ
C6の電荷は、端子T1,T2間に接続された負荷を
介して放出されることになる。
Furthermore, when the charge in the auxiliary capacitor C 5 is discharged, the charge in the snubber capacitor C 2 of the GTO 2 is discharged via the diode D 14 , the auxiliary capacitor C 6 , and the load. This discharge causes the charge in the snubber capacitor C 2 to be stored in the auxiliary capacitor C 6 .
The charge stored on the auxiliary capacitor is then transferred to the GTO
1 turns on when the load and diode D 19
is discharged through. i.e. auxiliary capacitor C 6
The charges accumulated in the GTO1 are released through the loop of the diode D 19 , the GTO1, and the current limiting reactor L 1 when the GTO1 is turned on. However, since there is almost no loss in this loop, the charge discharged from the auxiliary capacitor C 6 has its polarity reversed and is charged again to the auxiliary capacitor C 6 . Moreover,
At this time, the snubber capacitor C2 has already been charged to the power supply voltage, so the auxiliary capacitor
The charge on C 6 will be discharged via the load connected between terminals T 1 and T 2 .

なお、GTO1がターンオフ状態でGTO2がタ
ーンオンしたときも前述と同様な動作が繰り返さ
れる。又、GTO3,4がそれぞれターンオン、
ターンオフする場合も前述と同様な動作となる。
Note that the same operation as described above is repeated when GTO2 is turned on while GTO1 is turned off. Also, GTO3 and 4 are each turned on,
When turning off, the operation is similar to that described above.

このような本実施例によれば、GTOがターン
オンしたとき、スナバコンデンサに充電されてい
た電荷を補助コンデンサに蓄えることができるの
で、従来のようなスナバ抵抗を必要としない。そ
のため、装置の小型化が図れると共に、損失を低
減することができる。
According to this embodiment, when the GTO is turned on, the electric charge stored in the snubber capacitor can be stored in the auxiliary capacitor, so there is no need for a conventional snubber resistor. Therefore, the device can be made smaller and losses can be reduced.

又、さらに、GTOがターンオンしたとき蓄え
られた電荷をGTOがターンオフするとき負荷へ
エネルギーとして供給できるので、損失を低減で
き、電力を有効に利用できる。
Moreover, since the charge stored when the GTO is turned on can be supplied as energy to the load when the GTO is turned off, loss can be reduced and power can be used effectively.

又、本実施例においては、配線によるインダク
タンスL5のエネルギーにより過充電されるスナ
バコンデンサの電荷を電源に回生できる。
Further, in this embodiment, the charge of the snubber capacitor that is overcharged by the energy of the inductance L5 due to the wiring can be regenerated into the power source.

すなわち、スナバコンデンサC1が過充電され
た場合は、この電荷は、ダイオードD17,D18
スナバコンデンサC1、直流電源Eのループによ
り電源に回生され、スナバコンデンサC2が過充
電された場合は、ダイオードD14,D15を介して
電源に回生される。なお、スナバコンデンサC3
C4が過充電された場合も同様に充電電荷は電源
に回生される。
That is, if the snubber capacitor C 1 is overcharged, this charge is transferred to the diodes D 17 , D 18 ,
It is regenerated to the power source through a loop of the snubber capacitor C 1 and the DC power source E, and when the snubber capacitor C 2 is overcharged, it is regenerated to the power source via the diodes D 14 and D 15 . In addition, the snubber capacitor C 3 ,
Even if C 4 is overcharged, the charging charge is similarly regenerated to the power supply.

このように本実施例によれば、配線によるイン
ダクダンスの値が大きくても、スナバコンデンサ
に過充電された電荷は電源に回生されるので、損
失を低減できると共にGTOを保護することがで
きる。
As described above, according to this embodiment, even if the inductance value due to the wiring is large, the charge overcharged in the snubber capacitor is regenerated to the power supply, so that it is possible to reduce loss and protect the GTO.

第4図にはGTOがターンオンしたときスナバ
コンデンサから流れるアノード電流iAとアノー
ド電圧VAKの波形図が示されている。同図におい
て、鎖線は従来のインバータにおける波形図であ
り、実線は本実施例による波形図である。
FIG. 4 shows a waveform diagram of the anode current iA flowing from the snubber capacitor and the anode voltage VAK when the GTO is turned on. In the same figure, the chain line is a waveform diagram of the conventional inverter, and the solid line is a waveform diagram of the present embodiment.

本実施例によるアノード電流iAは尖頭値が大
きくなつているが、GTOのターンオン初期のア
ノード電流iAの値が小さくなつている。このこ
とは、GTOのターンオン初期の電流の立ち上が
り上昇率di/dtが限流リアクトルによつて抑えら
れているためである。一方、従来の場合は、アノ
ード電流iAの値が小さくなつている。このこと
は、スナバ抵抗によつてアノード電流iAの尖頭
値が抑えられているためである。しかし、GTO
のターンオン初期のアノード電流iAとアノード
電圧VAKの値が本実施例よりも大きくなつてい
る。このことは、本実施例の場合よりもGTOの
素子内部での電流の局部集中が大きいことを示し
ている。すなわち、GTOは、GTOがターンオン
すると素子内部の狭い領域が最初に導通状態とな
り、時間の経過と共に、オン領域が広くなるよう
になつている。そのため、GTOのターンオン時
のアノード電流iAの立ち上がり上昇率di/dtが一
定であれば、GTOの素子内部の電流密度の最大
値は時間の経過と共に小さくなる関係にある。従
つて、GTOのターンオン初期のアノード電流iA
の値が小さいことは、GTOの素子内部での電流
の局部集中が小さいことになる。このことは、本
実施例において、アノード電流iAの値が増大し
ても、アノード電圧VAKの値が小さくなつている
ことからも明らかである。
Although the peak value of the anode current iA according to this embodiment is large, the value of the anode current iA at the initial turn-on of the GTO is small. This is because the rise rate di/dt of the current at the initial turn-on of the GTO is suppressed by the current limiting reactor. On the other hand, in the conventional case, the value of the anode current iA is decreasing. This is because the snubber resistor suppresses the peak value of the anode current iA. However, G.T.O.
The values of the anode current iA and the anode voltage VAK at the initial stage of turn-on are larger than those of this embodiment. This indicates that the local concentration of current inside the GTO element is greater than in the case of this example. That is, when the GTO is turned on, a narrow region inside the device first becomes conductive, and as time passes, the on region becomes wider. Therefore, if the rise rate di/dt of the anode current iA at turn-on of the GTO is constant, the maximum value of the current density inside the GTO element decreases over time. Therefore, the anode current iA at the initial turn-on of the GTO
A small value means that local concentration of current inside the GTO element is small. This is also clear from the fact that in this example, even if the value of the anode current iA increases, the value of the anode voltage V AK decreases.

このように本実施例によれば、GTO素子内部
での電流の局部集中を抑えることができるので、
インバータの信頼性の向上が図れる。
In this way, according to this embodiment, local concentration of current inside the GTO element can be suppressed.
The reliability of the inverter can be improved.

なお、本実施例においては、単相インバータに
ついて述べたが、本実施例を3相インバータに適
用できることはいうまでもない。
In this embodiment, a single-phase inverter has been described, but it goes without saying that this embodiment can be applied to a three-phase inverter.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、スイツ
チング素子のターンオフ時に主コンデンサに蓄積
された電荷を、スイツチング素子のターンオン時
に補助コンデンサに転送し、補助コンデンサに蓄
えられた電荷をスイツチング素子のターンオフ時
に負荷を介して放電するようにしたため、スイツ
チング素子のターンオフ時に吸収したエネルギー
がスイツチング素子のターンオン時に熱エネルギ
ーとして消費されるのを抑制することができ、イ
ンバータにおける損失の低減に寄与することがで
きる。
As explained above, according to the present invention, the charge accumulated in the main capacitor when the switching element is turned off is transferred to the auxiliary capacitor when the switching element is turned on, and the charge accumulated in the auxiliary capacitor is transferred when the switching element is turned off. Since the discharge is performed through the load, it is possible to suppress the energy absorbed when the switching element is turned off from being consumed as thermal energy when the switching element is turned on, and this can contribute to reducing loss in the inverter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来の単相インバータの構成図、第
2図は、第1図に示されているGTOの動作波形
図、第3図は、本発明に係る実施例を示す構成
図、第4図は、本発明と従来例を比較するための
GTOの動作波形図である。 1,2,3,4……GTO、C1,C2,C3,C4
…スナバコンデンサ、L1,L2,L3,L4……限流
リアクトル、E……直流電源、T1,T2……交流
出力端子、C5,C6,C7,C8……補助コンデンサ、
D1〜D8,D13〜D20……ダイオード、D9,D10
D11,D12……フリーホイルダイオード。
FIG. 1 is a configuration diagram of a conventional single-phase inverter, FIG. 2 is an operating waveform diagram of the GTO shown in FIG. 1, and FIG. 3 is a configuration diagram showing an embodiment according to the present invention. Figure 4 is for comparing the present invention and the conventional example.
FIG. 3 is an operation waveform diagram of GTO. 1, 2, 3, 4...GTO, C 1 , C 2 , C 3 , C 4 ...
... Snubber capacitor, L 1 , L 2 , L 3 , L 4 ... Current limiting reactor, E ... DC power supply, T 1 , T 2 ... AC output terminal, C 5 , C 6 , C 7 , C 8 ... ...auxiliary capacitor,
D1 to D8 , D13 to D20 ...Diode, D9 , D10 ,
D11 , D12 ...Freewheel diode.

Claims (1)

【特許請求の範囲】 1 スイツチング素子と、このスイツチング素子
に逆並列接続されたフリーホイル用整流素子と、
前記スイツチング素子に直列接続されたリアクト
ルと、コンデンサと整流素子とが直列接続されて
その両端が前記スイツチング素子に並列に接続さ
れたスナバ回路とを備えたアームを四組有し、こ
れらのアームが二組ごとに対を成して分かれ、各
対のアームがスイツチング素子を基準として互い
に直列に接続されてその両端が直流電源に接続さ
れ、各対のアームの直列接続点が出力端として負
荷に接続され、各アームのスイツチング素子のス
イツチング制御によつて、直流電力を交流電力に
変換して負荷に供給するインバータにおいて、 各アームのスナバ回路用コンデンサと整流素子
との直列接続点と各アームの出力端との間に補助
コンデンサと補助整流素子とが直列接続されて挿
入され、各補助コンデンサの一端側が各出力端に
接続され、各補助整流素子のカソード側がスナバ
回路に接続されており、 各アームの補助コンデンサと補助整流素子との
接続点と直流電源との間に第4整流素子が挿入さ
れ、これら第4整流素子のうち、直流電源の正極
性側に接続されたアームに用いられる第4整流素
子は、アノード側が直流電源の負極性側に接続さ
れ、直流電源の負極性側に接続されたアームに用
いられる第4整流素子は、カソード側が直流電源
の正極性側に接続されていることを特徴とするイ
ンバータ。
[Claims] 1. A switching element, a freewheel rectifier connected in antiparallel to the switching element,
It has four sets of arms each including a reactor connected in series to the switching element, and a snubber circuit in which a capacitor and a rectifying element are connected in series and both ends of which are connected in parallel to the switching element. Each pair of arms is connected in series with the switching element as a reference, both ends of which are connected to a DC power supply, and the series connection point of each pair of arms is connected to a load as an output end. In the inverter that converts DC power into AC power and supplies it to the load by switching control of the switching elements of each arm, the series connection point between the snubber circuit capacitor and rectifier of each arm and the rectifying element of each arm are connected. An auxiliary capacitor and an auxiliary rectifying element are connected in series and inserted between the output terminal, one end of each auxiliary capacitor is connected to each output terminal, and the cathode side of each auxiliary rectifying element is connected to a snubber circuit. A fourth rectifying element is inserted between the connection point between the auxiliary capacitor and the auxiliary rectifying element of the arm and the DC power supply, and among these fourth rectifying elements, the fourth rectifying element used in the arm connected to the positive polarity side of the DC power supply The four rectifying elements have their anodes connected to the negative polarity side of the DC power supply, and the fourth rectifying elements used in the arms connected to the negative polarity side of the DC power supply have their cathodes connected to the positive polarity side of the DC power supply. An inverter characterized by:
JP56103391A 1981-07-03 1981-07-03 Inverter Granted JPS586078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56103391A JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56103391A JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Publications (2)

Publication Number Publication Date
JPS586078A JPS586078A (en) 1983-01-13
JPH0444510B2 true JPH0444510B2 (en) 1992-07-21

Family

ID=14352765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56103391A Granted JPS586078A (en) 1981-07-03 1981-07-03 Inverter

Country Status (1)

Country Link
JP (1) JPS586078A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178975A (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Inverter
JPH06106022B2 (en) * 1984-10-22 1994-12-21 三菱電機株式会社 Inverter device
JP2555621B2 (en) * 1987-08-28 1996-11-20 富士電機株式会社 Inverter energy recovery circuit
JP2674341B2 (en) * 1991-03-27 1997-11-12 三菱電機株式会社 Snubber circuit of power converter
JP4926595B2 (en) * 2006-08-07 2012-05-09 アロン化成株式会社 Fitting fitting aid

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725172A (en) * 1980-07-17 1982-02-09 Toshiba Corp Power converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725172A (en) * 1980-07-17 1982-02-09 Toshiba Corp Power converter

Also Published As

Publication number Publication date
JPS586078A (en) 1983-01-13

Similar Documents

Publication Publication Date Title
JP2585739B2 (en) Power converter
US4853836A (en) Snubber energy regenerating circuit
US5550730A (en) Power converting apparatus for system interconnection
JPH0435994B2 (en)
JP2004080880A (en) Snubber circuit
JPH0444510B2 (en)
GB2337643A (en) Power converter
JPH01295675A (en) Snubber circuit for dc power supply
JPH0315430B2 (en)
JP2619165B2 (en) Power converter
JP2001169563A (en) Three-level inverter
JPS6215023B2 (en)
JP2555621B2 (en) Inverter energy recovery circuit
JPH09252576A (en) Sunbber circuit of dc-dc converter
JP2861430B2 (en) Rectifier circuit
JPH0336221Y2 (en)
JPH0667176B2 (en) Gate turn-off thyristor device
JP2000184710A (en) Dc-dc converter insulated by transformer
JP2528811B2 (en) Power converter
JP2529659B2 (en) Snubber circuit of self-extinguishing type switching element
JP2712745B2 (en) Semiconductor element protection circuit
JP3045301B2 (en) Switching element loss recovery circuit
JP2755601B2 (en) Power converter
JP2807284B2 (en) Snubber circuit
JP2002218653A (en) Power converter with electric double layer capacitor applied