JPH02100519A - Frequency synthesizer - Google Patents

Frequency synthesizer

Info

Publication number
JPH02100519A
JPH02100519A JP63254199A JP25419988A JPH02100519A JP H02100519 A JPH02100519 A JP H02100519A JP 63254199 A JP63254199 A JP 63254199A JP 25419988 A JP25419988 A JP 25419988A JP H02100519 A JPH02100519 A JP H02100519A
Authority
JP
Japan
Prior art keywords
frequency
voltage
variable
switching
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63254199A
Other languages
Japanese (ja)
Inventor
Shigeki Saito
茂樹 斉藤
Yasushi Yamao
泰 山尾
Toshio Nojima
俊雄 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63254199A priority Critical patent/JPH02100519A/en
Priority to US07/400,665 priority patent/US4980652A/en
Priority to CA000609987A priority patent/CA1325251C/en
Priority to DE68916889T priority patent/DE68916889T2/en
Priority to EP89308858A priority patent/EP0360442B1/en
Publication of JPH02100519A publication Critical patent/JPH02100519A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To improve the stability of a frequency and the purity of an oscillation waveform and to switch an oscillation frequency at a high speed by inserting a band variable filter between a voltage supply means and a voltage control oscillator, setting the width of a pass band width at the time of switching the oscillation frequency and setting it narrow after convergence. CONSTITUTION:For switching the frequency, the alteration of the frequency in a variable frequency divider 2, the alteration of input data in a digital/ analogue converter 6 and the band-alteration of a band variable filter 8 are simultaneously performed, and the width of the pass band of the band variable filter 8 is set to W1 which is wider than W2. Thus, the output voltage of the digital analogue converter 6 is transmitted to an adder 7 at a high speed, and the control voltage of the voltage control oscillator 1 is altered to V2 at the high speed. Thus, the high speed switching of a frequency is attained. After switching, the width of the pass band of the band variable filter 8 is reset to W2. Thus, noise which has occurred in the digital/analogue converter 6 is controlled and the deterioration of a noise characteristic in the output of the voltage control oscillator 1 is prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周波数安定度および発振波形の純度が高く、
しかも発振周波数の高速切替が可能な周波数シンセサイ
ザに関する。さらに詳しくは、位相同期ループを用い、
この位相同期ループの収束時間を短縮するため、発振周
波数の切替時に位相同期ループの外から電圧制御発振器
に電圧を供給する構成の周波数シンセサイザに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention has high frequency stability and purity of oscillation waveform,
Moreover, the present invention relates to a frequency synthesizer capable of high-speed switching of oscillation frequency. More specifically, using a phase-locked loop,
In order to shorten the convergence time of this phase-locked loop, the present invention relates to a frequency synthesizer configured to supply a voltage to a voltage-controlled oscillator from outside the phase-locked loop when switching the oscillation frequency.

本発明は、特に、無線通信機の局部発振器および発送波
発振器に利用するに適する。
The present invention is particularly suitable for use in local oscillators and outgoing wave oscillators of wireless communication devices.

本発明は、発振周波数を切替後における位相同期ループ
外の電圧供給手段からの雑音を防止することにより、周
波数シンセサイザの発振波形の純度を高めるものである
The present invention improves the purity of the oscillation waveform of a frequency synthesizer by preventing noise from voltage supply means outside the phase-locked loop after switching the oscillation frequency.

〔従来の技術〕[Conventional technology]

第8図は周波数シンセサイザの第一の従来例を示すブロ
ック構成図である。
FIG. 8 is a block diagram showing a first conventional example of a frequency synthesizer.

この周波数シンセサイザは、位相同期ループにより構成
され、電圧制御発振器1、可変分周器2、基準発振器3
、位相比較器4およびループフィルタ5を備える。
This frequency synthesizer is composed of a phase-locked loop, and includes a voltage controlled oscillator 1, a variable frequency divider 2, and a reference oscillator 3.
, a phase comparator 4 and a loop filter 5.

電圧制御発振器1は人力制御電圧に応じてその発振周波
数を変化させる。可変分周器2は、電圧制御発振器1の
出力を分周した分周信号を出力する。基準発振器3は位
相比較の基準となる基準周波数信号を発生する。位相比
較器4は、基準発振器3からの基準周波数信号と、可変
分周器2からの分周信号との位相を比較し、二つの入力
信号の位相差が小さくなるように、ループフィルタ5の
充放電を制御する。ループフィルタ5は、位相比較器4
の出力を平滑化して電圧制御発振器1に出力する。
The voltage controlled oscillator 1 changes its oscillation frequency according to the human control voltage. The variable frequency divider 2 outputs a frequency-divided signal obtained by dividing the output of the voltage-controlled oscillator 1. The reference oscillator 3 generates a reference frequency signal that serves as a reference for phase comparison. The phase comparator 4 compares the phases of the reference frequency signal from the reference oscillator 3 and the frequency-divided signal from the variable frequency divider 2, and adjusts the phase of the loop filter 5 so that the phase difference between the two input signals becomes small. Controls charging and discharging. The loop filter 5 is the phase comparator 4
The output is smoothed and output to the voltage controlled oscillator 1.

これにより電圧制御発振器1は、可変分周器2の分周数
Nに対応する周波数で発振する。この周波数は安定であ
る。また、可変分周器2の分周数Nを変更することによ
り、電圧制御発振器1の発振周波数を選択できる。
As a result, the voltage controlled oscillator 1 oscillates at a frequency corresponding to the frequency division number N of the variable frequency divider 2. This frequency is stable. Further, by changing the frequency division number N of the variable frequency divider 2, the oscillation frequency of the voltage controlled oscillator 1 can be selected.

可変分周器2の分周数Nを変更すると、位相同期ループ
の帰還回路により、電圧制御発振器1の発振周波数が収
束していく。この発振周波数の収束時間、すなわち周波
数の切替に要する時間は、ループフィルタ5の時定数に
依存する。このため、発振周波数が安定になるような時
定数を選択すると、周波数切替時間が長くなる欠点があ
った。
When the frequency division number N of the variable frequency divider 2 is changed, the oscillation frequency of the voltage controlled oscillator 1 is converged by the feedback circuit of the phase locked loop. The convergence time of this oscillation frequency, that is, the time required for switching the frequency, depends on the time constant of the loop filter 5. For this reason, if a time constant that stabilizes the oscillation frequency is selected, there is a drawback that the frequency switching time becomes long.

第9図は周波数シンセサイザの第二の従来例を示すブロ
ック構成図である。
FIG. 9 is a block diagram showing a second conventional example of a frequency synthesizer.

この従来例は、周波数切替先の発振周波数に相当する制
御電圧を位相同期ループの外から電圧制御発振器1に直
接に与えることにより、ループフィルタ5の時定数に依
存せずに周波数切替時間を短縮するものである。このた
め、第一の従来例の構成に加えて、ディジタル・アナロ
グ変換器6、加算器7および制御回路9を備える。
This conventional example shortens the frequency switching time without depending on the time constant of the loop filter 5 by directly applying a control voltage corresponding to the oscillation frequency of the frequency switching destination to the voltage controlled oscillator 1 from outside the phase-locked loop. It is something to do. Therefore, in addition to the configuration of the first conventional example, a digital-to-analog converter 6, an adder 7, and a control circuit 9 are provided.

制御回路9は、周波数切替時に、可変分周器2の分周数
Nを変更するとともに、周波数切替先の発振周波数に相
当する値をディジタル・アナログ変換器6に人力する。
At the time of frequency switching, the control circuit 9 changes the frequency division number N of the variable frequency divider 2 and inputs a value corresponding to the oscillation frequency to which the frequency is to be switched to the digital-to-analog converter 6.

加算器7は、ディジタル・アナログ変換器6の出力をル
ープフィルタ5の出力に加算し、加算された制御電圧を
電圧制御発振器1に供給する。
Adder 7 adds the output of digital-to-analog converter 6 to the output of loop filter 5 and supplies the added control voltage to voltage-controlled oscillator 1.

切替後の発振周波数の安定化については、第一の従来例
と同様に、位相同期ループにより行う。
Stabilization of the oscillation frequency after switching is performed using a phase-locked loop, as in the first conventional example.

〔発明が解決しようとする問題点〕 しかし、ディジタル・アナログ変換器6の出力に雑音が
含まれていると、その雑音が電圧制御発振器1の制御電
圧に直接に加算されてしまう。その場合には、電圧制御
発振器1の発振周波数が雑音により周波数変調され、発
振波形の純度が劣化する欠点があった。
[Problems to be Solved by the Invention] However, if the output of the digital-to-analog converter 6 contains noise, the noise is directly added to the control voltage of the voltage-controlled oscillator 1. In that case, the oscillation frequency of the voltage controlled oscillator 1 is frequency modulated by noise, resulting in a disadvantage that the purity of the oscillation waveform deteriorates.

本発明は、ディジタル・アナログ変換器を付加したこと
による発振純度の劣化を防止できる周波数シンセサイザ
を提供することを目的とする。
An object of the present invention is to provide a frequency synthesizer that can prevent deterioration in oscillation purity due to the addition of a digital-to-analog converter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の第一の観点によると、位相同期ループの帰還路
に設けられた可変分周器と、この可変分周器の分周数を
切り替えることにより発振周波数を制御する発振周波数
制御手段とを備え、この発振周波数制御手段は、可変分
周器の分周数の切替に同期して切替後の分周数に対応す
る制御電圧を位相同期ループ内の電圧制御発振器に供給
し、その発振周波数を高速に変化させる電圧供給手段を
含む周波数シンセサイザにおいて、電圧供給手段は通過
帯域幅が可変の帯域可変フィルタを含み、発振周波数制
御手段は、前記切替の後に帯域可変フィルタの通過帯域
幅を狭く設定する帯域幅制御手段を含むことを特徴とす
る周波数シンセサイザが提供される。
According to a first aspect of the present invention, a variable frequency divider provided in a feedback path of a phase-locked loop, and an oscillation frequency control means for controlling an oscillation frequency by switching the frequency division number of the variable frequency divider. This oscillation frequency control means supplies a control voltage corresponding to the switched frequency division number to the voltage controlled oscillator in the phase-locked loop in synchronization with the switching of the frequency division number of the variable frequency divider, and adjusts its oscillation frequency. In the frequency synthesizer, the voltage supply means includes a variable band filter having a variable pass band width, and the oscillation frequency control means narrows the pass band width of the variable band filter after the switching. A frequency synthesizer is provided, the frequency synthesizer including a bandwidth control means.

電圧供給手段はディジタル・アナログ変換器を含み、可
変分周器の分周数またはそれに相当するディジタル値が
入力され、このディジタル値に対応するアナログ電圧を
出力する。
The voltage supply means includes a digital-to-analog converter, receives the frequency division number of the variable frequency divider or a digital value equivalent thereto, and outputs an analog voltage corresponding to this digital value.

また、本発明の第二の観点によると、電圧供給手段が位
相同期ループ内に設けられたループフィルタ内の電圧保
持手段に接続され、発振周波数制御手段は、電圧供給手
段からの制御電圧が電圧保持手段に蓄えられた後に電圧
供給手段を切り離す手段を含むことを特徴とする周波数
シンセサイザが提供される。
Further, according to the second aspect of the present invention, the voltage supply means is connected to the voltage holding means in the loop filter provided in the phase-locked loop, and the oscillation frequency control means is configured such that the control voltage from the voltage supply means is A frequency synthesizer is provided, characterized in that it includes means for disconnecting the voltage supply means after being stored in the holding means.

可変分周器としてリセット付可変分周器を用いることが
できる。その場合に、発振周波数制御手段は、電圧制御
発振器の制御電圧が切替先の周波数に対応した電圧に設
定された直後に、基準信号の立ち上がりまたは立ち下が
りのエツジに同期して、リセット付可変分周器を瞬間的
にリセットする手段を含むことが望ましい。
A variable frequency divider with reset can be used as the variable frequency divider. In this case, immediately after the control voltage of the voltage controlled oscillator is set to a voltage corresponding to the switching destination frequency, the oscillation frequency control means is configured to control the variable frequency control with reset in synchronization with the rising or falling edge of the reference signal. It is desirable to include means for instantaneously resetting the clock.

〔作 用〕[For production]

本発明の第一の観点では、電圧供給手段と電圧制御発振
器との間に帯域可変フィルタを挿入し、発振周波数の切
替時にはその通過帯域幅を広く設定し、収束後には狭く
設定する。これにより、切替時には立ち上がりの速い制
御電圧を供給し、発振周波数が安定した後は、電圧供給
手段の雑音が電圧制御発振器に伝達することを防止する
In the first aspect of the present invention, a variable band filter is inserted between the voltage supply means and the voltage controlled oscillator, and its passband width is set wide when switching the oscillation frequency, and narrowed after convergence. As a result, a quickly rising control voltage is supplied at the time of switching, and after the oscillation frequency is stabilized, noise from the voltage supply means is prevented from being transmitted to the voltage controlled oscillator.

また、本発明の第二の観点では、周波数切替後に電圧供
給手段を位相同期ループから切り離す。
In a second aspect of the invention, the voltage supply means is separated from the phase-locked loop after frequency switching.

〔実施例〕〔Example〕

第1図は本発明第一実施例周波数シンセサイザのブロッ
ク構成図である この周波数シンセサイザは、電圧制御発振器1と、この
電圧制御発振器1の出力を分周する可変分周器2と、こ
の可変分周器2の出力位相を基準発振器3から供給され
る基準信号の位相と比較する位相比較器4と、この位相
比較器4の出力を平滑化して電圧制御発振器1に供給す
るループフィルタ5と、可変分周器2の分周数を切り替
えることにより電圧制御発振器1の発振周波数を制御す
る発振周波数制御手段とを備える。この発振周波数制御
手段は、制御回路9を備え、可変分周器2の分周数を切
り替えるときに、切替後の分周数に対応する制御電圧を
電圧制御発振器1に供給してその発振周波数を高速に変
化させる電圧供給手段として、アナログ・ディジタル変
換器6、このアナログ・ディジタル変換器6の出力に接
続された帯域可変フィルタ8およびこの帯域可変フィル
タ8の出力をループフィルタ5の出力に加算する加算器
7を備える。
FIG. 1 is a block diagram of a frequency synthesizer according to a first embodiment of the present invention. a phase comparator 4 that compares the output phase of the frequency generator 2 with the phase of the reference signal supplied from the reference oscillator 3; a loop filter 5 that smoothes the output of the phase comparator 4 and supplies it to the voltage controlled oscillator 1; The oscillation frequency control means controls the oscillation frequency of the voltage controlled oscillator 1 by switching the frequency division number of the variable frequency divider 2. This oscillation frequency control means includes a control circuit 9, and when switching the frequency division number of the variable frequency divider 2, supplies a control voltage corresponding to the switched frequency division number to the voltage controlled oscillator 1 to increase its oscillation frequency. As a voltage supply means for rapidly changing the voltage, an analog/digital converter 6, a variable band filter 8 connected to the output of the analog/digital converter 6, and an output of the variable band filter 8 are added to the output of the loop filter 5. An adder 7 is provided.

ここで本実施例の特徴とするところは、電圧供給手段に
通過帯域幅が可変の帯域可変フィルタ8を備え、制御回
路9は、可変分周器2の分周数切替の後に帯域可変フィ
ルタ8の通過帯域幅を狭く設定する帯域幅制御手段を含
むことにある。
Here, the feature of this embodiment is that the voltage supply means includes a band variable filter 8 whose pass band width is variable, and the control circuit 9 controls the band variable filter 8 after switching the frequency division number of the variable frequency divider 2. The present invention includes a bandwidth control means for narrowing the passband width of the transmitter.

この周波数シンセサイザは、定常状態では通常の位相同
期ループとして動作する。すなわち、電圧制御発振器1
からは、基準発振器3の出力信号と同等の安定度をもっ
た信号が、可変分周器2に設定された分周数Nに対応す
る周波数で得られる。
This frequency synthesizer operates as a normal phase-locked loop in steady state. That is, voltage controlled oscillator 1
, a signal having the same stability as the output signal of the reference oscillator 3 is obtained at a frequency corresponding to the frequency division number N set in the variable frequency divider 2.

ただし、電圧制御発振器10制御電圧v1は、ループフ
ィルタ5の出力電圧にディジタル・アナログ変換器6の
出力電圧を加えたものである。したがって、周波数F+
で発振しているとすると、ループフィルタ5では、電圧
制御発振器1の制御電圧VIからディジタル・アナログ
変換器6の出力電圧VI   VLを差し引いた電圧値
VLを中心に充放電を行う。このときディジタル・アナ
ログ変換器6には、制御回路9からデータD1が人力さ
れる。また、ディジタル・アナログ変換器6の出力側に
接続された帯域可変フィルタ8は、その通過帯域が狭く
設定され、ディジタル・アナログ変換器6で発生する雑
音を電圧制御発振器1に伝達しないように抑圧する。こ
のときの通過帯域幅をW2とする。
However, the control voltage v1 of the voltage controlled oscillator 10 is the sum of the output voltage of the loop filter 5 and the output voltage of the digital-to-analog converter 6. Therefore, frequency F+
Assuming that the loop filter 5 is oscillating, the loop filter 5 performs charging and discharging around a voltage value VL obtained by subtracting the output voltage VIVL of the digital-to-analog converter 6 from the control voltage VI of the voltage-controlled oscillator 1. At this time, data D1 is inputted to the digital-to-analog converter 6 from the control circuit 9. Furthermore, the variable band filter 8 connected to the output side of the digital-to-analog converter 6 has a narrow passband, and suppresses the noise generated in the digital-to-analog converter 6 so as not to transmit it to the voltage-controlled oscillator 1. do. The passband width at this time is assumed to be W2.

次に、周波数F1から周波数F2に切り替える場合につ
いて説明する。周波数切替は、可変分周器2の分周数の
変更、ディジタル・アナログ変換器6の入力データの変
更、および帯域可変フィルタ8の帯域変更を同時に行う
。これらの変更は、制御回路9の制御により行われる。
Next, the case of switching from frequency F1 to frequency F2 will be described. In frequency switching, the frequency division number of the variable frequency divider 2 is changed, the input data of the digital-to-analog converter 6 is changed, and the band of the variable band filter 8 is changed at the same time. These changes are performed under the control of the control circuit 9.

可変分周器2の分周数については、周波数F1に対応す
る分周数N1から周波数F2に対応する分周数N2に変
更する。ディジタル・アナログ変換器6の入力データに
ついては、周波数F2に相当する電圧制御発振器1の制
御電圧をV2とすると、周波数F+  (電圧VI  
VL)に対応するデータD1から、V、−V盟 に相当
するデータD2に変更する。
The frequency division number of the variable frequency divider 2 is changed from the frequency division number N1 corresponding to the frequency F1 to the frequency division number N2 corresponding to the frequency F2. Regarding the input data of the digital-to-analog converter 6, if the control voltage of the voltage controlled oscillator 1 corresponding to the frequency F2 is V2, then the frequency F+ (voltage VI
Data D1 corresponding to VL) is changed to data D2 corresponding to V, -V alliance.

この分周数変更およびディジタル・アナログ変換器6の
データ変更と同時に、帯域可変フィルタ8の通過帯域幅
をW2より広いWlに設定する。
At the same time as changing the frequency division number and changing the data of the digital-to-analog converter 6, the passband width of the variable band filter 8 is set to Wl, which is wider than W2.

これにより、ディジタル・アナログ変換器6の出力電圧
が高速に加算器7に伝達し、電圧制御発振器1の制御電
圧が高速にV2変更される。これにより、高速周波数切
替が可能となる。
As a result, the output voltage of the digital-to-analog converter 6 is transmitted to the adder 7 at high speed, and the control voltage of the voltage controlled oscillator 1 is changed to V2 at high speed. This allows high-speed frequency switching.

周波数を切り替えた後は、帯域可変フィルタ8の通過帯
域幅を再びW2に再設定する。これにより、ディジタル
・アナログ変換器6で発生した雑音を抑圧し、電圧制御
発振器lの出力における雑音特性の劣化を防止する。
After switching the frequency, the passband width of the variable band filter 8 is reset to W2 again. This suppresses the noise generated in the digital-to-analog converter 6 and prevents deterioration of the noise characteristics in the output of the voltage controlled oscillator l.

したがって、定常状態の電圧制御発振器1の雑音特性を
劣化させることなく、周波数を高速に切り替えることが
できる。
Therefore, the frequency can be switched at high speed without deteriorating the noise characteristics of the voltage controlled oscillator 1 in a steady state.

第2図は帯域可変フィルタ8の具体的な回路の一例を示
す。この帯域可変フィルタ8は、制御電圧により抵抗値
が変化する電圧制御抵抗器81と、コンデンサ82とに
より構成される。
FIG. 2 shows an example of a specific circuit of the variable band filter 8. In FIG. This variable band filter 8 is composed of a voltage controlled resistor 81 whose resistance value changes depending on a control voltage, and a capacitor 82.

第3図は電圧制御抵抗器81の一例を示す。電圧制御抵
抗器81は、ゲートに印加された電圧によりソースとド
レインとの間の抵抗値が変化する電界効果トランジスタ
を使用できる。抵抗値が大きいときには通過帯域幅が狭
くなり、抵抗が小さいときには通過帯域幅が広くなる。
FIG. 3 shows an example of the voltage controlled resistor 81. As the voltage controlled resistor 81, a field effect transistor whose resistance value between the source and drain changes depending on the voltage applied to the gate can be used. When the resistance value is large, the pass band width becomes narrow, and when the resistance value is small, the pass band width becomes wide.

第4図は本発明第二実施例周波数シンセサイザのブロッ
ク構成図である。
FIG. 4 is a block diagram of a frequency synthesizer according to a second embodiment of the present invention.

この実施例は、帯域可変フィルタ8とループフィルタ5
の電圧を加算するために、帯域可変フィルタ8の出力を
直接にループフィルタ5に接続して加算することが第一
実施例と異なる。この場合の動作は第一実施例と同等で
ある。
This embodiment includes a variable band filter 8 and a loop filter 5.
This embodiment differs from the first embodiment in that the output of the variable band filter 8 is directly connected to the loop filter 5 in order to add the voltages. The operation in this case is the same as in the first embodiment.

第5図は本発明第三実施例周波数シンセサイザのブロッ
ク構成図である。
FIG. 5 is a block diagram of a frequency synthesizer according to a third embodiment of the present invention.

この実施例は、帯域可変フィルタ8を加算器7と電圧制
御発振器lとの間に接続したことが第一実施例と異なる
。ただし、その動作は同等である。
This embodiment differs from the first embodiment in that a variable band filter 8 is connected between the adder 7 and the voltage controlled oscillator l. However, the behavior is the same.

この実施例の場合も、周波数切替時に帯域可変フィルタ
8の帯域を変更する。これにより、定常状態における電
圧制御発振器1の雑音特性を劣化させることなく、周波
数切替を高速に行うことができる。
In this embodiment as well, the band of the variable band filter 8 is changed at the time of frequency switching. Thereby, frequency switching can be performed at high speed without deteriorating the noise characteristics of the voltage controlled oscillator 1 in a steady state.

第6図は本発明第四実施例周波数シンセサイザのブロッ
ク構成図である。
FIG. 6 is a block diagram of a frequency synthesizer according to a fourth embodiment of the present invention.

本実施例は、ディジタル・アナログ変換器6がループフ
ィルタ5内のコンデンサに接続され、ディジタル・アナ
ログ変換器6からの制御電圧がこのコンデンサに蓄えら
れた後にディジタル・アナログ変換器6を切り離す手段
として、ディジタル・アナログ変換器6と前記コンデン
サとの間にスイッチ10を備える。
In this embodiment, the digital-to-analog converter 6 is connected to a capacitor in the loop filter 5, and the control voltage from the digital-to-analog converter 6 is stored in this capacitor, and then the digital-to-analog converter 6 is disconnected. , a switch 10 is provided between the digital-to-analog converter 6 and the capacitor.

定常状態では、制御回路9によりスイッチ10が開かれ
、ディジタル・アナログ変換器6はループフィルタ5か
ら遮断される。したがって、このときには通常の位相同
期ループの動作となり、電圧制御発振器1からは、基準
発振器3の出力信号と同等の安定度をもった信号が、可
変分周器2に設定された分周数Nに対応した周波数で得
られる。
In steady state, the control circuit 9 opens the switch 10 and disconnects the digital-to-analog converter 6 from the loop filter 5. Therefore, at this time, the normal phase-locked loop operates, and the voltage-controlled oscillator 1 outputs a signal with the same stability as the output signal of the reference oscillator 3 at the frequency division number N set in the variable frequency divider 2. Obtained at the frequency corresponding to.

次に、周波数F1から周波数F2に切り替える場合につ
いて説明する。
Next, the case of switching from frequency F1 to frequency F2 will be described.

まず、周波数を切り替える前に、ディジタル・アナログ
変換器6に、周波数切替後の定常状態に右けるループフ
ィルタ5内のコンデンサの両端の電圧V2をあらかじめ
設定しておく。次に、周波数切替を行うため、制御回路
9により、可変分周器2に周波数切替先の周波数F2に
対応する分周数N2を設定すると同時に、スイッチ10
を閉じて、ディジタル・アナログ変換器6の出力電圧V
2をループフィルタ5内のコンデンサの両端に印加する
。これにより、コンデンサが急速に充電され、電圧制御
発振器lの周波数は高速に周波数F2に切り替わる。続
いて、コンデンサの充電が終了した後に、スイッチ10
を開いてディジタル・アナログ変換器6の出力をループ
フィルタ6から遮断する。
First, before switching the frequency, the voltage V2 across the capacitor in the loop filter 5, which will be in a steady state after the frequency switching, is set in advance in the digital-to-analog converter 6. Next, in order to perform frequency switching, the control circuit 9 sets the frequency division number N2 corresponding to the frequency F2 to which the frequency is to be switched in the variable frequency divider 2, and at the same time, the switch 10
, the output voltage V of the digital-to-analog converter 6
2 is applied across the capacitor in the loop filter 5. As a result, the capacitor is rapidly charged, and the frequency of the voltage controlled oscillator I is quickly switched to the frequency F2. Subsequently, after charging of the capacitor is completed, switch 10 is turned on.
is opened to cut off the output of the digital-to-analog converter 6 from the loop filter 6.

スイッチ10を閉じてから再び開くまでの時間は、コン
デンサの充電時間をあらかじめ測定し、その値から決定
する。また、コンデンサの充電時間が長い場合には、デ
ィジクル・アナログ変換器6の出力波形がオーバシュー
ト波形となるように制御して充電時間を短縮することも
できる。
The time from when the switch 10 is closed to when it is reopened is determined by measuring the charging time of the capacitor in advance and using that value. Furthermore, if the charging time of the capacitor is long, the charging time can be shortened by controlling the output waveform of the digital-to-analog converter 6 to have an overshoot waveform.

ディジタル・アナログ変換器6の出力は、スイッチ10
を介してループフィルタ5のコンデンサに直接接続され
ている。このため、ディジタル・アナログ変換器6の出
力インピーダンスが十分小さいならば、コンデンサの充
電は非常に高速に行われる。また、コンデンサが充電さ
れた後にディジタル・アナログ変換器6がループフィル
タ5から遮断されるので、ディジタル・アナログ変換器
6から発生する雑音も遮断され、電圧制御発振器1の発
振信号に影響を及ぼすことがない。したがって、電圧制
御発振器1の発振信号の雑音特性を劣化されることなく
、周波数切替を高速に行うことができる。
The output of the digital-to-analog converter 6 is connected to the switch 10
It is directly connected to the capacitor of the loop filter 5 via. Therefore, if the output impedance of the digital-to-analog converter 6 is sufficiently small, the capacitor can be charged very quickly. Further, since the digital-to-analog converter 6 is cut off from the loop filter 5 after the capacitor is charged, the noise generated from the digital-to-analog converter 6 is also cut off, and does not affect the oscillation signal of the voltage-controlled oscillator 1. There is no. Therefore, frequency switching can be performed at high speed without deteriorating the noise characteristics of the oscillation signal of the voltage controlled oscillator 1.

スイッチ10としては、ディジタル・アナログ変換器6
からの信号を遮断する回路なので、可変抵抗器を用いる
こともできる。また、ディジタル・アナログ変換器6と
して、電源を切ったときに位相同期ループの特性に影響
を及ぼさない程度まで出力インピーダンスが高くなるも
のを用いる場合には、スイッチ10を省略し、ディジタ
ル・アナログ変換器6の電源側にスイッチを設けること
もできる。
As the switch 10, a digital-to-analog converter 6 is used.
A variable resistor can also be used since the circuit blocks signals from the In addition, when using a digital-to-analog converter 6 whose output impedance is high to the extent that it does not affect the characteristics of the phase-locked loop when the power is turned off, the switch 10 can be omitted and the digital-to-analog conversion A switch can also be provided on the power supply side of the device 6.

また、電圧保持手段としてコンデンサを用いた例を説明
したが、その他の電圧保持回路、例えばピー・り値保持
回路を用いても本発明を同様に実施できる。
Further, although an example in which a capacitor is used as the voltage holding means has been described, the present invention can be similarly implemented using other voltage holding circuits, such as a peak value holding circuit.

第7図は本発明第五実施例周波数シンセサイザのブロッ
ク構成図である。この実施例は、第四実施例における可
変分周器2の代わりにリセット付可変分周器11を用い
たものである。
FIG. 7 is a block diagram of a frequency synthesizer according to a fifth embodiment of the present invention. In this embodiment, a variable frequency divider 11 with reset is used in place of the variable frequency divider 2 in the fourth embodiment.

この実施例における周波数切替は、第三実施例と同様に
、ディジタル・アナログ変換器6が出力する切替先の周
波数F2に対応する設定電圧V2を、スイッチ10を閉
じてループフィルタ5に高速設定することに、より行わ
れる。ループフィルタ5に制御電圧を高速設定した直後
に、スイッチ10を開いてディジタル・アナログ変換器
6を切り離すと同時、あるいはその直前に、基準発振器
3からの基準信号の立ち上がりまたは立ち下がりを検出
して、リセット付可変分周器11に極めて短期間のリセ
ットをかける。この操作によって、スイッチ10を開い
た直後には周波数が切替先の値に設定され、しかも位相
比較器4の二つの人力の位相が一致した状態となる。こ
のため、位相同期ループが高速に安定状態となる。
Frequency switching in this embodiment is performed by closing the switch 10 and quickly setting the set voltage V2 corresponding to the switching destination frequency F2 output by the digital-to-analog converter 6 to the loop filter 5, as in the third embodiment. In particular, it is done by Immediately after setting the control voltage to the loop filter 5 at high speed, the switch 10 is opened to disconnect the digital-to-analog converter 6, and at the same time or just before that, the rising or falling edge of the reference signal from the reference oscillator 3 is detected. , a very short-term reset is applied to the variable frequency divider 11 with reset. By this operation, immediately after opening the switch 10, the frequency is set to the switching destination value, and moreover, the phases of the two manual inputs of the phase comparator 4 are brought into a state of matching. Therefore, the phase-locked loop quickly becomes stable.

したがって、周波数切替操作の後に位相誤差による周波
数変動が発生することがなく、しかも雑音特性の劣化が
ない安定な発振信号が得られる。
Therefore, after the frequency switching operation, a stable oscillation signal can be obtained without frequency fluctuation due to phase error and without deterioration of noise characteristics.

リセット付可変分周器11を第一ないし第三実施例の可
変分周器2に替えて使用することもできる。
The variable frequency divider 11 with reset can also be used in place of the variable frequency divider 2 of the first to third embodiments.

その場合には、周波数切替時において、ディジタル・ア
ナログ変換器6の出力電圧を切替先の周波数F2に対応
する設定電圧V2に変更した直後に、基準発振器3から
の基準信号の立ち上がりまたは立ち下がりを検出して、
リセット付可変分周器11に極めて短期間のリセットを
かける。これにより、周波数が切替先の値に設定され、
しかも位相比較器4の二つの入力の位相が一致した状態
となる。
In that case, when switching the frequency, immediately after changing the output voltage of the digital-to-analog converter 6 to the set voltage V2 corresponding to the switching destination frequency F2, the rising or falling edge of the reference signal from the reference oscillator 3 is Detect and
A very short-term reset is applied to the variable frequency divider 11 with reset. This sets the frequency to the value you want to switch to,
Moreover, the phases of the two inputs of the phase comparator 4 match.

したがって、位相同期ループが高速に安定状態となる。Therefore, the phase-locked loop quickly becomes stable.

さらに、周波数を切り替えた直後に帯域可変フィルタ8
の帯域を狭くすると、周波数切替動作の後に位相誤差に
よる周波数変動が発生することなく、しかも雑音特性の
劣化がない安定な発振信号が得られる。
Furthermore, immediately after switching the frequency, the band variable filter 8
By narrowing the band, a stable oscillation signal can be obtained without frequency fluctuations due to phase errors occurring after the frequency switching operation and without deterioration of noise characteristics.

以上の実施例では、基準発振器3から基準信号を供給す
る構成としたが、無線等により外部から基準信号を供給
しても本発明を同様に実施できる。
In the above embodiment, the reference signal is supplied from the reference oscillator 3, but the present invention can be implemented in the same way even if the reference signal is supplied from outside via wireless or the like.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の周波数シンセサイザは、
電圧制御発振器の雑音特性を劣化させるディジタル・ア
ナログ変換器が、周波数切替動作外には、雑音を抑圧す
るフィルタに接続されるか、または位相同期ループから
切り離される。このため、周波数切替を高速に行うこと
ができるとともに、定常時における電圧制御発振器の雑
音特性の劣化を防止できる効果がある。
As explained above, the frequency synthesizer of the present invention has
The digital-to-analog converter, which degrades the noise characteristics of the voltage-controlled oscillator, is connected to a noise-suppressing filter or disconnected from the phase-locked loop outside of frequency switching operations. Therefore, frequency switching can be performed at high speed, and deterioration of the noise characteristics of the voltage controlled oscillator during steady state can be prevented.

本発明は、複数の無線チャネルを切り替えて使用する無
線通信装置に用いて特に効果がある。このような無線通
信装置では、使用していない無線チャネルを高速に検出
する空きチャネル検出や、通信中において無瞬断で無線
チャネルを切り替えることが望まれる。本発明の周波数
シンセサイザをこのような無線通信装置の局部発振器と
して用いることにより、安定な局部発振周波数が得られ
るとともに、無線チャネルを高速に切り替えることがで
き、空きチャネル検出や無瞬断チャネル切り換えが簡単
に実行でき、装置を高機能化、高性能化できる効果があ
る。
The present invention is particularly effective when used in a wireless communication device that switches between and uses a plurality of wireless channels. In such a wireless communication device, it is desirable to detect an unused wireless channel at high speed, and to switch wireless channels without interruption during communication. By using the frequency synthesizer of the present invention as a local oscillator in such a wireless communication device, a stable local oscillation frequency can be obtained, wireless channels can be switched at high speed, and empty channel detection and uninterrupted channel switching can be performed. It is easy to execute and has the effect of increasing the functionality and performance of the device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明第一実施例周波数シンセサイザのブロッ
ク構成図。 第2図は帯域可変フィルタの具体的な例を示す回路図。 第3図は電圧制御抵抗器の一例を示す回路図。 第4図は本発明第二実施例周波数シンセサイザのブロッ
ク構成図。 第5図は本発明第三実施例周波数シンセサイザのブロッ
ク構成図。 第6図は本発明第四実施例周波数シンセサイザのブロッ
ク構成図。 第7図は本発明第五実施例周波数シンセサイザのブロッ
ク構成図。 第8図は第一の従来例を示すブロック構成図。 第9図は第二の従来例を示すブロック構成図。 1・・・電圧制御発振器、2・・・可変分周器、3・・
・基準発振器、4・・・位相比較器、5・・・ループフ
ィルタ、6・・・ディジタル・アナログ変換器、7・・
・加算器、8・・・帯域可変フィルタ、9・・・制御回
路、10・・・スイッチ、11・・・リセット付可変分
周器、81・・・電圧制御抵抗器、82・・・コンデン
サ。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 π 図 夏 図 汽三実兄例 夏 5 回 肩二芙ス例 扇 4 口 兜l!1g芙を例 菖 6 回
FIG. 1 is a block diagram of a frequency synthesizer according to a first embodiment of the present invention. FIG. 2 is a circuit diagram showing a specific example of a variable band filter. FIG. 3 is a circuit diagram showing an example of a voltage controlled resistor. FIG. 4 is a block diagram of a frequency synthesizer according to a second embodiment of the present invention. FIG. 5 is a block diagram of a frequency synthesizer according to a third embodiment of the present invention. FIG. 6 is a block diagram of a frequency synthesizer according to a fourth embodiment of the present invention. FIG. 7 is a block diagram of a frequency synthesizer according to a fifth embodiment of the present invention. FIG. 8 is a block diagram showing a first conventional example. FIG. 9 is a block diagram showing a second conventional example. 1... Voltage controlled oscillator, 2... Variable frequency divider, 3...
・Reference oscillator, 4... Phase comparator, 5... Loop filter, 6... Digital/analog converter, 7...
- Adder, 8... Variable band filter, 9... Control circuit, 10... Switch, 11... Variable frequency divider with reset, 81... Voltage control resistor, 82... Capacitor . Patent Applicant Nippon Telegraph and Telephone Corporation Agent Patent Attorney Ide Nao Takashi Pi Diagram of Summer 5th Shoulder 2 Bushes Example of Fan 4 Mouth Helmet! For example, 1g of iris 6 times

Claims (1)

【特許請求の範囲】 1、電圧制御発振器と、 この電圧制御発振器の出力を分周する可変分周器と、 この可変分周器の出力位相を基準信号の位相と比較する
位相比較器と、 この位相比較器の出力を平滑化して上記電圧制御発振器
に供給するループフィルタと、 上記可変分周器の分周数を切り替えることにより上記電
圧制御発振器の発振周波数を制御する発振周波数制御手
段と を備え、 上記発振周波数制御手段は、上記可変分周器の分周数の
切替に同期して切替後の分周数に対応する制御電圧を上
記電圧制御発振器に供給し、その発振周波数を高速に変
化させる電圧供給手段を含む 周波数シンセサイザにおいて、 上記電圧供給手段は通過帯域幅が可変の帯域可変フィル
タを含み、 上記発振周波数制御手段は、前記切替の後に上記帯域可
変フィルタの通過帯域幅を狭く設定する帯域幅制御手段
を含む ことを特徴とする周波数シンセサイザ。 2、電圧制御発振器と、 この電圧制御発振器の出力を分周する可変分周器と、 この可変分周器の出力位相を基準信号の位相と比較する
位相比較器と、 この位相比較器の出力を平滑化して上記電圧制御発振器
に供給するループフィルタと、 上記可変分周器の分周数を切り替えることにより上記電
圧制御発振器の発振周波数を制御する発振周波数制御手
段と を備え、 上記発振周波数制御手段は、上記可変分周器の分周数の
切替に同期して切替後の分周数に対応する制御電圧を上
記電圧制御発振器に供給し、その発振周波数を高速に変
化させる電圧供給手段を含む 周波数シンセサイザにおいて、 上記電圧供給手段は上記ループフィルタ内の電圧保持手
段に接続され、 上記発振周波数制御手段は、上記電圧供給手段からの制
御電圧が上記電圧保持手段に蓄えられた後に上記電圧供
給手段を切り離す手段を含むことを特徴とする周波数シ
ンセサイザ。
[Claims] 1. A voltage controlled oscillator, a variable frequency divider that divides the output of the voltage controlled oscillator, and a phase comparator that compares the output phase of the variable frequency divider with the phase of a reference signal; a loop filter that smoothes the output of the phase comparator and supplies it to the voltage-controlled oscillator; and an oscillation frequency control means that controls the oscillation frequency of the voltage-controlled oscillator by switching the division number of the variable frequency divider. The oscillation frequency control means supplies the voltage controlled oscillator with a control voltage corresponding to the switched frequency division number in synchronization with the switching of the frequency division number of the variable frequency divider, and increases the oscillation frequency at high speed. In a frequency synthesizer including a voltage supply means for changing, the voltage supply means includes a variable band filter having a variable pass band width, and the oscillation frequency control means narrows the pass band width of the variable band filter after the switching. A frequency synthesizer characterized in that it includes a bandwidth control means for controlling a frequency. 2. A voltage controlled oscillator, a variable frequency divider that divides the output of this voltage controlled oscillator, a phase comparator that compares the output phase of this variable frequency divider with the phase of a reference signal, and an output of this phase comparator. and an oscillation frequency control means for controlling the oscillation frequency of the voltage control oscillator by switching the frequency division number of the variable frequency divider, The means includes voltage supply means for supplying a control voltage corresponding to the switched frequency division number to the voltage controlled oscillator in synchronization with the switching of the frequency division number of the variable frequency divider, and for changing the oscillation frequency at high speed. In the frequency synthesizer, the voltage supply means is connected to the voltage holding means in the loop filter, and the oscillation frequency control means supplies the voltage after the control voltage from the voltage supply means is stored in the voltage holding means. A frequency synthesizer comprising means for separating the means.
JP63254199A 1988-09-02 1988-10-07 Frequency synthesizer Pending JPH02100519A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63254199A JPH02100519A (en) 1988-10-07 1988-10-07 Frequency synthesizer
US07/400,665 US4980652A (en) 1988-09-02 1989-08-31 Frequency synthesizer having compensation for nonlinearities
CA000609987A CA1325251C (en) 1988-09-02 1989-08-31 Frequency synthesizer
DE68916889T DE68916889T2 (en) 1988-09-02 1989-09-01 Frequency synthesizer.
EP89308858A EP0360442B1 (en) 1988-09-02 1989-09-01 Frequency sythesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63254199A JPH02100519A (en) 1988-10-07 1988-10-07 Frequency synthesizer

Publications (1)

Publication Number Publication Date
JPH02100519A true JPH02100519A (en) 1990-04-12

Family

ID=17261626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63254199A Pending JPH02100519A (en) 1988-09-02 1988-10-07 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JPH02100519A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127719A (en) * 1990-09-19 1992-04-28 Nec Corp Pll circuit
JPH07170176A (en) * 1993-09-29 1995-07-04 Sgs Thomson Microelectron Ltd Device for setting up tuning frequency of pll circuit and its method
US8384450B2 (en) 2010-07-15 2013-02-26 Oki Semiconductor Co., Ltd. Frequency synthesizer device and modulation frequency displacement adjustment method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127719A (en) * 1990-09-19 1992-04-28 Nec Corp Pll circuit
JPH07170176A (en) * 1993-09-29 1995-07-04 Sgs Thomson Microelectron Ltd Device for setting up tuning frequency of pll circuit and its method
US8384450B2 (en) 2010-07-15 2013-02-26 Oki Semiconductor Co., Ltd. Frequency synthesizer device and modulation frequency displacement adjustment method

Similar Documents

Publication Publication Date Title
JP2748676B2 (en) PLL circuit
US5963100A (en) Frequency synthesizer having a speed-up circuit
US5534823A (en) Phase locked loop (PLL) circuit having variable loop filter for shortened locking time
US6496075B2 (en) Automatic tuning of VCO
JP3001735B2 (en) Phase locked loop frequency synthesizer
US6140882A (en) Phase lock loop enabling smooth loop bandwidth switching
EP2903164B1 (en) Apparatus and methods for phase-locked loops with soft transition from holdover to reacquiring phase lock
KR100546944B1 (en) Output stage for low current charge pump and demodulator integrating these pumps
KR20080036657A (en) A phase locked loop system having locking and tracking modes of operation
US6912380B2 (en) PLL circuit and wireless mobile station with that PLL circuit
US5675292A (en) Phase lock loop enabling smooth loop bandwidth switching over a wide range
JPH02100519A (en) Frequency synthesizer
US11114978B2 (en) Variable reactance apparatus for dynamic gain switching of tunable oscillator
JPH0267821A (en) Frequency synthesizer
JPH06276090A (en) Pll circuit
JP3270586B2 (en) Phase locked loop circuit
JPH0267822A (en) Frequency synthesizer
JPH02112314A (en) Video frequency tuner
JPH07288471A (en) Pll circuit
JPH0851360A (en) Phase synchronizing loop circuit
JPH0786931A (en) Frequency synthesizer
JP3254334B2 (en) Frequency synthesizer
JPS63131705A (en) Synthesizer modulation circuit
JPS5922446A (en) Phase locked circuit
JPH0818448A (en) Control circuit for phase locked loop system frequency synthesizer