JPH0194324A - アクティブマトリクス液晶ディスプレイの駆動装置 - Google Patents
アクティブマトリクス液晶ディスプレイの駆動装置Info
- Publication number
- JPH0194324A JPH0194324A JP25333587A JP25333587A JPH0194324A JP H0194324 A JPH0194324 A JP H0194324A JP 25333587 A JP25333587 A JP 25333587A JP 25333587 A JP25333587 A JP 25333587A JP H0194324 A JPH0194324 A JP H0194324A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- potential
- crystal display
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 35
- 239000011159 matrix material Substances 0.000 title claims description 22
- 210000002858 crystal cell Anatomy 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 101150073536 FET3 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アクティブマトリクス液晶ディスプレイの
駆動装置に関するものである。
駆動装置に関するものである。
第３図は従来のアクティブマトリクス液晶ディスプレイ
の駆動装置を示す等価回路である。図において、１はマ
トリクス状に配された液晶セル、２は各液晶セル１と並
列に接続されている記憶用コンデンサ、３は各液晶セル
１毎にその一方の電極（ドレインｆｔ極あるいは画素電
極）が接続されて設けられたスイッチング素子としての
電界効果トランジスタ（ＦＥＴ）であって、これら３つ
の素子にて一画素を構成している。４はマトリクスの各
列毎にＦＥＴ３の入力型１ｉｉｉ（ソース電極）に共通
接続された複数のＸ電極、５はマトリクスの各行毎にＦ
ＥＴ３のゲート電極に共通接続された複数のＹＴｉ極で
ある。また６はＹ電極５に順次走査パルスを印加する走
査回路、７は映像信号をサンプリング（ホールドするこ
とにより一水平走査綿分の映像信号をＸ電極数の並列の
映像信号に変換しＸ電極４に印加する直／並列変換回路
、８はすべての液晶セル１の他方の電極に共通接続され
た共通電極である。
の駆動装置を示す等価回路である。図において、１はマ
トリクス状に配された液晶セル、２は各液晶セル１と並
列に接続されている記憶用コンデンサ、３は各液晶セル
１毎にその一方の電極（ドレインｆｔ極あるいは画素電
極）が接続されて設けられたスイッチング素子としての
電界効果トランジスタ（ＦＥＴ）であって、これら３つ
の素子にて一画素を構成している。４はマトリクスの各
列毎にＦＥＴ３の入力型１ｉｉｉ（ソース電極）に共通
接続された複数のＸ電極、５はマトリクスの各行毎にＦ
ＥＴ３のゲート電極に共通接続された複数のＹＴｉ極で
ある。また６はＹ電極５に順次走査パルスを印加する走
査回路、７は映像信号をサンプリング（ホールドするこ
とにより一水平走査綿分の映像信号をＸ電極数の並列の
映像信号に変換しＸ電極４に印加する直／並列変換回路
、８はすべての液晶セル１の他方の電極に共通接続され
た共通電極である。
次に上記のように構成されｔこアクティブマトリクス液
晶ディスプレイの駆動装置の動作について説明する。今
、Ｙ電極のｉ行目の電極をＹ、とするとＹ電極５の各電
極、例えばＹ、〜Ｙ４の電極には第２図のＹ、 −Ｙ４
のようなタイミングの波形信号が走査回路６により印加
されている。この走査パルスがＦＥＴ３のゲートに加わ
ると、その選択された行のすべてのＦＥＴ３はオン状態
となり、Ｘ電極４から並列映像信号に応じた電荷がＦＥ
Ｔ３を介して記憶用コンデンサ２に充電される。そして
、ＦＥＴ３がオフ状態になっても、記憶用コンデンサ２
に蓄えられた電荷により液晶セル１には映像信号に対応
した電圧が印加され続けるため、各液晶セル１の透過光
が映像信号により制御され表示できることになる。
晶ディスプレイの駆動装置の動作について説明する。今
、Ｙ電極のｉ行目の電極をＹ、とするとＹ電極５の各電
極、例えばＹ、〜Ｙ４の電極には第２図のＹ、 −Ｙ４
のようなタイミングの波形信号が走査回路６により印加
されている。この走査パルスがＦＥＴ３のゲートに加わ
ると、その選択された行のすべてのＦＥＴ３はオン状態
となり、Ｘ電極４から並列映像信号に応じた電荷がＦＥ
Ｔ３を介して記憶用コンデンサ２に充電される。そして
、ＦＥＴ３がオフ状態になっても、記憶用コンデンサ２
に蓄えられた電荷により液晶セル１には映像信号に対応
した電圧が印加され続けるため、各液晶セル１の透過光
が映像信号により制御され表示できることになる。
また、液晶に同極性の電圧を印加し続けると寿命が短く
なるという問題があるため、液晶に印加する電圧の極性
が逆になっても同じ透過光１特性を有していることを利
用して、共通電＄！ｌｉ８の電位ｖｃに対して画素電極
の電位がフレーム周期で反転するような信号処理を施し
ている。
なるという問題があるため、液晶に印加する電圧の極性
が逆になっても同じ透過光１特性を有していることを利
用して、共通電＄！ｌｉ８の電位ｖｃに対して画素電極
の電位がフレーム周期で反転するような信号処理を施し
ている。
以上はマクロな、しかも理想的なアクティブマトリクス
液晶ディスプレイの駆動の説明であるが、次にミクロな
、しかも実際の液晶パネルの特性に基づいた一画素の動
特性について説明する。第４図は、実際の液晶パネルの
一画素の等両回路であり、１５．１１．１２がそれぞれ
前述したＦＥＴ３のソース電極、ゲート電極、ドレイン
電極に対応しており、１３が前述した共通電極８に対応
する対向ｍＪＯｉ＋、２は容量がＣｄｃの記憶用コンデ
ンサである。ここで第３図の理想的な等両回路と異なる
のは、ゲート・ドレイン間に容量がＣなるカップリング
コンデンサ１４がＩＩ／Ｗの制約上形成される事である
。なお、ここではチャンネル抵抗のオン／オフ比は十分
大きく、液晶セルの抵抗分によるリーク電流も十分小さ
いと仮定する。
液晶ディスプレイの駆動の説明であるが、次にミクロな
、しかも実際の液晶パネルの特性に基づいた一画素の動
特性について説明する。第４図は、実際の液晶パネルの
一画素の等両回路であり、１５．１１．１２がそれぞれ
前述したＦＥＴ３のソース電極、ゲート電極、ドレイン
電極に対応しており、１３が前述した共通電極８に対応
する対向ｍＪＯｉ＋、２は容量がＣｄｃの記憶用コンデ
ンサである。ここで第３図の理想的な等両回路と異なる
のは、ゲート・ドレイン間に容量がＣなるカップリング
コンデンサ１４がＩＩ／Ｗの制約上形成される事である
。なお、ここではチャンネル抵抗のオン／オフ比は十分
大きく、液晶セルの抵抗分によるリーク電流も十分小さ
いと仮定する。
ここで、上記Ｃｇｄによる影響を第５図を用いて説明す
る。今、理想的な場合（Ｃｇｄ＝Ｏの場合）の対向？ｌ
極電位ｖ０と各画素ｍ極電位のダイナミックな関係は第
５図（ａｌに示すように、ソース信号の極性により、ゲ
ート選択期間にそれぞれの電位に充電され、１フレ一ム
間保持されて対向電極電位■に対して画素電極電位は対
称な形となる。なお、走査パルスの振幅はＶ９．低い方
の電位レベルがｖｄ□。
る。今、理想的な場合（Ｃｇｄ＝Ｏの場合）の対向？ｌ
極電位ｖ０と各画素ｍ極電位のダイナミックな関係は第
５図（ａｌに示すように、ソース信号の極性により、ゲ
ート選択期間にそれぞれの電位に充電され、１フレ一ム
間保持されて対向電極電位■に対して画素電極電位は対
称な形となる。なお、走査パルスの振幅はＶ９．低い方
の電位レベルがｖｄ□。
高い方の電位レベルがｖｄｕであると仮定する。
次にＣｇｄがある場合、走査パルスが印加されている期
間に所定のレベルまで記憶用コンデンサ２に充電される
ため、走査パルスがなくなった瞬間に走査パルスの振幅
分がＣｇｄとＣｄ−と分圧される分スナワチΔｖ＝Ｃｇ
ｄ−■、／（ＣｄａｌＣＩＩｄ）（液晶の誘電異方性に
よる影響は省略する。）だけ降下する事になり、第５図
（ｂｌに示すような画素電極波形となる。この場合、こ
の画素Ｔｈ極電位の中心すなわち対向電極電位はＶＣか
ら■。、へΔＶ分下げる必要がある。
間に所定のレベルまで記憶用コンデンサ２に充電される
ため、走査パルスがなくなった瞬間に走査パルスの振幅
分がＣｇｄとＣｄ−と分圧される分スナワチΔｖ＝Ｃｇ
ｄ−■、／（ＣｄａｌＣＩＩｄ）（液晶の誘電異方性に
よる影響は省略する。）だけ降下する事になり、第５図
（ｂｌに示すような画素電極波形となる。この場合、こ
の画素Ｔｈ極電位の中心すなわち対向電極電位はＶＣか
ら■。、へΔＶ分下げる必要がある。
従来のアクティブマトリクス液晶ディスプレイの駆動装
置は以上のように構成されているため、画素電極電位が
■ より低くなる事がある。すなｉ わち、ホールド期間中ＦＥＴ３のゲート電圧がドレイン
電圧より高くなり、その結果チャンネル抵抗が低下し、
ソース側の信号が画素［極にリークするため、フリッカ
やソースライン上でのクロストークが生じ画質が劣化す
る等の問題があった。
置は以上のように構成されているため、画素電極電位が
■ より低くなる事がある。すなｉ わち、ホールド期間中ＦＥＴ３のゲート電圧がドレイン
電圧より高くなり、その結果チャンネル抵抗が低下し、
ソース側の信号が画素［極にリークするため、フリッカ
やソースライン上でのクロストークが生じ画質が劣化す
る等の問題があった。
この発明は上記のような問題点を解決するためになされ
たもので、フリッカやソースライン上でのクロストーク
を防止し、良好な画質のアクティブマトリクス液晶ディ
スプレイの駆動装置を得ることを目的とする。
たもので、フリッカやソースライン上でのクロストーク
を防止し、良好な画質のアクティブマトリクス液晶ディ
スプレイの駆動装置を得ることを目的とする。
この発明に係るアクティブマトリクス液晶ディスプレイ
の駆動装置は、共通電極をセグメント化すると共に、各
共通電極に、ゲート選択パルスに同期し、かつこのゲー
ト選択パルスによって画素電極電位が変動する分に等し
いレベルの振幅を有し、ゲート選択パルスとは逆極性の
信号を印加するようにしたものである。
の駆動装置は、共通電極をセグメント化すると共に、各
共通電極に、ゲート選択パルスに同期し、かつこのゲー
ト選択パルスによって画素電極電位が変動する分に等し
いレベルの振幅を有し、ゲート選択パルスとは逆極性の
信号を印加するようにしたものである。
この発明においては、スイッチング素子のゲートがオフ
になっｔコ瞬間、画素電極の電位が低下しようとするが
、これと同時に共通Ｔｓ 極の電位が画素電極電位の低
下分ｔ！け上昇し、両者がキャンセルし合い、スイッチ
ング素子がオフの期間でも画素電極の電位は変動しない
。
になっｔコ瞬間、画素電極の電位が低下しようとするが
、これと同時に共通Ｔｓ 極の電位が画素電極電位の低
下分ｔ！け上昇し、両者がキャンセルし合い、スイッチ
ング素子がオフの期間でも画素電極の電位は変動しない
。
第１図はこの発明の一実施例によるアクティブマトリク
ス液晶ディスプレイの駆動装置を説明するための等価回
路図である。図中、１〜７は第３図に示した従来のアク
ティブマトリクス液晶ディスプレイと同様であるため、
対応する部分に同一符号を付してその説明を省略する。
ス液晶ディスプレイの駆動装置を説明するための等価回
路図である。図中、１〜７は第３図に示した従来のアク
ティブマトリクス液晶ディスプレイと同様であるため、
対応する部分に同一符号を付してその説明を省略する。
また、９は液晶セル１の他方のマトリクス状に配置され
たＴｉＳを各行毎に共通接続してなるＣ電極（コモンラ
イン）で、１０は各コモンライン９に共通電極電位およ
び補正パルスを印加する手段としてのコモンライントラ
イバである。
たＴｉＳを各行毎に共通接続してなるＣ電極（コモンラ
イン）で、１０は各コモンライン９に共通電極電位およ
び補正パルスを印加する手段としてのコモンライントラ
イバである。
次に上記溝成のアクティブマトリクス液晶ディスプレイ
の駆動装置の動作を説明する。 ゛先ず、第１図におけ
るＹＴｉＴｉＯ２行目の電極をＹ、、Ｃ電極９のｉ行目
の電極を０１とすると、コモンライントライバにより各
Ｃ電極には、第２図のｃ、、 Ｃ２，Ｃ３，Ｃ４・・に
示すようなＹ電極の走査パルスに同期したタイミングの
波形が印加されている。このＣ電極に加えられる非選択
期間の電位レベルはＶＣであゆ、従ってマクロな駆動表
示原理は従来と同様である。
の駆動装置の動作を説明する。 ゛先ず、第１図におけ
るＹＴｉＴｉＯ２行目の電極をＹ、、Ｃ電極９のｉ行目
の電極を０１とすると、コモンライントライバにより各
Ｃ電極には、第２図のｃ、、 Ｃ２，Ｃ３，Ｃ４・・に
示すようなＹ電極の走査パルスに同期したタイミングの
波形が印加されている。このＣ電極に加えられる非選択
期間の電位レベルはＶＣであゆ、従ってマクロな駆動表
示原理は従来と同様である。
次にゲート選択期間前後のダイナミックな特性について
説明する。〔従来の技術〕でも説明したように、もしゲ
ート選択期間も共通電極の電位がｖｏテあれば、非選択
期間ニハΔＶ ＝ Ｃ，、ｄ−Ｖ／（Ｃｄ、。
説明する。〔従来の技術〕でも説明したように、もしゲ
ート選択期間も共通電極の電位がｖｏテあれば、非選択
期間ニハΔＶ ＝ Ｃ，、ｄ−Ｖ／（Ｃｄ、。
十〇、ｄ）分書込み電位より降下する。そこで、コモン
ライントライバ１０によりゲート選択期間に補正パルス
を印加し共通電極（Ｃ電極）の電位をｖｅ。
ライントライバ１０によりゲート選択期間に補正パルス
を印加し共通電極（Ｃ電極）の電位をｖｅ。
＝Δｖ・（Ｃｄｃ＋Ｃｌ１ｄ）ＺＣｄｃ分だけ下げると
、非選択になった瞬間にゲート走査パルスがなくなった
影響でΔＶ分画素電極電位が低下しようとするが、これ
と同時にＣ電極の電位が■ｃ、分だけ上昇するため、画
素電極の電位はこのｙ、がＣＩＩｄとＣ６゜とで分圧さ
れる分すなわちΔ■。＝Ｃｄｃ−ｖＣＩ、／（Ｃｄｅ十
〇、ｄ）＝Δ■だけ上昇しようとする。従ってこの両者
がキャンセルし合い、ゲートが非選択になっても画素電
極の電位は変動せず、そのチャンネル抵抗は低下しない
ことになる。
、非選択になった瞬間にゲート走査パルスがなくなった
影響でΔＶ分画素電極電位が低下しようとするが、これ
と同時にＣ電極の電位が■ｃ、分だけ上昇するため、画
素電極の電位はこのｙ、がＣＩＩｄとＣ６゜とで分圧さ
れる分すなわちΔ■。＝Ｃｄｃ−ｖＣＩ、／（Ｃｄｅ十
〇、ｄ）＝Δ■だけ上昇しようとする。従ってこの両者
がキャンセルし合い、ゲートが非選択になっても画素電
極の電位は変動せず、そのチャンネル抵抗は低下しない
ことになる。
以上のようにこの発明によれば、共通電極をセグメント
化し、各共通電極に、ゲート選択パルスに同期し、画素
型Ｊ１ｍ位の変動分をキャンセルするレベルの信号を印
加するようにしたので、ゲートの非選択期間でもチャン
ネル抵抗は低下せず、リークは生じない。従ってフリッ
カやソースライン上でのクロス）・−りも発生せず、良
好な画質を得ることができる効果がある。
化し、各共通電極に、ゲート選択パルスに同期し、画素
型Ｊ１ｍ位の変動分をキャンセルするレベルの信号を印
加するようにしたので、ゲートの非選択期間でもチャン
ネル抵抗は低下せず、リークは生じない。従ってフリッ
カやソースライン上でのクロス）・−りも発生せず、良
好な画質を得ることができる効果がある。
第１図はこの発明の一実施例によるアクティブマトリク
ス液晶ディスプレイの駆動装置を示す回路図、第２図は
同アクティブマトリクス液晶ディスプレイの駆動装置に
おけろ各部の動作波形図、第３図は従来のアクティブマ
トリクス液晶ディスプレイの駆動装置を示す回路図、第
４図【よ−船釣なアクティブマトリクス液晶ディスプレ
イの一画素の実際のパネル構造に基づし）た等価回路図
、第５図（ａｌ ［ｂｌはそれぞれ同一画素のダイナミ
ックな特性を説明する図である。 １゛・・・液晶セル、２・・・記憶用コンデンサ、３・
・・ＦＥＴ、４・・・Ｘ電極、５・・・Ｙ電極、９・・
・Ｃ電極、１０・・コモンライントライバ。 なお、図中、同一符号は同一または相当部分を示す。
ス液晶ディスプレイの駆動装置を示す回路図、第２図は
同アクティブマトリクス液晶ディスプレイの駆動装置に
おけろ各部の動作波形図、第３図は従来のアクティブマ
トリクス液晶ディスプレイの駆動装置を示す回路図、第
４図【よ−船釣なアクティブマトリクス液晶ディスプレ
イの一画素の実際のパネル構造に基づし）た等価回路図
、第５図（ａｌ ［ｂｌはそれぞれ同一画素のダイナミ
ックな特性を説明する図である。 １゛・・・液晶セル、２・・・記憶用コンデンサ、３・
・・ＦＥＴ、４・・・Ｘ電極、５・・・Ｙ電極、９・・
・Ｃ電極、１０・・コモンライントライバ。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- アクティブマトリクス液晶ディスプレイの液晶セルの共
通電極を各行毎にセグメント化すると共に、これら共通
電極に対して、スイッチング素子のゲート選択パルスに
同期し、かつこのゲート選択パルスにより画素電極電位
が変動する分に等しいレベルの振幅を有すると共に、該
ゲート選択パルスとは逆極性の信号を印加する手段を備
えたことを特徴とするアクティブマトリクス液晶ディス
プレイの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25333587A JPH0194324A (ja) | 1987-10-06 | 1987-10-06 | アクティブマトリクス液晶ディスプレイの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25333587A JPH0194324A (ja) | 1987-10-06 | 1987-10-06 | アクティブマトリクス液晶ディスプレイの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194324A true JPH0194324A (ja) | 1989-04-13 |
Family
ID=17249882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25333587A Pending JPH0194324A (ja) | 1987-10-06 | 1987-10-06 | アクティブマトリクス液晶ディスプレイの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080459A (ja) * | 2007-09-26 | 2009-04-16 | Beijing Boe Optoelectronics Technology Co Ltd | 残影回避方法と装置 |
-
1987
- 1987-10-06 JP JP25333587A patent/JPH0194324A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080459A (ja) * | 2007-09-26 | 2009-04-16 | Beijing Boe Optoelectronics Technology Co Ltd | 残影回避方法と装置 |
| US8284184B2 (en) | 2007-09-26 | 2012-10-09 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method and device for avoiding image sticking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2505864B2 (ja) | デイスプレ―のクロスト―ク減少方法と装置 | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| EP0328633B1 (en) | Active matrix cell for ac operation | |
| JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
| KR100948440B1 (ko) | 액정 표시 장치 및 그 구동 방법, 및 휴대 단말기 | |
| US4635127A (en) | Drive method for active matrix display device | |
| KR100445675B1 (ko) | 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용 | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| KR100292768B1 (ko) | 액티브매트릭스형액정표시장치및그구동방법 | |
| CN101233556B (zh) | 显示装置及其驱动电路与驱动方法 | |
| JP3297986B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US5949391A (en) | Liquid crystal display device and driving method therefor | |
| US6172663B1 (en) | Driver circuit | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| US20060119755A1 (en) | Liquid crystal display device | |
| CA2055877C (en) | Liquid crystal apparatus and method of driving the same | |
| JP4219991B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| JPH0194324A (ja) | アクティブマトリクス液晶ディスプレイの駆動装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPS6368818A (ja) | アクテイブマトリクス型表示装置及びその駆動方法 | |
| JP5092375B2 (ja) | 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 | |
| JP2002132227A (ja) | 表示装置およびその駆動方法 |