JPH0191661A - スイッチング電源装置の制御回路 - Google Patents
スイッチング電源装置の制御回路Info
- Publication number
- JPH0191661A JPH0191661A JP24961387A JP24961387A JPH0191661A JP H0191661 A JPH0191661 A JP H0191661A JP 24961387 A JP24961387 A JP 24961387A JP 24961387 A JP24961387 A JP 24961387A JP H0191661 A JPH0191661 A JP H0191661A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- circuit
- control signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 abstract description 8
- 230000001276 controlling effect Effects 0.000 abstract 9
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 244000047478 Afzelia bijuga Species 0.000 description 1
- 229910008649 Tl2O3 Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- QTQRFJQXXUPYDI-UHFFFAOYSA-N oxo(oxothallanyloxy)thallane Chemical compound O=[Tl]O[Tl]=O QTQRFJQXXUPYDI-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、複数のＤＣ−ＤＣコンバータを有する安定化
直流電源装置に係り、特にスイッチングを制御する回路
の改善に関する。
直流電源装置に係り、特にスイッチングを制御する回路
の改善に関する。
大官ω若しくは多出力の安定化直流電源装置を構成する
一手法として、複数のＤＣ−ＤＣコンバータを組合わせ
たものがある。この様な電源では、スイッチング周波数
を同期させて使用し、ビートの発生を防止している。し
かし、各ＤＣ−［）Ｃコンバータから発生するノイズが
重畳するとＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ
１ｎｔｅｒｆｅｒｅｎｃｅ）対策の負担が増大するので
、本発明者らはこれらのＤＣ−ＤＣコンバータの出力信
号（トランスへの供給信号をいい、整流平滑化前である
）を互いに逆相となるように運転して、ノイズの低減を
している。 第５図は、従来のＤＣ−ＤＣコンバータに使用されてい
る構成ブロック図である。図中ｉｃｉ、２はスイッチン
グレギュレータ制御用ＩＣ（例えばＴ Ｌ ４９４等の
素子）で、内部にトランジスタスイッチが二個内蔵され
ていると共に周波数同期信号用端子ＣＴを備えている。 各スイッチからは駆動用信号φ１１，１２がＤＣ−ＤＣ
コンバータ１に供給され、駆動用信号φ２１，２２がＤ
Ｃ−ＤＣコンバータ２に供給されている。１０は商用の
交流電源から直流非安定化電圧を得る整流平滑化回路で
ある。 ２０はトランスＴに対してスイッチ素子ＳＷが二個設け
られたハーフブリッジ型コンバータ、３０は整流平滑化
回路で、ハーフブリッジ型コンバータ２０に一対一に対
応して２系統ある。４０は制御回路で、全体として入力
電圧Ｖｉｎを安定化電圧ｖＯｕ口、２として出力するＤ
Ｃ−ＤＣコンバータになっている。５０は駆動信号φ１
１，１２，２１．２２のスイッチング周波数７ｓｗに関
連した信号成分を除去するフィルタである。 次にハーフブリッジ型コンバータ２０の詳細を説明する
。キャパシタＣ１１の一端は入力電圧Ｖｉｎの＋側に接
続され、他端はキャパシタＣ１２と接続されており、他
方キャパシタＣ１２の他端は入力電圧ｖｉｎの一側に接
続されている。また、スイッチ素子５Ｗ１１は例えば１
ｉＰｉｌ効果型トランジスタＦＥＴで構成されており、
このドレインは入力電圧Ｖｉｎの・ト側に接続され、ソ
ースはスイッチ素子５Ｗ１２のドレインと接続されてお
り、他方スイッチ素子５Ｗ１２のソースは入力電圧■ｉ
ｎの一側に接続されている。スイッチ素子３Ｗ１１．１
２のゲートには制御回路３０よりオンオフ制御信号が供
給される。 さらに、スイッチ素子５Ｗ１１．１２は発熱するので冷
却のためヒートシンクＨＳ １１．１２ （図示せず
゛が取付けられており、この間には容量が形成されると
共に接地しである。好ましくは、電流の逆流を防止する
ために、ダイオードＤ（図示せず）をスイッチ索子５Ｗ
１１．１２のドレインとソースの間に装着するとよい。 トランスＴ１の一次側は、−端がスイッチ素子５Ｗ１１
．１２の接続点に、他端がキャパシタＣ１１，１２の接
続点に結合している。トランスＴ１の二次側は整流平滑
化回路３０に接続されて安定化電圧■ｏｕｔ１を出力す
る。 ハーフブリッジ型コンバータ２ｏの第２の系統について
は、上記構成要素に付した添字１１．１２をそれぞれ２
１．２２に読替え、トランスＴ１をＴ２に読醇える。 このように構成された装置の動作を次に説朗すると、本
発明者らの試験研究によって第１と第２のｏｃ−ｏｃコ
ンバータを逆相で運転することにより、スイッチ素子Ｓ
ＷからヒートシンクＨ８を介して流れるコモン電流が減
少づる事が明らかとなった。
一手法として、複数のＤＣ−ＤＣコンバータを組合わせ
たものがある。この様な電源では、スイッチング周波数
を同期させて使用し、ビートの発生を防止している。し
かし、各ＤＣ−［）Ｃコンバータから発生するノイズが
重畳するとＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ
１ｎｔｅｒｆｅｒｅｎｃｅ）対策の負担が増大するので
、本発明者らはこれらのＤＣ−ＤＣコンバータの出力信
号（トランスへの供給信号をいい、整流平滑化前である
）を互いに逆相となるように運転して、ノイズの低減を
している。 第５図は、従来のＤＣ−ＤＣコンバータに使用されてい
る構成ブロック図である。図中ｉｃｉ、２はスイッチン
グレギュレータ制御用ＩＣ（例えばＴ Ｌ ４９４等の
素子）で、内部にトランジスタスイッチが二個内蔵され
ていると共に周波数同期信号用端子ＣＴを備えている。 各スイッチからは駆動用信号φ１１，１２がＤＣ−ＤＣ
コンバータ１に供給され、駆動用信号φ２１，２２がＤ
Ｃ−ＤＣコンバータ２に供給されている。１０は商用の
交流電源から直流非安定化電圧を得る整流平滑化回路で
ある。 ２０はトランスＴに対してスイッチ素子ＳＷが二個設け
られたハーフブリッジ型コンバータ、３０は整流平滑化
回路で、ハーフブリッジ型コンバータ２０に一対一に対
応して２系統ある。４０は制御回路で、全体として入力
電圧Ｖｉｎを安定化電圧ｖＯｕ口、２として出力するＤ
Ｃ−ＤＣコンバータになっている。５０は駆動信号φ１
１，１２，２１．２２のスイッチング周波数７ｓｗに関
連した信号成分を除去するフィルタである。 次にハーフブリッジ型コンバータ２０の詳細を説明する
。キャパシタＣ１１の一端は入力電圧Ｖｉｎの＋側に接
続され、他端はキャパシタＣ１２と接続されており、他
方キャパシタＣ１２の他端は入力電圧ｖｉｎの一側に接
続されている。また、スイッチ素子５Ｗ１１は例えば１
ｉＰｉｌ効果型トランジスタＦＥＴで構成されており、
このドレインは入力電圧Ｖｉｎの・ト側に接続され、ソ
ースはスイッチ素子５Ｗ１２のドレインと接続されてお
り、他方スイッチ素子５Ｗ１２のソースは入力電圧■ｉ
ｎの一側に接続されている。スイッチ素子３Ｗ１１．１
２のゲートには制御回路３０よりオンオフ制御信号が供
給される。 さらに、スイッチ素子５Ｗ１１．１２は発熱するので冷
却のためヒートシンクＨＳ １１．１２ （図示せず
゛が取付けられており、この間には容量が形成されると
共に接地しである。好ましくは、電流の逆流を防止する
ために、ダイオードＤ（図示せず）をスイッチ索子５Ｗ
１１．１２のドレインとソースの間に装着するとよい。 トランスＴ１の一次側は、−端がスイッチ素子５Ｗ１１
．１２の接続点に、他端がキャパシタＣ１１，１２の接
続点に結合している。トランスＴ１の二次側は整流平滑
化回路３０に接続されて安定化電圧■ｏｕｔ１を出力す
る。 ハーフブリッジ型コンバータ２ｏの第２の系統について
は、上記構成要素に付した添字１１．１２をそれぞれ２
１．２２に読替え、トランスＴ１をＴ２に読醇える。 このように構成された装置の動作を次に説朗すると、本
発明者らの試験研究によって第１と第２のｏｃ−ｏｃコ
ンバータを逆相で運転することにより、スイッチ素子Ｓ
ＷからヒートシンクＨ８を介して流れるコモン電流が減
少づる事が明らかとなった。
ところで、制御回路４０から８ ｉ、ＩＪ御用ＩＣ１，
２のＣＴ端子に供給される周波数同期信号によっては、
各制御用ＩＣ１，２の同期を完璧にとることはぐきなか
った。 例えば、第６図はプッシュプルモードと呼ばれるハーフ
ブリッジ型コンバータに対する駆動波形で、（Ａ）は同
相、（Ｂ）は逆相の波形を示している。スイッチング周
波数’；！ ／ ｓｗに対して、各制御用ＩＣに内蔵さ
れたトランジスタへの供給を交互にして、ｆＳＷの出力
周波数の波形をトランスＴに提供している。この場合、
二つの各制御用ＩＣ１，２の間で、同相となるか逆相と
なるかは制御できない問題点があった。 同様に、第７図はシングルエンドモードと呼ばれるｏｎ
／ ｏｎコンバータ（トランス丁に対してスイッチ素子
ＳＷが一個だけのもの）に対する駆動波形で、（Ａ）は
同相、（Ｂ）は逆相の波形を示している。スイッチング
周波数ｆｓｗに対して、ｆＳＷの出力周波数の波形をト
ランスＴに提供している。 この場合、二つの制御用ＩＣ１，２の間で、同相動作は
出来るが逆相動作は出来ないという問題点があった。 本発明はこのような！７ｆｔ題点を解決したもので、各
制御用ＩＣの間の位相状態を確実に制御できるスイッチ
ング電源装置の制御回路を提供することを目的とする。
２のＣＴ端子に供給される周波数同期信号によっては、
各制御用ＩＣ１，２の同期を完璧にとることはぐきなか
った。 例えば、第６図はプッシュプルモードと呼ばれるハーフ
ブリッジ型コンバータに対する駆動波形で、（Ａ）は同
相、（Ｂ）は逆相の波形を示している。スイッチング周
波数’；！ ／ ｓｗに対して、各制御用ＩＣに内蔵さ
れたトランジスタへの供給を交互にして、ｆＳＷの出力
周波数の波形をトランスＴに提供している。この場合、
二つの各制御用ＩＣ１，２の間で、同相となるか逆相と
なるかは制御できない問題点があった。 同様に、第７図はシングルエンドモードと呼ばれるｏｎ
／ ｏｎコンバータ（トランス丁に対してスイッチ素子
ＳＷが一個だけのもの）に対する駆動波形で、（Ａ）は
同相、（Ｂ）は逆相の波形を示している。スイッチング
周波数ｆｓｗに対して、ｆＳＷの出力周波数の波形をト
ランスＴに提供している。 この場合、二つの制御用ＩＣ１，２の間で、同相動作は
出来るが逆相動作は出来ないという問題点があった。 本発明はこのような！７ｆｔ題点を解決したもので、各
制御用ＩＣの間の位相状態を確実に制御できるスイッチ
ング電源装置の制御回路を提供することを目的とする。
このような目的を達成する第１の発明の電源制御回路は
、所定のスイッチング周波数（２７ＳＷ＞の同期信号と
、第１及び第２のスイッチを備えこの同期信号に同期し
てこれら二つのスイッチをオンオフする複数の信号出力
回路と、この同期信号を入力して前記スイッチング周波
数の半分の周波数（ｆＳＷ）でオンオフする第１の制御
信号と、この第１の制御信号と逆相の第２の制御信号を
出力する制御回路と、この第１の制御信号により前記信
号出力部の一部の第１のスイッチと前記信号出力部の残
部の第２のスイッチを制御して、互いに同相のスイッチ
ング周波数ｆｓｗの第１のスイッチ制御信号を出力し、
この第２の制御信号により前記信号出力部の一部の第２
のスイッチと前記信号出力部の残部の第１のスイッチを
制御して、前記第１のスイッチあり御信号と逆相である
スイッチング周波数ｆＳＷの第２のスイッチ制御信号を
出力するイネーブル／ディスエーブル回路とよりなるも
のである。 また制御対像となるスイッチング電［４Ｍ置は、−次側
が直流電源に接続され二次側が負荷に接続される複数の
トランスと、これらトランスのそれぞれの一次側に装着
されてスイッチ制御信号にによってオンオフされるスイ
ッチ素子と、これらのスイッチ素子を冷却する接地され
たヒートシンクとよりなるものである。 そして、電源制御回路とスイッチング電源装置の関係は
、前記第１のスイッチ制御信号により前記スイッチ素子
ＳＷの一部をドライブし、前記第２のスィッチ制御１１
信 Ｗの残部をドライブするようにしたことを特徴としてい
る。 このような目的を達成する第２の発明の電源制御回路は
、所定のスイッチング周波数（２／ ｓｗ）の同Ｉｎ信
号と、第１及び第２のスイッチを備えこの同明信号に同
期してこれら二つのスイッチをオンオフする複数の信号
出力回路と、前記信号出力部の一部の第１のスイッチと
前記信号出力部の残部の第２のスイッチがダイオードを
介して入力され前記同期信号によってグランドとの接続
をオンオフされる第３のスイッチと、前記信号出力部の
一部の第２のスイッチと眞記信号出力部の残部の第１の
スイッチがダイオードを介して入力され前記同期信号に
よってグランドとの接続をオンオフされる第４のスイッ
プーとを備えたイネーブル／ディスエーブル回路とより
なり、この第３のスイッチにより前記信号出力部の一部
の第１のスイッチと前記信号出力部の残部の第２のスイ
ッチから互いに同相のスイッチング周波数ｆｓｗの第１
のスイッチ制御信号を出力し、この第４のスイッチによ
り前記信号出力部の一部の第２のスイッチと前記信号出
力部の残部の第１のスイッチから前記第１のスイッチ制
御信号と逆相であるスイッチング周波数ｆｓｗの第２の
スイッチシリ御信号を出力するようにしている。 第２の発明のスイッチング？ｌｌｆ源装置及び電源制御
装置との関係は第１の発明と同様である。
、所定のスイッチング周波数（２７ＳＷ＞の同期信号と
、第１及び第２のスイッチを備えこの同期信号に同期し
てこれら二つのスイッチをオンオフする複数の信号出力
回路と、この同期信号を入力して前記スイッチング周波
数の半分の周波数（ｆＳＷ）でオンオフする第１の制御
信号と、この第１の制御信号と逆相の第２の制御信号を
出力する制御回路と、この第１の制御信号により前記信
号出力部の一部の第１のスイッチと前記信号出力部の残
部の第２のスイッチを制御して、互いに同相のスイッチ
ング周波数ｆｓｗの第１のスイッチ制御信号を出力し、
この第２の制御信号により前記信号出力部の一部の第２
のスイッチと前記信号出力部の残部の第１のスイッチを
制御して、前記第１のスイッチあり御信号と逆相である
スイッチング周波数ｆＳＷの第２のスイッチ制御信号を
出力するイネーブル／ディスエーブル回路とよりなるも
のである。 また制御対像となるスイッチング電［４Ｍ置は、−次側
が直流電源に接続され二次側が負荷に接続される複数の
トランスと、これらトランスのそれぞれの一次側に装着
されてスイッチ制御信号にによってオンオフされるスイ
ッチ素子と、これらのスイッチ素子を冷却する接地され
たヒートシンクとよりなるものである。 そして、電源制御回路とスイッチング電源装置の関係は
、前記第１のスイッチ制御信号により前記スイッチ素子
ＳＷの一部をドライブし、前記第２のスィッチ制御１１
信 Ｗの残部をドライブするようにしたことを特徴としてい
る。 このような目的を達成する第２の発明の電源制御回路は
、所定のスイッチング周波数（２／ ｓｗ）の同Ｉｎ信
号と、第１及び第２のスイッチを備えこの同明信号に同
期してこれら二つのスイッチをオンオフする複数の信号
出力回路と、前記信号出力部の一部の第１のスイッチと
前記信号出力部の残部の第２のスイッチがダイオードを
介して入力され前記同期信号によってグランドとの接続
をオンオフされる第３のスイッチと、前記信号出力部の
一部の第２のスイッチと眞記信号出力部の残部の第１の
スイッチがダイオードを介して入力され前記同期信号に
よってグランドとの接続をオンオフされる第４のスイッ
プーとを備えたイネーブル／ディスエーブル回路とより
なり、この第３のスイッチにより前記信号出力部の一部
の第１のスイッチと前記信号出力部の残部の第２のスイ
ッチから互いに同相のスイッチング周波数ｆｓｗの第１
のスイッチ制御信号を出力し、この第４のスイッチによ
り前記信号出力部の一部の第２のスイッチと前記信号出
力部の残部の第１のスイッチから前記第１のスイッチ制
御信号と逆相であるスイッチング周波数ｆｓｗの第２の
スイッチシリ御信号を出力するようにしている。 第２の発明のスイッチング？ｌｌｆ源装置及び電源制御
装置との関係は第１の発明と同様である。
第１の発明の各構成要素はつぎの作用をする。
信号出力回路はそれぞれ第１及び第２のスイッチを有し
ており、同期信号にしたがって動作するが、各信号出力
回路を逆相で運転させることはできない。そこでイネー
ブル／ディスエーブル回路によって、信号出力回路のス
イッチ出力を制御して互いに逆相の関係にある第１及び
第２のスイッチ制御信号を出力する。 これらのスイッチ１ＩＩＪ ｔｉｌｌ信号をスイッチン
グ電源装置に用いると、スイッチング周波数ＩＳＷに相
当するノイズが打消される。 第２の発明の各構成要素は、第１の発明と同様の目的を
達成する別構成のものである。
ており、同期信号にしたがって動作するが、各信号出力
回路を逆相で運転させることはできない。そこでイネー
ブル／ディスエーブル回路によって、信号出力回路のス
イッチ出力を制御して互いに逆相の関係にある第１及び
第２のスイッチ制御信号を出力する。 これらのスイッチ１ＩＩＪ ｔｉｌｌ信号をスイッチン
グ電源装置に用いると、スイッチング周波数ＩＳＷに相
当するノイズが打消される。 第２の発明の各構成要素は、第１の発明と同様の目的を
達成する別構成のものである。
以下図面を用いて、第１及び第２の発明を説明する。
第１図は、第１の発明の一実施例を示す構成ブロック図
である。尚第１図において、前記第５図と同一作用をす
るものには同一符号をつけ説明を省略し、制御対象とな
るＤＣ−ＤＣコンバータは２個若しくはこれより大きな
自然数ｎ個で説明する。 図において、６０は信号出力回路で、ＤＣ−ＤＣコンバ
ータのチャンネル数ｎに一対一に対応して設けられてい
る。７０はυ制御信号を供給する出カバターン制御回路
、８０は信号出力回路６０の出力する信号を入力して出
カバターン制御回路７０の供給する制御信号にしたがっ
てスイッチ制御信号に変換するイネーブル／ディスエー
ブル回路である。これらは電源制御回路を構成している
。 信号の流れを説明すると、制御回路４０より供給される
同期信号（周波数２７３Ｗ）が各信号出力回路６０に供
給されると共に出カバターンＩＩＪ御回路７ｏにも送ら
れる。信号出力回路６０は周波数２ ｆ ＳＷの信号を
イネーブル／ディスエーブル回路８０に出力する。する
と、出カバターン制御回路７０の制御信号によって、周
波数ｆｓｗの互いに逆相である２系統の信号がスイッチ
素子５Ｗ２０に供給される。 第２図は第１図の装置の要部回路図である。信号出力回
路６０及び出カバターン制御回路７０は、例えば前出の
制御用ＩＣ（Ｔｌ２Ｏ３）を用いるとよい。イネーブル
／ディスエーブル回路８ｏは、ここでは信号出力回路６
０の信号線と出カバターン制御回路７０の信号線を結合
したものになっている一出力パターン制師回路７０の第
１のスイッチ素子Ｔｒ３１のエミッタ出力は、第１の信
号出力回路６０の第１のスイッチ素子Ｔｒ１１及び第２
の信号出力回路６０の第２のスイッチ素子Ｔ ｒ２２の
コレクタ端子にそれぞれ抵抗Ｒ１，Ｒ４を介して接続さ
れている。同様に出カバターン制御回路７０の第２のス
イッチ素子Ｔｒ３２のエミッタ出力は、第１の信号出力
回路６０の第２のスイッチ素子Ｔｒ１２及び第２の信号
出力回路６０の第１のスイッチ素子Ｔｒ２１のコレクタ
端子にそれぞれ抵抗Ｒ２゜Ｒ３を介して接続されている
。 第１の信号出力回路６０の第１のスイッチ素子Ｔｒｌｌ
からはエミッタ出力としてスイッチ制御信号φ１１が出
力され、他のスイッチ素子Ｔ Ｒ１２，２１，２２から
も同様にエミッタ出力としてスイッチ制御信号φ１２，
２１．２２が出力される。 第３図は第２図の装置の動作を説明する波形図である。 同期信号が同期端子ＣＴに周波数２ｆｓｗで供給される
。すると、出カバターン制御回路７０のスイッチ素子下
ｒ３１ 、３２はプッシュプルモードで動作させるので
、周波＠ ｆ ＳＶ４の相補的な信号を出力する。また
、信号出力回路６ｏのスイッチ素子Ｔ ｒｌｌ、１２，
２１．２２はシングルエンドモードで動作させるので、
周波数２ＩＳＷの同期した信号となる。 この結果、スイッチ制御信号φ１１，２２は同期した周
波数ｆＳｗのものとなり、スイッチ制御信号φ１２．２
１は同期した周波数ｆｓｗのらのであって、スイッチ制
御信号φ１１，２２と逆相になっている。 この様なスイッチ制御信号をＤＣ−ＤＣコンバータに供
給すると、電磁波ノイズが少なくて済む。 第４図は０′￥２の発明の一実施例を示す要部構成ブロ
ック図で、ＤＣ−ＤＣコンバータの部分は省略しである
。第１の発明と同様の動作を別ｆｉ４成で実現したもの
である。 図において、信り出力回路６０はすべてのスイッチ素子
Ｔ ｒｌｌ、１２，２１．２２のコレクタ端子がプルア
ップされており、第３図に示すようなシングルエンドモ
ードで動作している。イネーブル／ディスエーブル回路
９０はスイッチ素子Ｔ ｒｌｌ、１２，２１．２２のエ
ミッタ出力を低インピーダンスで入力して、スイッチゐ
り御仁号φ１１，１２，２１．２２として出力させるも
のである。 即ち、イネーブル／ディスエーブル回路９０の第３のス
イッチ素子Ｔ Ｒ３１のコレクタ入力どして、第１の信
号出力回路６０の第１のスイッチ素子Ｔｒｌｌのエミッ
タ出力及び第２の信号出力回路６０の第２のスイッチ素
子Ｔ Ｒ２２のエミッタ出力を、それぞれダイオードＤ
１，２を介して導く。同様にして、イネーブル／ディス
エーブル回路９０の第４のスイッチ素子Ｔｒ３２のコレ
クタ入力として、第１の信号出力回路６０の第２のスイ
ッチ素子Ｔｒ１２のエミッタ出力及び第２の信号出力回
路６０の第１のスイッチ素子Ｔｒ２１のエミッタ出力を
、それぞれダイオードＤ３，４を介して導く。尚、イネ
ーブル／ディスエーブル回路９０のスイッチ素子Ｔｒ３
１．３２の動作は第２図の出カバターン制御回路７０の
ものと同じく、プッシュプルモードで動作している。そ
こで、目的とするスイッチ制御信号φ１１，１２，２１
．２２を得ることができる。 ここで、ダイオードＤ１，２を介在させているのは、ス
イッチ制御１３号φ１１とφ２２のパルス幅を独立に変
化させるためであり、同様にダイオードＤ３．４を介在
させているのは、スイッチ制御信号φ１２とφ２１のパ
ルス幅を独立に変化させるためである。このようにする
と、制御回路４ｏの動作の制限が緩和されて、ＤＣ−Ｄ
Ｃコンバータとして好ましい特性を得ることができる。 尚、上記実施例においてはＤＣ−ＤＣコンバータが二個
のものに付いて説明したが、本発明はこれに限定される
ものではなく、゛３個ｊス上あってもこれらの間で同相
と逆相の二組に別けて運転されるものものであればよい
。 【発明の効果１ 以上説明したように、本発明によれば次の効果がある。 （１） 共通の同期信号を用いて、各制御用ＩＣの
間の位相状態を確実にして、同相ど逆相とを容易に区分
でさる。 （２） 実施例のように、信号出力回路６ｏ及び出
カバターン制御回路７０にスイップーングレギュレータ
制御用ＩＣを用いると、部品が共通化されて製造が容易
になると共に、プッシュプルモードでは二つのスイッチ
素子が同時にオンとなることが防止されて、ダブルパル
スの発生がない。 （３） 本発明をｏｎ／ ｏｎコンバータに適用す
ると、第７図（Ｂ）に示す信号を複数のコンバータに供
給して、スイッチングのタイミングをずらせて入力電流
のピークを分散させて、入力電流リップルを低減できる
。さらに、複数のコンバータの出力を突合わせて使用す
る場合には、出力電圧のリップルも低減される。
である。尚第１図において、前記第５図と同一作用をす
るものには同一符号をつけ説明を省略し、制御対象とな
るＤＣ−ＤＣコンバータは２個若しくはこれより大きな
自然数ｎ個で説明する。 図において、６０は信号出力回路で、ＤＣ−ＤＣコンバ
ータのチャンネル数ｎに一対一に対応して設けられてい
る。７０はυ制御信号を供給する出カバターン制御回路
、８０は信号出力回路６０の出力する信号を入力して出
カバターン制御回路７０の供給する制御信号にしたがっ
てスイッチ制御信号に変換するイネーブル／ディスエー
ブル回路である。これらは電源制御回路を構成している
。 信号の流れを説明すると、制御回路４０より供給される
同期信号（周波数２７３Ｗ）が各信号出力回路６０に供
給されると共に出カバターンＩＩＪ御回路７ｏにも送ら
れる。信号出力回路６０は周波数２ ｆ ＳＷの信号を
イネーブル／ディスエーブル回路８０に出力する。する
と、出カバターン制御回路７０の制御信号によって、周
波数ｆｓｗの互いに逆相である２系統の信号がスイッチ
素子５Ｗ２０に供給される。 第２図は第１図の装置の要部回路図である。信号出力回
路６０及び出カバターン制御回路７０は、例えば前出の
制御用ＩＣ（Ｔｌ２Ｏ３）を用いるとよい。イネーブル
／ディスエーブル回路８ｏは、ここでは信号出力回路６
０の信号線と出カバターン制御回路７０の信号線を結合
したものになっている一出力パターン制師回路７０の第
１のスイッチ素子Ｔｒ３１のエミッタ出力は、第１の信
号出力回路６０の第１のスイッチ素子Ｔｒ１１及び第２
の信号出力回路６０の第２のスイッチ素子Ｔ ｒ２２の
コレクタ端子にそれぞれ抵抗Ｒ１，Ｒ４を介して接続さ
れている。同様に出カバターン制御回路７０の第２のス
イッチ素子Ｔｒ３２のエミッタ出力は、第１の信号出力
回路６０の第２のスイッチ素子Ｔｒ１２及び第２の信号
出力回路６０の第１のスイッチ素子Ｔｒ２１のコレクタ
端子にそれぞれ抵抗Ｒ２゜Ｒ３を介して接続されている
。 第１の信号出力回路６０の第１のスイッチ素子Ｔｒｌｌ
からはエミッタ出力としてスイッチ制御信号φ１１が出
力され、他のスイッチ素子Ｔ Ｒ１２，２１，２２から
も同様にエミッタ出力としてスイッチ制御信号φ１２，
２１．２２が出力される。 第３図は第２図の装置の動作を説明する波形図である。 同期信号が同期端子ＣＴに周波数２ｆｓｗで供給される
。すると、出カバターン制御回路７０のスイッチ素子下
ｒ３１ 、３２はプッシュプルモードで動作させるので
、周波＠ ｆ ＳＶ４の相補的な信号を出力する。また
、信号出力回路６ｏのスイッチ素子Ｔ ｒｌｌ、１２，
２１．２２はシングルエンドモードで動作させるので、
周波数２ＩＳＷの同期した信号となる。 この結果、スイッチ制御信号φ１１，２２は同期した周
波数ｆＳｗのものとなり、スイッチ制御信号φ１２．２
１は同期した周波数ｆｓｗのらのであって、スイッチ制
御信号φ１１，２２と逆相になっている。 この様なスイッチ制御信号をＤＣ−ＤＣコンバータに供
給すると、電磁波ノイズが少なくて済む。 第４図は０′￥２の発明の一実施例を示す要部構成ブロ
ック図で、ＤＣ−ＤＣコンバータの部分は省略しである
。第１の発明と同様の動作を別ｆｉ４成で実現したもの
である。 図において、信り出力回路６０はすべてのスイッチ素子
Ｔ ｒｌｌ、１２，２１．２２のコレクタ端子がプルア
ップされており、第３図に示すようなシングルエンドモ
ードで動作している。イネーブル／ディスエーブル回路
９０はスイッチ素子Ｔ ｒｌｌ、１２，２１．２２のエ
ミッタ出力を低インピーダンスで入力して、スイッチゐ
り御仁号φ１１，１２，２１．２２として出力させるも
のである。 即ち、イネーブル／ディスエーブル回路９０の第３のス
イッチ素子Ｔ Ｒ３１のコレクタ入力どして、第１の信
号出力回路６０の第１のスイッチ素子Ｔｒｌｌのエミッ
タ出力及び第２の信号出力回路６０の第２のスイッチ素
子Ｔ Ｒ２２のエミッタ出力を、それぞれダイオードＤ
１，２を介して導く。同様にして、イネーブル／ディス
エーブル回路９０の第４のスイッチ素子Ｔｒ３２のコレ
クタ入力として、第１の信号出力回路６０の第２のスイ
ッチ素子Ｔｒ１２のエミッタ出力及び第２の信号出力回
路６０の第１のスイッチ素子Ｔｒ２１のエミッタ出力を
、それぞれダイオードＤ３，４を介して導く。尚、イネ
ーブル／ディスエーブル回路９０のスイッチ素子Ｔｒ３
１．３２の動作は第２図の出カバターン制御回路７０の
ものと同じく、プッシュプルモードで動作している。そ
こで、目的とするスイッチ制御信号φ１１，１２，２１
．２２を得ることができる。 ここで、ダイオードＤ１，２を介在させているのは、ス
イッチ制御１３号φ１１とφ２２のパルス幅を独立に変
化させるためであり、同様にダイオードＤ３．４を介在
させているのは、スイッチ制御信号φ１２とφ２１のパ
ルス幅を独立に変化させるためである。このようにする
と、制御回路４ｏの動作の制限が緩和されて、ＤＣ−Ｄ
Ｃコンバータとして好ましい特性を得ることができる。 尚、上記実施例においてはＤＣ−ＤＣコンバータが二個
のものに付いて説明したが、本発明はこれに限定される
ものではなく、゛３個ｊス上あってもこれらの間で同相
と逆相の二組に別けて運転されるものものであればよい
。 【発明の効果１ 以上説明したように、本発明によれば次の効果がある。 （１） 共通の同期信号を用いて、各制御用ＩＣの
間の位相状態を確実にして、同相ど逆相とを容易に区分
でさる。 （２） 実施例のように、信号出力回路６ｏ及び出
カバターン制御回路７０にスイップーングレギュレータ
制御用ＩＣを用いると、部品が共通化されて製造が容易
になると共に、プッシュプルモードでは二つのスイッチ
素子が同時にオンとなることが防止されて、ダブルパル
スの発生がない。 （３） 本発明をｏｎ／ ｏｎコンバータに適用す
ると、第７図（Ｂ）に示す信号を複数のコンバータに供
給して、スイッチングのタイミングをずらせて入力電流
のピークを分散させて、入力電流リップルを低減できる
。さらに、複数のコンバータの出力を突合わせて使用す
る場合には、出力電圧のリップルも低減される。
第１図は第１の発明の一実施例を示す構成ブロック図、
第２図は第１図の装置の要部回路図、第３図は第２図の
装置の動作を説明する波形図、第４図は第２の発明の一
実施例を示す要部構成ブロック図である。 第５図は従来のＤＣ−ＤＣコンバータに使用されている
構成ブロック図、第６図はプッシュプルモードと呼ばれ
るハーフブリッジ型コンバータに対する駆動波形、第７
図はシングルエンドモードと呼ばれるＯｎ／ Ｏｎコン
バータに対する駆動波形で、（△）は同相、（Ｂ）は逆
相の波形を示している。 １０・・・整流平滑化回路、２０・・・ＤＣ−ＤＣコン
バータ、３０・・・平滑化回路、４０・・・制御回路、
５０・・・フィルタ、６０・・・信号出力回路、７０・
・・出カバターン制御回路、８０．９０・・・イネーブ
ル／デル ＺＬ囚 第３図 第 ４図 乙０
第２図は第１図の装置の要部回路図、第３図は第２図の
装置の動作を説明する波形図、第４図は第２の発明の一
実施例を示す要部構成ブロック図である。 第５図は従来のＤＣ−ＤＣコンバータに使用されている
構成ブロック図、第６図はプッシュプルモードと呼ばれ
るハーフブリッジ型コンバータに対する駆動波形、第７
図はシングルエンドモードと呼ばれるＯｎ／ Ｏｎコン
バータに対する駆動波形で、（△）は同相、（Ｂ）は逆
相の波形を示している。 １０・・・整流平滑化回路、２０・・・ＤＣ−ＤＣコン
バータ、３０・・・平滑化回路、４０・・・制御回路、
５０・・・フィルタ、６０・・・信号出力回路、７０・
・・出カバターン制御回路、８０．９０・・・イネーブ
ル／デル ＺＬ囚 第３図 第 ４図 乙０
Claims (2)
- （１）所定のスイッチング周波数（２ｆｓｗ）の同期信
号と、 第１及び第２のスイッチを備えこの同期信号に同期して
これら二つのスイッチをオンオフする複数の信号出力回
路と、 この同期信号を入力して前記スイッチング周波数の半分
の周波数（ｆｓｗ）でオンオフする第１の制御信号と、
この第１の制御信号と逆相の第２の制御信号を出力する
制御回路と、 この第１の制御信号により前記信号出力部の一部の第１
のスイッチと前記信号出力部の残部の第２のスイッチを
制御して、互いに同相のスイッチング周波数ｆｓｗの第
１のスイッチ制御信号を出力し、この第２の制御信号に
より前記信号出力部の一部の第２のスイッチと前記信号
出力部の残部の第１のスイッチを制御して、前記第１の
スイッチ制御信号と逆相であるスイッチング周波数ｆｓ
ｗの第２のスイッチ制御信号を出力するイネーブル／デ
ィスエーブル回路と、 よりなる電源制御回路であつて、 一次側が直流電源に接続され二次側が負荷に接続される
複数のトランスと、これらトランスのそれぞれの一次側
に装着されてスイッチ制御信号にによつてオンオフされ
るスイッチ素子と、これらのスイッチ素子を冷却する接
地されたヒートシンクとよりなるスイッチング電源装置
に対し、前記第１のスイッチ制御信号により前記スイッ
チ素子ＳＷの一部をドライブし、前記第２のスイッチ制
御信号により前記スイッチ素子ＳＷの残部をドライブす
るようにしたことを特徴とするスイッチング電源装置の
電源制御回路。 - （２）所定のスイッチング周波数（２ｆｓｗ）の同期信
号と、 第１及び第２のスイッチを備えこの同期信号に同期して
これら二つのスイッチをオンオフする複数の信号出力回
路と、 前記信号出力部の一部の第１のスイッチと前記信号出力
部の残部の第２のスイッチがダイオードを介して入力さ
れ前記同期信号によつてグランドとの接続をオンオフさ
れる第３のスイッチと、前記信号出力部の一部の第２の
スイッチと前記信号出力部の残部の第１のスイッチがダ
イオードを介して入力され前記同期信号によってグラン
ドとの接続をオンオフされる第４のスイッチとを備えた
イネーブル／ディスエーブル回路と、 よりなり、この第３のスイッチにより前記信号出力部の
一部の第１のスイッチと前記信号出力部の残部の第２の
スイッチから互いに同相のスイッチング周波数ｆｓｗの
第１のスイッチ制御信号を出力し、この第４のスイッチ
により前記信号出力部の一部の第２のスイッチと前記信
号出力部の残部の第１のスイッチから前記第１のスイッ
チ制御信号と逆相であるスイッチング周波数ｆｓｗの第
２のスイッチ制御信号を出力するようにした電源制御回
路であつて、 一次側が直流電源に接続され二次側が負荷に接続される
複数のトランスと、これらトランスのそれぞれの一次側
に装着されてスイッチ制御信号にによってオンオフされ
るスイッチ素子と、これらのスイッチ素子を冷却する接
地されたヒートシンクとよりなるスイッチング電源装置
に対し、前記第１のスイッチ制御信号により前記スイッ
チ素子ＳＷの一部をドライブし、前記第２のスイッチ制
御信号により前記スイッチ素子ＳＷの残部をドライブす
るようにしたことを特徴とするスイッチング電源装置の
電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961387A JPH0775470B2 (ja) | 1987-10-02 | 1987-10-02 | スイッチング電源装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961387A JPH0775470B2 (ja) | 1987-10-02 | 1987-10-02 | スイッチング電源装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191661A true JPH0191661A (ja) | 1989-04-11 |
| JPH0775470B2 JPH0775470B2 (ja) | 1995-08-09 |
Family
ID=17195635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24961387A Expired - Lifetime JPH0775470B2 (ja) | 1987-10-02 | 1987-10-02 | スイッチング電源装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775470B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057353A (ja) * | 2008-07-30 | 2010-03-11 | Denso Corp | 負荷駆動装置及び負荷駆動装置の制御システム |
| JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
-
1987
- 1987-10-02 JP JP24961387A patent/JPH0775470B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057353A (ja) * | 2008-07-30 | 2010-03-11 | Denso Corp | 負荷駆動装置及び負荷駆動装置の制御システム |
| JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0775470B2 (ja) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9318967B2 (en) | DC to DC converter and DC to DC conversion system | |
| US5886508A (en) | Multiple output voltages from a cascaded buck converter topology | |
| US5541828A (en) | Multiple output converter with continuous power transfer to an output and with multiple output regulation | |
| US5861734A (en) | Control architecture for interleaved converters | |
| KR100378801B1 (ko) | 직류 전원 회로 | |
| US6370047B2 (en) | Dual input range power supply using two series or parallel connected converter sections with automatic power balancing | |
| US6023154A (en) | Parallel and interwoven buck converter for high efficiency, low voltage power supply | |
| US6262901B1 (en) | Adjustable DC-to-DC converter with synchronous rectification and digital current sharing | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| TW200922088A (en) | Semiconductor circuit and switching power supply apparatus | |
| JP2003513606A (ja) | 同期整流の外部駆動方式 | |
| US9013159B2 (en) | Parallel-operating power supply system | |
| US20100301826A1 (en) | System and method for oring phases to overcome duty cycle limitations in a multi-phase boost converter | |
| US6351403B2 (en) | Secondary side switching regulator having a phase lock loop control circuit | |
| JP4251021B2 (ja) | 電源装置及びそれを用いたハードディスク装置，ｉｃ | |
| US20040184294A1 (en) | Two stage power conversion circuit | |
| JP2008520172A (ja) | 低電圧部品を持つプリコンディショナ | |
| US6239994B1 (en) | Secondary side switching regulator having a phase lock loop control circuit | |
| US20230238892A1 (en) | Isolated dc-dc converter | |
| JPH0191661A (ja) | スイッチング電源装置の制御回路 | |
| US20050024894A1 (en) | Isolated DC-DC converters | |
| JP2005137191A (ja) | スイッチモード電源用制御回路 | |
| JP2003299359A (ja) | スイッチング電源装置 | |
| EP0989660B1 (en) | Double ended converter | |
| JP2023082523A (ja) | 電源装置 |