JPH0191555A - Call/interruption signal transmitter - Google Patents
Call/interruption signal transmitterInfo
- Publication number
- JPH0191555A JPH0191555A JP62248048A JP24804887A JPH0191555A JP H0191555 A JPH0191555 A JP H0191555A JP 62248048 A JP62248048 A JP 62248048A JP 24804887 A JP24804887 A JP 24804887A JP H0191555 A JPH0191555 A JP H0191555A
- Authority
- JP
- Japan
- Prior art keywords
- data
- call
- circuit
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 238000000605 extraction Methods 0.000 claims abstract description 9
- 230000008054 signal transmission Effects 0.000 claims description 11
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 10
- 230000008033 biological extinction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 238000002266 amputation Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明に、複数のデータ端末装置間を相互接続するデ
ータ交換システムにおいて1発呼・切断信号の転送を行
う発呼・切断信号伝送装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a call/disconnection signal transmission device that transfers one call/disconnection signal in a data exchange system interconnecting a plurality of data terminal devices. It is something.
第3図に、例えば昭和58年特許願第
号の願書に添付された明細書及び図面に示されt従来の
発呼骨切断信号伝送装置であり1図において、1にデー
タ端末装置、2にデータ交換機で、それぞれ線路側回路
を抜き出して図示しtものであり、3にデータ端末装置
1とデータ交換機2とを接続する加入者線である。FIG. 3 shows, for example, a conventional calling bone cutting signal transmission device shown in the specification and drawings attached to the application for patent application No. 1980. In FIG. 1, 1 is a data terminal device, 2 is a The line side circuits of each data exchanger are shown in FIG.
11は送信データ入力端子、12にその一万の入力端子
に送信データ入力端子11が接続されているアンドゲー
ト、13にこのアンドゲート12の出力を加入者線3へ
伝えるライントライバ、14にアンドゲート12の他方
の入力端子に接続されたナントゲート、15にナントゲ
ート14の−万の入力端子に接続され九発呼・切断信号
用のパルスジェネレータ、16にナントゲート14の他
方の入力端子に接続されt発呼・切断スイッチであり、
前記データ端末装置1にその線路側回路にこれらを含ん
でいる。11 is a transmission data input terminal; 12 is an AND gate whose 10,000 input terminals are connected to the transmission data input terminal 11; 13 is a line driver that transmits the output of this AND gate 12 to the subscriber line 3; A Nante gate connected to the other input terminal of the AND gate 12, 15 a pulse generator for call/disconnection signals connected to the -10,000 input terminal of the Nante gate 14, and 16 the other input terminal of the Nante gate 14. It is a call origination/disconnection switch connected to
The data terminal device 1 includes these in its line side circuit.
また、21に加入者線3に接続されたラインレシーバ、
22にラインレシーバ21に接続された受信データ出力
端子、23にラインレシーバ21に接続され、発呼・切
断信号の、送信データの伝送速度エリ充分高い周波数の
パルス波のみ検出する信号検知回路、24はこの信号検
知回路23にリセット信号を与える微分回路、25に入
力端子りに信号検知回路26からの信号が入力され、ト
リガ端子Tに伝送速度タイミングパルスが入力すれるフ
リップフロップ、26は前記ラインレシーバ21に接続
され次パルス消滅監視(ロ)路、27はパルス消滅監視
回路26の出力、あるいは電源リセット信号t−D7リ
ツプ70ツブ25%セット端子5へ入力するオアゲート
であり%前記データ交換機2にその線路側回路にこれら
を含んでいる。Also, at 21 a line receiver connected to the subscriber line 3;
22, a received data output terminal connected to the line receiver 21; 23, a signal detection circuit connected to the line receiver 21, which detects only pulse waves of a sufficiently high frequency for transmission data transmission speed of call/disconnection signals; 24; 25 is a differential circuit that provides a reset signal to the signal detection circuit 23; 25 is a flip-flop whose input terminal receives the signal from the signal detection circuit 26; and the trigger terminal T receives the transmission speed timing pulse; 26 is the line 27 is an OR gate connected to the receiver 21 and input to the output of the pulse extinction monitoring circuit 26 or the power supply reset signal t-D7 lip 70 tube 25% set terminal 5; These are included in the line side circuit.
第4図は発呼・切断信号の伝送装置の各信号のタイミン
グ全示すタイムチャートであり、同図falに伝送すべ
き送信データ、同図(blに伝送すべき送信データのビ
ットタイミング、同図(c)rr、伝送データの伝送速
度に比べて充分高い周波数のパルス波による発呼・切断
信号、同図fd)μ発呼・切断信号と送信データとが合
成された、加入者線6への送信信号、同図(e)に発呼
/切断の状態遷移をそれぞれ示している。Fig. 4 is a time chart showing all the timings of each signal of the transmitting device for call/disconnection signals, in which fal indicates the transmission data to be transmitted, and bl indicates the bit timing of the transmission data to be transmitted. (c) rr, a call/disconnect signal using a pulse wave with a frequency sufficiently high compared to the transmission speed of the transmitted data, fd) μ in the same figure, to the subscriber line 6 where the call/disconnect signal and the transmitted data are combined. The transmitted signal and the state transition of call origination/disconnection are shown in FIG.
次に動作について説明する。Next, the operation will be explained.
まず、8g4図に(alで示すデータ端末装置1の送信
データに、同図(b)のビットタイミングで入力端子1
1を経由し、アンドゲート12に入力される。First, in Fig. 8g4, the input terminal 1 receives the transmission data of the data terminal device 1 (indicated by al) at the bit timing shown in Fig. 8g4.
1 and is input to the AND gate 12.
ここで、アンドゲート12のもう一万の入力端子に框、
ナントゲート14エリ第4図にfclで示す発呼・切断
信号が入力されており、発呼状態の間は発呼・切断スイ
ッチ160作用で1″に固定されている。従って、アン
ドゲート12に入力された送信データにそのままの形式
でライントライバ16を介して加入者線乙に出力される
。データ交換機2でに、送信されてき之データがライン
レシーバ21で受信され、受信データ出力端子22に出
力される。Here, a frame is connected to the 10,000 input terminal of the AND gate 12.
A call/disconnection signal shown as fcl in FIG. The input transmission data is outputted to the subscriber line B via the line driver 16 in the same format as it is.The data transmitted by the data exchange 2 is received by the line receiver 21, and the received data output terminal 22 is output to.
次に発呼−切断の動作について説明を行う。発呼・切断
の信号検出は、発呼時に、送信データの伝送速度エフ充
分高い周波数のパルス波を停止し切断時に前記パルス波
送出とh5方法をとっており、これば発呼−切断スイッ
チ16の切り替えによって制御される。すなわちナント
ゲート14の出力に、発呼・切断スイッチ16が発呼側
(アース″′0″)に倒れている状態でに、常時71′
′状態に保持されるが、スイッチ16が切断側(+5V
”l”)に倒れると、送信データの伝送速度より充分高
い周波数のパルス波七発生している発呼・切断信号用の
パルスジェネレータ15の出力が反転して現われる。こ
の様子は第4図(clに示されている。送信データと発
呼・切断信号とにアンドゲート12に入力されて合成さ
れ、データ端末装置!t1のライントライバ16エリ、
第4図に(dlで示される送信信号として加入者線6へ
送出される。Next, the operation of calling and disconnecting will be explained. Call origination/disconnection signal detection is performed by stopping a pulse wave of a sufficiently high frequency for the transmission data transmission speed when making a call, and transmitting the pulse wave at the time of disconnection using the h5 method. controlled by switching. In other words, when the output of the Nantes gate 14 is set to 71' at all times with the call origination/disconnection switch 16 turned to the calling side (earth ``'0''),
' state, but the switch 16 is set to the cut-off side (+5V
When the signal falls to "l"), the output of the pulse generator 15 for the call/disconnect signal, which generates a pulse wave 7 with a frequency sufficiently higher than the transmission speed of the transmitted data, appears inverted. This situation is shown in FIG.
In FIG. 4, the signal is sent to the subscriber line 6 as a transmission signal indicated by (dl).
この加入者線6へ送出され比信号にデータ交換機2のラ
インレシーバ21に入力され、ラインレシーバ21に、
その出力を、受信データ出力端子22に供給するととも
に信号検知回路23及びパルス消滅監視回路26にも供
給する。The ratio signal is sent to the subscriber line 6 and input to the line receiver 21 of the data exchange 2, and the line receiver 21 receives
The output is supplied to the received data output terminal 22 and also to the signal detection circuit 23 and pulse extinction monitoring circuit 26.
このようにしてラインレシーバ21で受信された信号か
らの発呼・切断信号の抽出に、以下の↓うにして行なわ
れている。すなわち信号検知回路23は微分回路24経
由で入力される伝送速度タイミングにより1ビット区間
ごとにリセットされており、1ビット区間ごとの前記ラ
インレシーバで受信された信号の周波数の計数を行なっ
ている。The call/disconnect signal is extracted from the signal received by the line receiver 21 in the following manner. That is, the signal detection circuit 23 is reset for each bit period based on the transmission speed timing input via the differentiating circuit 24, and counts the frequency of the signal received by the line receiver for each bit period.
信号検知回路26の出力に、データ信号に比べ十分高い
繰返し周波数のパルス波による発呼・切断信号を検知し
几時のみ1”(切断検出)となり、発呼(発呼・切断信
号停止)及びデータ伝送時は10″となる。Dフリップ
フロップ25に、データ端末装置10発呼・切断状態を
記憶するメモリであり、トリガ端子T[に伝送速度タイ
ミングパルスが入力されて、1ビット周期で信号検知回
路26の出力にエフ発呼/切断状態を記憶している。The output of the signal detection circuit 26 detects a call/disconnection signal using a pulse wave with a repetition frequency that is sufficiently higher than that of the data signal, and becomes 1" (disconnection detection) only in the cold state, and the call origination (call/disconnection signal stop) and During data transmission, it is 10''. The D flip-flop 25 is a memory that stores the calling/disconnecting state of the data terminal device 10, and the transmission speed timing pulse is input to the trigger terminal T[, and the F call is sent to the output of the signal detection circuit 26 at a 1-bit period. /Memorizes the disconnection state.
ま友、このDフリップフロップ25のセット端子s V
ci、オアゲート27t−経由して電源リセット及びパ
ルス消滅監視回路26の出力が供給されて2つ、これに
よって、電源投入時、ならびに受信データに長時間変化
がない場合に、D 71Jツブフロツプ25を「切断」
側に初期化している。Mayu, the set terminal s V of this D flip-flop 25
ci, the output of the power supply reset and pulse extinction monitoring circuit 26 is supplied via the OR gate 27t-, thereby causing the D71J block flop 25 to be amputation”
It is initialized to the side.
従来の発呼・切断信号伝送装置に以上のように構成され
ているので1発呼・切断信号送出及び検出についてに特
に問題にないが、転送中のデータに、多数の@1”又は
10″信号の連続が発生し几場合、同期がはずれやすく
なり、これによるデータ誤りが発生するという問題点か
あつ几。Since the conventional call/disconnection signal transmission device is configured as described above, there is no particular problem in sending and detecting one call/disconnection signal, but if the data being transferred contains a large number of When a series of signals occurs, it becomes easy to lose synchronization, which causes data errors, which is a problem.
この発明に、上記のような問題点を解消するtめになさ
れたもので、転送中のデータに同一信号が多数連続する
ような場合でも、同期はずれを防止できる発呼・切断信
号伝送装置を得ることを目的とする。This invention has been made to solve the above-mentioned problems, and provides a call/disconnection signal transmission device that can prevent synchronization even when the data being transferred contains a large number of consecutive identical signals. The purpose is to obtain.
この発明に係る発呼・切断信号伝送装置は、送信データ
をスクランブルするスクランブラ回路と。A call/disconnection signal transmission device according to the present invention includes a scrambler circuit that scrambles transmission data.
発呼・切断スイッチの出力を遅延させて、スクランブラ
回路の出力と発呼・切断信号の送信を一時禁止する遅延
回路をデータ送信側に配置し、前記スクランブルされた
データをディスクランブルするデイスクランブラ回路と
、スクランブルされたデータからタイミング信号を抽出
するタイミング抽出回路をデータ受信側に配置したもの
である。A descrambler that descrambles the scrambled data by placing a delay circuit on the data transmission side that delays the output of the call/disconnect switch and temporarily prohibits the output of the scrambler circuit and the transmission of the call/disconnect signal. A timing extraction circuit for extracting a timing signal from scrambled data is placed on the data receiving side.
この発明における発呼・切断信号伝送装置に。 A call/disconnection signal transmission device according to the present invention.
スクランブラ回路によって送信データにタイミング情報
を重畳し、デイスクランブラ回路によってこれをディス
クランブルして受信情報を得ることによV%タイミング
の同期はずれによるデータ誤vt−防止するとともに、
遅延回路でスクランブラ回路の出力お工び発呼・切断信
号の送出を一時禁止することにより、データ受信側に発
呼を識別させる。A scrambler circuit superimposes timing information on transmission data, and a descrambler circuit descrambles this to obtain reception information, thereby preventing data errors caused by out-of-synchronization of V% timing, and
By temporarily inhibiting the output of the scrambler circuit and the transmission of the call origination/disconnection signal using the delay circuit, the data receiving side is made to identify the origination of the call.
以下、この発明の一実施例を図について説明する。WX
1図において、1にデータ端末装置、2はデータ交換機
%3に加入者線、11は送信データ入力端子、12にア
ンドグー)、13t:mライントライバ、14はナント
ゲート、15はパルスジェネレータ、16は発呼−切断
スイッチ、21はラインレシーバ、22に受信データ出
力端子、23に信号検知回路、24に微分回路、25に
Dフリップフロップ、26にパルス消滅監視回路、27
にオアゲートであり、第3図に同一符号を付しt従来の
それらと同一、あるいは相当部分であるため詳細な説明
に省略する。また、17に前記データ端末装置1の送信
データ入力端子11とアンドゲート12との間に配置さ
れ、送信データにタイミング情報を重畳する友めのスク
ランブラ回路、18に前記発呼・切断スイッチ16に接
続されてその出力を遅延させ、前記ナントゲート14お
よびスクランブラ回路17の出力とともに前記アンドゲ
ート12に入力する遅延回路であり、28にデータ交換
機2のラインレシーバ21と受信データ出力端子22と
の間に配置され、スクランブルされたデータをディスク
ランブルして受信データを抽出するデイスクランブラ回
路、2S[ラインレシーバ21に接続されてスクランブ
ルされtデータからタイミング信号を抽出するタイミン
グ抽出回路である。An embodiment of the present invention will be described below with reference to the drawings. WX
In the figure, 1 is a data terminal device, 2 is a data exchange %3 is a subscriber line, 11 is a transmission data input terminal, 12 is an andgoo), 13t is an m-line driver, 14 is a Nantes gate, 15 is a pulse generator, 16 is a call-disconnection switch, 21 is a line receiver, 22 is a received data output terminal, 23 is a signal detection circuit, 24 is a differentiation circuit, 25 is a D flip-flop, 26 is a pulse extinction monitoring circuit, 27
This is an OR gate, which is denoted by the same reference numeral in FIG. 3, and is the same as or corresponds to the conventional one, so a detailed description thereof will be omitted. Further, 17 is a friend scrambler circuit arranged between the transmission data input terminal 11 and the AND gate 12 of the data terminal device 1 and superimposes timing information on the transmission data; It is a delay circuit which is connected to the line receiver 21 of the data exchanger 2 and the received data output terminal 22 and is connected to the AND gate 12 together with the outputs of the Nant gate 14 and the scrambler circuit 17. A descrambler circuit is arranged between the 2S line receiver 21 and extracts received data by descrambles the scrambled data, and a timing extraction circuit is connected to the 2S line receiver 21 and extracts a timing signal from the scrambled t data.
第2図にこのような発呼・切断信号伝送装置の各信号の
タイミングを示すタイムチャートであ九同図(al n
送信データ、同図(b) [送信データのビットタイミ
ング、同図(cl t1発呼・切断信号、同図+dlに
加入者線3に送信される信号、同図+8)は発呼/切断
の状態遷移、同図げ)にスクランブルされ友送信データ
、同図(glは遅延回路18の出力信号、同図(h)
Hディスクランブルされた受信データ、同図(i)に受
信データより抽出されたビットタイミングをそれぞれ示
している。FIG. 2 is a time chart showing the timing of each signal of such a call/disconnection signal transmission device.
Transmission data, (b) [The bit timing of the transmission data, the diagram (cl t1 call/disconnection signal, the signal sent to subscriber line 3 at +dl, the diagram +8] shows the call origination/disconnection signal. State transition, (gl in the same figure) is scrambled transmission data, (gl is the output signal of the delay circuit 18, (h) in the same figure)
The H-descrambled received data and the bit timing extracted from the received data are shown in (i) of the same figure.
次に動作について説明する。Next, the operation will be explained.
まず、第2図に(alで示すデータ端末装置1の送信デ
ータは、同図(b)のビットタイミングで入力端子11
1に経由しスクランブラ回路17に入力され第2図にf
で示すスクランブルされた送信データに変換される。こ
のスクランブルされた送信データに、同図に(a)で示
す送信データのように@1″又はO”の信号が多数連続
するデータであってもビットタイミングにより反転して
おり、これに工ってデータ変換機におけるビットタイミ
ングを抽出しやすくしている。First, as shown in FIG. 2 (al), transmission data from the data terminal device 1 is sent to the input terminal 1 at the bit timing shown in FIG. 2(b).
1 to the scrambler circuit 17 and is shown in FIG.
It is converted into scrambled transmission data shown in . Even if this scrambled transmission data has many consecutive @1'' or O'' signals, as in the transmission data shown in (a) in the figure, they are inverted depending on the bit timing, and there is no modification to this. This makes it easier to extract the bit timing in the data converter.
このスクランブルされ友送信データに1次にアンドゲー
ト12に入力される。ここで、アンドゲートの他の2人
力の一万には、ナントゲート14工り第2図に(C)で
示す発呼・切断信号が入力されており、発呼状態の間、
発呼・切断スイッチ16の作用にエリ″1′固定となっ
ている。!!fc、もう一万には、第2図に(g)で示
す遅延回路18によって1ビツトタイミング遅延された
発呼・切断スイッチ16の信号が入力されている。この
遅延回[1811発呼時に1ビツトタイミングだけ、前
記発呼・切断信号及びスクランブルされた送信データが
通らないようにしてアンドゲート12出力を′1″に固
定し、データ交換機12に発呼を通知する友めのもので
ある。従って、スクランブラ回路17出力信号に、この
発呼時を除き、そのままの形式でライントライバ13を
介して加入者線3に出力される。データ交換機2でば、
送信されてき友データがラインレシーバ21で受信され
、受信データは、元のデータにもどすためにデイスクラ
ンブラ回路28に入力され、同時にタイミング抽出回路
29にも入力される。受信データに、デイスクランブラ
回路28にエフディスクランブルされて元のデータにも
どされ、受信データ出力端子22に出力される。ま交デ
ィスクランブルされる前の受信データに、タイミング情
報(データの変化点)を含んでおり、タイミング抽出回
路29によりビットタイミングが安定に抽出できる。こ
の動作によりデータ端末装置1をデータ変換機2間の同
期が確実に獲得でき、10″あるいは′1″の信号が長
く連続しても同期にずれによるビットIAりがなくなる
。This scrambled friend transmission data is first input to the AND gate 12. Here, the call/disconnection signal shown in (C) in Figure 2 of the Nantes Gate 14 is input to the other two man-powered 10,000 units of the AND Gate, and during the call state,
The operation of the call origination/disconnection switch 16 is fixed at ``1''. !!fc, and at 10,000, the call origination is delayed by 1 bit timing by the delay circuit 18 shown in (g) in Fig. 2. - The signal from the disconnection switch 16 is input.This delay circuit [1811] When the call is made, the output of the AND gate 12 is set to '1' so that the call/disconnect signal and the scrambled transmission data are not passed. '' and notifies the data exchange 12 of the call. Therefore, the output signal of the scrambler circuit 17 is outputted to the subscriber line 3 via the line driver 13 in the same format except when this call is made. With data exchanger 2,
The transmitted friend data is received by the line receiver 21, and the received data is input to the descrambler circuit 28 in order to restore the original data, and is also input to the timing extraction circuit 29 at the same time. The received data is F-descrambled by the descrambler circuit 28 to restore the original data, and is output to the received data output terminal 22. The received data before being scrambled includes timing information (data change points), and the timing extraction circuit 29 can stably extract bit timing. This operation ensures synchronization between the data terminal device 1 and the data converter 2, and even if the 10'' or '1'' signals continue for a long time, there is no bit IA error due to synchronization deviation.
また発呼・切断の動作について、従来の場合と同様なの
で説明を省略する。Further, since the call originating and disconnecting operations are the same as in the conventional case, the explanation will be omitted.
なお、上記実施例で框1発呼・切断信号がデータ端末装
置側からデータ交換機側に送出される場合について説明
したが、逆にデータ交換機側からデータ端末装置側に切
断信号が送出される場合についても適用できることに、
明らかである。In the above embodiment, the case where the frame 1 call/disconnection signal is sent from the data terminal equipment side to the data exchange side has been explained, but conversely, the case where the disconnection signal is sent from the data exchange side to the data terminal equipment side is explained. It can also be applied to
it is obvious.
以上のように、この発明によればデータ送信側にスクラ
ンブラ回路と、発呼・切断スイッチの出力を遅延させる
遅延回路を配し、データ受信側にデイスクランブラ回路
と、タイミング抽出回路を配して構成したので、発呼・
切断信号の送出、検出のための回路を複雑なものとする
ことなく、転送中のデータに′0″あるい框″1”が多
数連続しているような場合でも同期にずれによるデータ
誤りの発生を防止できる効果がある。As described above, according to the present invention, a scrambler circuit and a delay circuit for delaying the output of the call/disconnect switch are arranged on the data transmitting side, and a descrambler circuit and a timing extraction circuit are arranged on the data receiving side. Now that you have configured the
Without complicating the circuit for transmitting and detecting disconnection signals, data errors due to synchronization deviations can be avoided even when the data being transferred contains a large number of consecutive '0's or frames '1's. It has the effect of preventing occurrence.
第1図にこの発明の一実施例による発呼・切断信号伝送
装置を示すブロック図、第2図にその各信号のタイミン
グを示すタイムチャート、第3図は従来の発呼・切断信
号伝送装置を示すブロック図、第4図にその各信号のタ
イミングを示すタイムチャートである。
1にデータ端末装置、2はデータ交換機、16に発呼・
切断スイッチ、17にスクランブラ回路、18に遅延回
路、28はデイスクランブラ回路、29にタイミング抽
出回路。
なお1図中、同一符号に同一、又は相当部分を示す。
特許出願人 三菱電機株式会社
(外2名)−Fig. 1 is a block diagram showing a call/disconnection signal transmission device according to an embodiment of the present invention, Fig. 2 is a time chart showing the timing of each signal, and Fig. 3 is a conventional call/disconnection signal transmission device. FIG. 4 is a block diagram showing the timing of each signal. 1 is a data terminal device, 2 is a data exchange, 16 is a call originating/
A disconnection switch, 17 a scrambler circuit, 18 a delay circuit, 28 a descrambler circuit, and 29 a timing extraction circuit. In addition, in FIG. 1, the same reference numerals indicate the same or equivalent parts. Patent applicant: Mitsubishi Electric Corporation (2 others)
Claims (1)
の伝送速度より充分高い周波数のパルス波の送出/停止
を、発呼・切断スイッチで制御し、前記パルス波の有無
による発呼・切断信号を生成して伝送する発呼・切断信
号伝送装置において、前記データの送信側に、前記デー
タをスクランブルしてタイミング情報を重畳するスクラ
ンブラ回路と、前記発呼・切断スイッチに接続されてそ
の出力を遅延させ、前記スクランブラ回路の出力および
前記発呼・切断信号の送信を一時禁止する遅延回路を配
置するとともに、前記データの受信側に、前記スクラン
ブルされたデータをディスクランブルして受信データを
得るデイスクランブラ回路と、前記スクランブルされた
データからタイミング信号を抽出するタイミング抽出回
路を配置したことを特徴とする発呼・切断信号伝送装置
。A call/disconnection switch controls sending/stopping of a pulse wave with a frequency sufficiently higher than the data transmission speed transmitted between a data terminal device and a data exchanger, and a call/disconnection signal is generated depending on the presence or absence of the pulse wave. A call/disconnect signal transmission device that generates and transmits a signal includes a scrambler circuit that scrambles the data and superimposes timing information on the data transmitting side, and a scrambler circuit that is connected to the call/disconnect switch and outputs its output. A delay circuit is disposed to temporarily inhibit the output of the scrambler circuit and the transmission of the call/disconnect signal, and the scrambled data is descrambled to obtain received data on the data receiving side. A call/disconnection signal transmission device comprising a descrambler circuit and a timing extraction circuit for extracting a timing signal from the scrambled data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62248048A JPH0738634B2 (en) | 1987-10-02 | 1987-10-02 | Calling / disconnecting signal transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62248048A JPH0738634B2 (en) | 1987-10-02 | 1987-10-02 | Calling / disconnecting signal transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0191555A true JPH0191555A (en) | 1989-04-11 |
JPH0738634B2 JPH0738634B2 (en) | 1995-04-26 |
Family
ID=17172418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62248048A Expired - Fee Related JPH0738634B2 (en) | 1987-10-02 | 1987-10-02 | Calling / disconnecting signal transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738634B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913510A (en) * | 1989-09-18 | 1999-06-22 | Canon Kabushiki Kaisha | Recording apparatus |
-
1987
- 1987-10-02 JP JP62248048A patent/JPH0738634B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913510A (en) * | 1989-09-18 | 1999-06-22 | Canon Kabushiki Kaisha | Recording apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0738634B2 (en) | 1995-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5598442A (en) | Self-timed parallel inter-system data communication channel | |
US3870828A (en) | Superimposed binary signal | |
US4430745A (en) | Digital data transmission | |
US3651474A (en) | A synchronization system which uses the carrier and bit timing of an adjacent terminal | |
JPH0191555A (en) | Call/interruption signal transmitter | |
JPH05227243A (en) | Parallel transmission processing system | |
JPS6085645A (en) | Transfer processor of data or signal channel of multiplex assembly | |
JPS6367377B2 (en) | ||
JPH01274540A (en) | Transmission equipment for call and cut-off signal | |
JPS648941B2 (en) | ||
JP2679506B2 (en) | Clock switching method | |
JPS61192141A (en) | Digital code converting circuit | |
JPS60254848A (en) | Initial transmission system for scramble data | |
GB1597835A (en) | Error detection arrangements for line transmission systems | |
JPH0530069A (en) | Control signal transmission system | |
JPH0316058B2 (en) | ||
JPH01218235A (en) | Ordering and supervising signal transmitting system | |
JP2723830B2 (en) | Data line terminator with pseudo carrier control function | |
JPS6359130A (en) | Line switching device | |
JPS62231543A (en) | Signal processing system | |
JPS6379434A (en) | Reception data switching device | |
SE501296C2 (en) | Signal processing unit with internal clock signal | |
JPS59224941A (en) | Data transmission system | |
JPH01220540A (en) | Pseudo multiframe synchronization preventing system | |
JPS6352543A (en) | Data transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |