JPH0187455U - - Google Patents

Info

Publication number
JPH0187455U
JPH0187455U JP18070487U JP18070487U JPH0187455U JP H0187455 U JPH0187455 U JP H0187455U JP 18070487 U JP18070487 U JP 18070487U JP 18070487 U JP18070487 U JP 18070487U JP H0187455 U JPH0187455 U JP H0187455U
Authority
JP
Japan
Prior art keywords
interrupt
microcomputer
signal
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18070487U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18070487U priority Critical patent/JPH0187455U/ja
Publication of JPH0187455U publication Critical patent/JPH0187455U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【図面の簡単な説明】
図はこの考案の実施例を示すもので、第1図は
回路図、第2図はCPUの割込み処理を示す流れ
図、第3図は各部の動作タイミングを示すタイミ
ング波形図である。 1……マイクロコンピユータ、2……CPU、
7……クロツク信号発生回路、8……割込み信号
発生回路、11……論理和回路、12……認識信
号出力回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数の割込みソースを有するマイクロコンピユ
    ータシステムにおいて、前記割込みソースの論理
    和を取る論理和回路と、マイクロコンピユータに
    使用されるクロツク信号を発生するクロツク信号
    発生回路と、前記論理和回路から割込みソースが
    入力されると前記クロツク信号発生回路からのク
    ロツク信号に同期して前記マイクロコンピユータ
    に割込み信号を出力するとともにその割込み信号
    の発生を前記マイクロコンピユータからのリセツ
    ト信号によつて停止する割込み信号発生回路と、
    前記複数の割込みソースを前記マイクロコンピユ
    ータに区別して認識させるための信号を出力する
    認識信号出力回路とからなることを特徴とするマ
    イクロコンピユータシステムの多重割込み制御装
    置。
JP18070487U 1987-11-27 1987-11-27 Pending JPH0187455U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18070487U JPH0187455U (ja) 1987-11-27 1987-11-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18070487U JPH0187455U (ja) 1987-11-27 1987-11-27

Publications (1)

Publication Number Publication Date
JPH0187455U true JPH0187455U (ja) 1989-06-09

Family

ID=31472211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18070487U Pending JPH0187455U (ja) 1987-11-27 1987-11-27

Country Status (1)

Country Link
JP (1) JPH0187455U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109456A (en) * 1977-03-07 1978-09-25 Nippon Signal Co Ltd:The Interrupt control unit for data processing unit
JPS58189740A (ja) * 1982-04-28 1983-11-05 Mitsubishi Heavy Ind Ltd 割込装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109456A (en) * 1977-03-07 1978-09-25 Nippon Signal Co Ltd:The Interrupt control unit for data processing unit
JPS58189740A (ja) * 1982-04-28 1983-11-05 Mitsubishi Heavy Ind Ltd 割込装置

Similar Documents

Publication Publication Date Title
JPH0187455U (ja)
JPS60116549U (ja) 主・従計算機同期装置
JPS5977719U (ja) キ−ボ−ド制御装置
JPS63188755U (ja)
JPS63130839U (ja)
JPS614235U (ja) シグナルプロセツサの入出力制御装置
JPS6327946U (ja)
JPS59108905U (ja) 制御信号出力装置
JPH0334159U (ja)
JPS62117589U (ja)
JPS625359U (ja)
JPH0191953U (ja)
JPS6415295U (ja)
JPS62177130U (ja)
JPS6289025U (ja)
JPS5866485U (ja) 警報発生回路
JPH02104402U (ja)
JPS6210546U (ja)
JPS6310675U (ja)
JPS61126347U (ja)
JPS631242U (ja)
JPS62138228U (ja)
JPS6261544U (ja)
JPS5866445U (ja) 警報発生回路
JPS60153355U (ja) マルチcpuシステムの制御装置