JPH0181038U - - Google Patents
Info
- Publication number
- JPH0181038U JPH0181038U JP1987175098U JP17509887U JPH0181038U JP H0181038 U JPH0181038 U JP H0181038U JP 1987175098 U JP1987175098 U JP 1987175098U JP 17509887 U JP17509887 U JP 17509887U JP H0181038 U JPH0181038 U JP H0181038U
- Authority
- JP
- Japan
- Prior art keywords
- locked loop
- loop circuit
- phase
- frequency
- phase locked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第１図は本発明の全体構成を示すブロツク図、
第２図は本発明の一実施例を示す図、第３図は本
発明の一実施例の動作を示すタイムチヤート、第
４図は従来技術の動作を示すブロツク図である。 １：入力信号端子、２，２′，２″：周波数弁
別出力、３：フエーズ・ロツクドループ回路、４
：位相誤差値弁別回路、６：電力検出回路、７：
タイマー回路、２１：Ａ／Ｄ変換器、２２：位相
比較器、２３：ループフイルタ、２４：電圧制御
発振器、２５：余弦値演算器、２６：デイジタル
信号処理プロセツサ、２７：マイクロプロセツサ
である。
第２図は本発明の一実施例を示す図、第３図は本
発明の一実施例の動作を示すタイムチヤート、第
４図は従来技術の動作を示すブロツク図である。 １：入力信号端子、２，２′，２″：周波数弁
別出力、３：フエーズ・ロツクドループ回路、４
：位相誤差値弁別回路、６：電力検出回路、７：
タイマー回路、２１：Ａ／Ｄ変換器、２２：位相
比較器、２３：ループフイルタ、２４：電圧制御
発振器、２５：余弦値演算器、２６：デイジタル
信号処理プロセツサ、２７：マイクロプロセツサ
である。
Claims (1)
- フエーズ・ロツクドループ回路と該フエーズ・
ロツクドループ回路内の位相誤差値信号によつて
弁別すべき周波数帯域を定める位相誤差値識別回
路で構成される周波数弁別器において、該フエー
ズ・ロツクドループの周波数追従動作を入力信号
電力検出後一定時間ごとに初期化するようにした
ことを特徴とする周波数弁別器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987175098U JP2537799Y2 (ja) | 1987-11-18 | 1987-11-18 | 周波数弁別器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987175098U JP2537799Y2 (ja) | 1987-11-18 | 1987-11-18 | 周波数弁別器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0181038U true JPH0181038U (ja) | 1989-05-31 |
| JP2537799Y2 JP2537799Y2 (ja) | 1997-06-04 |
Family
ID=31466913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987175098U Expired - Lifetime JP2537799Y2 (ja) | 1987-11-18 | 1987-11-18 | 周波数弁別器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537799Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268516A (ja) * | 1993-03-12 | 1994-09-22 | Nec Corp | クロック従属同期方法 |
-
1987
- 1987-11-18 JP JP1987175098U patent/JP2537799Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268516A (ja) * | 1993-03-12 | 1994-09-22 | Nec Corp | クロック従属同期方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2537799Y2 (ja) | 1997-06-04 |