JPH01779A - Superconducting transistor and its manufacturing method - Google Patents

Superconducting transistor and its manufacturing method

Info

Publication number
JPH01779A
JPH01779A JP62-117101A JP11710187A JPH01779A JP H01779 A JPH01779 A JP H01779A JP 11710187 A JP11710187 A JP 11710187A JP H01779 A JPH01779 A JP H01779A
Authority
JP
Japan
Prior art keywords
oxide film
gate electrode
channel layer
film
superconducting transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-117101A
Other languages
Japanese (ja)
Other versions
JPS64779A (en
Inventor
公一 水島
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP62-117101A priority Critical patent/JPH01779A/en
Publication of JPS64779A publication Critical patent/JPS64779A/en
Publication of JPH01779A publication Critical patent/JPH01779A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁体−半導体−超伝導体の相転移を利用し
た超伝導トランジスタとその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a superconducting transistor that utilizes an insulator-semiconductor-superconductor phase transition and a method for manufacturing the same.

(従来の技術) 現在まで、超高密度電子素子や超高速電子素子の開発は
、シリコン及び化合物半導体を中心として進められてき
た。従来の半導体素子の高密度化、高速化は、高度の微
細加工技術、均質で完全性の高い結晶作製技術及びシミ
ュレーションを利用した素子設計技術によりなし遂げら
れてきた。
(Prior Art) Until now, the development of ultra-high-density electronic devices and ultra-high-speed electronic devices has focused on silicon and compound semiconductors. High density and high speed conventional semiconductor devices have been achieved through advanced microfabrication technology, homogeneous and highly perfect crystal manufacturing technology, and device design technology using simulation.

半導体素子の更なる高密度化、高速化を図る上で今後ま
すます重要になる問題は、発熱である。これは、結晶の
完全性や微細加工技術とは別に、半導体素子の高密度化
や高速化の限界を与える大きい要因になると考えられて
いる。
Heat generation is an issue that will become increasingly important in the future as the density and speed of semiconductor devices are further increased. This is considered to be a major factor that limits the ability to increase the density and speed of semiconductor devices, in addition to crystal perfection and microfabrication technology.

電子素子の発熱の点で、半導体素子に比べて優れている
のは、ジョセフソン接合素子に代表される超伝導素子で
ある。しかし、超伝導素子はこれまでのところ、本格的
な実用化の目途は立っていない。その理由は、超伝導現
象が液体ヘリウム温度という超低温でないと得られない
こと、超伝導材料として金属あるいは金属間化合物を用
いるため酸化され易いこと、ジョセフソン接合素子の場
合にはその絶縁膜として用いる金属酸化物の時間的安定
性、空間的−様性が得られず、また本質的に二端子素子
であるため使い難いこと、等である。
Superconducting devices, such as Josephson junction devices, are superior to semiconductor devices in terms of heat generation. However, to date, there is no prospect of full-scale practical use of superconducting devices. The reasons for this are that superconductivity can only be achieved at extremely low temperatures, such as the temperature of liquid helium, that metals or intermetallic compounds are used as superconducting materials and are easily oxidized, and that they are used as insulating films in Josephson junction devices. They do not have the temporal stability and spatial properties of metal oxides, and are difficult to use because they are essentially two-terminal devices.

近年、ジョセフソン接合素子の二端子素子という欠点を
解消するものとして、超伝導体と半導体を結合した超伝
導トランジスタが試作されている。
In recent years, superconducting transistors combining superconductors and semiconductors have been prototyped to overcome the shortcomings of Josephson junction devices, which are two-terminal devices.

これは、半導体層の一方の面に微少間隔をもって対向す
る一対の超伝導体電極(ソース、ドレイン電極)を設け
、他方の面に半導体層内のキャリア濃度分布を制御する
電極(ゲート電極)を設けた構造を有する。ゲート電極
により、ソース、ドレイン近傍のキャリア濃度が減少す
る方向のバイアスを与えるとソース、ドレイン電極間に
はジョセフソン接合が形成されず、ソース、ドレイン電
極間に超伝導電流は流れない。これがトランジスタのオ
フ状態である。一方、ゲート電極によりソース、ドレイ
ン近傍のキャリア濃度を増大させるバイアスを与えると
、ある一定電圧以上でソース。
In this method, a pair of superconductor electrodes (source and drain electrodes) are provided on one surface of the semiconductor layer, facing each other with a small distance, and an electrode (gate electrode) that controls the carrier concentration distribution within the semiconductor layer is provided on the other surface. It has a built-in structure. If a bias is applied by the gate electrode in a direction that decreases the carrier concentration near the source and drain, a Josephson junction will not be formed between the source and drain electrodes, and no superconducting current will flow between the source and drain electrodes. This is the off state of the transistor. On the other hand, if a bias is applied to increase the carrier concentration near the source and drain using the gate electrode, the source will increase above a certain voltage.

ドレイン電極間にジョセフソン接合(超伝導接合)が形
成され、トランジスタはオン状態になる。これは、従来
厚み方向に対向させていたジョセフソン素子の一対の超
伝導電極を平面上に展開した形とし、その超伝導電極間
のキャリア濃度の制御により超伝導接合を形成するか否
かを制御するようにしたものと言うことができる。超伝
導接合には電圧零で電流が流れるから、この超伝導トラ
ンジスタは理論的に発熱がない。
A Josephson junction (superconducting junction) is formed between the drain electrodes, and the transistor is turned on. In this method, a pair of superconducting electrodes of a Josephson element, which were conventionally opposed in the thickness direction, are expanded on a plane, and it is possible to form a superconducting junction by controlling the carrier concentration between the superconducting electrodes. It can be said that it is controlled. Since current flows through the superconducting junction with zero voltage, this superconducting transistor theoretically does not generate heat.

この超伝導トランジスタは、三端子素子である点で従来
のジョセフソン素子に比べて使い易いという利点を有す
るが、動作温度が液体ヘリウムあるいはその近傍という
超低温であり、また超伝導電極が材料的に空気中で不安
定である、という超伝導体素子の難点が解決されなけれ
ば、実用化は難しい。
This superconducting transistor has the advantage of being easier to use than conventional Josephson devices in that it is a three-terminal element, but its operating temperature is extremely low, at or near liquid helium, and the superconducting electrode is Unless the drawback of superconductor devices, which is their instability in air, is resolved, it will be difficult to put them into practical use.

(発明が解決しようとする問題点) 以上のように超伝導素子は、発熱がない点で従来の半導
体素子の高密度化や高速化の限界を超え得るものとして
注目されるが、主として材料特性による制約から実用化
には至っていない。
(Problems to be Solved by the Invention) As described above, superconducting devices are attracting attention as they do not generate heat and can exceed the limits of high density and high speed of conventional semiconductor devices, but mainly due to their material properties. It has not been put into practical use due to restrictions.

本発明はこの様な点に鑑みなされたもので、新しい動作
原理を有し、しかも液体窒素温度以上の温度で動作可能
で、空気中での安定性も優れた超伝導トランジスタを提
供することを目的とする。
The present invention has been made in view of these points, and it is an object of the present invention to provide a superconducting transistor that has a new operating principle, can operate at temperatures higher than liquid nitrogen temperature, and has excellent stability in air. purpose.

本発明は更に、その様な新しい原理による超伝導トラン
ジスタの製造方法を提供することを目的とする。
A further object of the present invention is to provide a method for manufacturing a superconducting transistor based on such a new principle.

[発明の構成コ (問題点を解決するための手段) 本発明による超伝導トランジスタは、高温においてキャ
リア濃度制御によって超伝導−半導体−絶縁体の相転移
が生じるチャネル層をもつ酸化物膜を用い、これにソー
ス、ドレイン電極、およびチャネル層のキャリア濃度制
御を行うためのゲー・ト電極を設けたことを特徴とする
。その具体的な構造としては、ゲート電極部をMrS構
造あるいはショットキーゲート構造として電界効果によ
りチャネル層のキャリア濃度制御を行うものと、ゲート
電極からのキャリア注入によりチャネル層のキャリア濃
度制御を行うものがある。また動作モードとしては、ゲ
ート電圧零の状態でチャネル層が超伝導体であるノーマ
リ・オン型と、ゲート電圧零では高抵抗の絶縁体または
半導体であるノーマリ・オフ型とが考えられる。更にチ
ャネル層を含む酸化物膜に対してソース、ドレイン電極
とゲート電極が異なる面に形成される構造と、これらが
全て同じ側の面に形成される構造とがある。
[Structure of the Invention (Means for Solving Problems)] A superconducting transistor according to the present invention uses an oxide film having a channel layer in which a superconductor-semiconductor-insulator phase transition occurs by carrier concentration control at high temperatures. , is characterized in that it is provided with a source, a drain electrode, and a gate electrode for controlling the carrier concentration of the channel layer. The specific structures include one in which the gate electrode part has a MrS structure or a Schottky gate structure and the carrier concentration in the channel layer is controlled by electric field effect, and the other in which the carrier concentration in the channel layer is controlled by carrier injection from the gate electrode. There is. Further, as operating modes, there are two possible operating modes: a normally-on type in which the channel layer is a superconductor when the gate voltage is zero, and a normally-off type in which the channel layer is a high-resistance insulator or semiconductor when the gate voltage is zero. Furthermore, there are structures in which the source, drain and gate electrodes are formed on different sides of the oxide film including the channel layer, and structures in which they are all formed on the same side.

なお以下の説明では、ゲート電圧を印加しない状態で超
伝導状態であるものを“酸化物超伝導体膜”と称し、ゲ
ート電圧を印加してキャリア濃度制御を行うことにより
超伝導体状態となるものを“酸化物半導体膜”と称する
In the following explanation, a film that is in a superconducting state when no gate voltage is applied is referred to as an "oxide superconductor film," and it becomes a superconducting state by applying a gate voltage and controlling the carrier concentration. This film is called an "oxide semiconductor film."

本発明の方法はこのような超伝導トランジスタを製造す
るに当たって、チャネル層を含む酸化物膜をスパッタ法
により形成することを特徴とする。
The method of the present invention is characterized in that, in manufacturing such a superconducting transistor, an oxide film including a channel layer is formed by sputtering.

酸化物超伝導体としては多数のものが知られているが、
本発明においてチャネル層に用いる酸化物膜膜材料は、
臨界温度の高い希土類元素含有のペロブスカイト型の酸
化物が好ましい。ここで言う希土類元素を含有する。べ
〜ブスカイト型構造を有する酸化物は超伝導状態、を実
現できればよく、酸素欠陥を有するA Ba 2 Cu
 30t−a系(AはY、Yb、Ho、Dy、Eu、E
r、Tll1.Luなどの希土類元素)などの欠陥ペロ
ブスカイト型、5r−La−Cu−0系等の層状ペロブ
スカイト型等の広義にペロブスカイト構造を有する酸化
物とする。希土類元素も広義の定義とし、Sc、Yおよ
びランタン系を含むものとする。代表的な系として、Y
−Ba−Cu−0の他に、YをYb。
Many oxide superconductors are known, but
The oxide film material used for the channel layer in the present invention is:
A perovskite-type oxide containing a rare earth element with a high critical temperature is preferred. Contains the rare earth elements mentioned here. It is sufficient that the oxide having a babeskite structure can realize a superconducting state, and A Ba 2 Cu with oxygen defects can be used.
30t-a system (A is Y, Yb, Ho, Dy, Eu, E
r, Tll1. The oxide has a perovskite structure in a broad sense, such as a defective perovskite type such as a rare earth element such as Lu, or a layered perovskite type such as a 5r-La-Cu-0 system. Rare earth elements are also broadly defined to include Sc, Y, and lanthanum elements. As a representative system, Y
In addition to -Ba-Cu-0, Y is Yb.

Ho * D y +  E u +  E r + 
T m 、 L uなどの希土類で置換した系、Sc 
−Ba −Cu−0系、5r−La −Cu−0系、更
にSrをBa、Caで置換した系等が挙げられる。これ
ら・の材料の化学量論的組成からの僅かのずれは許容さ
れる。これらの酸化物は、その組成を選ぶことにより通
常の半導体としても振舞う。例えば、La 2 Cu 
04は高抵抗のp型半導体として知られている。そして
これに所定の電圧を印加するとキャリア密度分布の変化
によりキャリア密度の高い部分は超伝導体として振舞う
Ho * D y + E u + E r +
Systems substituted with rare earth elements such as T m and Lu, Sc
Examples include -Ba-Cu-0 series, 5r-La-Cu-0 series, and systems in which Sr is replaced with Ba or Ca. Small deviations from the stoichiometric composition of these materials are tolerated. These oxides can also behave as normal semiconductors depending on their composition. For example, La 2 Cu
04 is known as a high resistance p-type semiconductor. When a predetermined voltage is applied to this, the portion with high carrier density behaves as a superconductor due to a change in carrier density distribution.

(作用) 上述した酸化物は、組成を選ぶことにより超伝導を示す
臨界温度Tcが30に以上と非常に高くなり、キャリア
濃度制御により液体窒素温度でも超伝導を示す。材料作
製技術の進歩により、更に臨界温度が高いものが得られ
る可能性が大きい。
(Function) By selecting the composition, the above-mentioned oxide can have a very high critical temperature Tc exhibiting superconductivity of 30 or more, and exhibit superconductivity even at liquid nitrogen temperature by controlling the carrier concentration. With advances in material production technology, there is a strong possibility that materials with even higher critical temperatures will be obtained.

またこれらの酸化物膜は、従来の金属あるいは金属間化
合物超伝導体に比べて大気中での安定性が優れている。
These oxide films also have superior stability in the atmosphere compared to conventional metal or intermetallic superconductors.

シリコンなどの半導体との界面特性も優れており、この
様な半導体基板を用いて本発明の超伝導トランジスタを
形成することができる。
It also has excellent interfacial properties with semiconductors such as silicon, and the superconducting transistor of the present invention can be formed using such a semiconductor substrate.

本発明の素子は、オン状態では、チャネル層が超伝導体
として振舞うために、ソース1.・°レイン電極間に電
圧降下なしに電流が流れる。特に、チャネル層の他ソー
ス、ドレイン電極にも酸化物超伝導体を用いれば、ソー
ス、ドレイン電極を含めて発熱なしに電流を流すことが
できることになる。
In the device of the present invention, the channel layer behaves as a superconductor in the on state, so that the source 1.・Current flows between the rain electrodes without voltage drop. In particular, if an oxide superconductor is used for the source and drain electrodes as well as the channel layer, current can be passed through the source and drain electrodes without generating heat.

以上のように本発明によれば、新しい動作原理をもち、
簡便な冷凍機で得られる温度で動作可能で、経時変化の
少ない安定した素子特性が得られる。モして三端子素子
であるため使い易く、かつ発熱がないことから、従来の
半導体材料のみを用いた素子では得られない超高密度集
積回路や超高速素子の実現も可能である。
As described above, the present invention has a new operating principle,
It can operate at temperatures that can be obtained with a simple refrigerator, and stable device characteristics with little change over time can be obtained. Moreover, since it is a three-terminal device, it is easy to use and does not generate heat, making it possible to realize ultra-high density integrated circuits and ultra-high speed devices that cannot be obtained with devices using only conventional semiconductor materials.

また本発明の方法によれば、スパッタ法という簡便な膜
形成技術を利用して上述した優れた性能をもつ超伝導ト
ランジスタを得ることができる。
Further, according to the method of the present invention, a superconducting transistor having the above-mentioned excellent performance can be obtained using a simple film forming technique called sputtering.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図は一実施例の超伝導トランジスタを示す。基板1
はホウ素を1019/cm’ ドープしたp型Si基板
である。基板1の表面には熱酸化により100人程度の
シリコン酸化膜2が形成されている。この基板1の酸化
膜2上に、キャリア濃度制御により超伝導−半導体−絶
縁体の相転移を生じる酸化物半導体膜3がスパッタ法に
より形成されている。この酸化物半導体膜3の上には、
所定間隔をもってソース、ドレイン電極4,5が形成さ
れている。ソース、ドレイン電極4.5は、所定間隔を
もって形成された酸化物超伝導体膜からなる主電極41
+51と、これら主電極41゜51上にそれぞれ金属膜
により形成された端子電極42.52とから構成されて
いる。基板1の裏面にはゲート電極6が形成されている
FIG. 1 shows one embodiment of a superconducting transistor. Board 1
is a p-type Si substrate doped with boron at 1019/cm'. A silicon oxide film 2 of about 100 layers is formed on the surface of the substrate 1 by thermal oxidation. An oxide semiconductor film 3 is formed on the oxide film 2 of the substrate 1 by sputtering, which causes a superconductor-semiconductor-insulator phase transition by controlling carrier concentration. On this oxide semiconductor film 3,
Source and drain electrodes 4 and 5 are formed at predetermined intervals. The source and drain electrodes 4.5 are main electrodes 41 made of oxide superconductor films formed at predetermined intervals.
+51, and terminal electrodes 42 and 52 formed of metal films on these main electrodes 41 and 51, respectively. A gate electrode 6 is formed on the back surface of the substrate 1.

この実施例の素子の具体的な製造法を説明すると、酸化
物半導体膜3として、 CLao、e、Sro、os ) 2 Cu O4をス
パッタ法により1000人の厚さに形成し、またソース
、ドレインの主電極41.5□の酸化物超伝導膜として
は、(Lao、s、S ro、+s ) 2 Cu 0
3.9を同様にスパッタにより被着し、これをパターン
形成している。これら主電極4.5間の距離は0.2μ
mである。このソース、ドレイン主電極41゜51上に
はAu膜による端子電極4□、52が形成され、また基
板1の裏面にはゲート電極6がやはりAu膜により形成
される。
To explain the specific manufacturing method of the device of this example, as the oxide semiconductor film 3, CLao, e, Sro, os) 2 CuO4 is formed to a thickness of 1000 nm by sputtering, and the source and drain layers are The oxide superconducting film of the main electrode 41.5□ is (Lao, s, S ro, +s ) 2 Cu 0
3.9 was similarly deposited by sputtering and patterned. The distance between these main electrodes 4.5 is 0.2μ
It is m. Terminal electrodes 4□, 52 made of an Au film are formed on the source and drain main electrodes 41.degree. 51, and a gate electrode 6 is also formed of an Au film on the back surface of the substrate 1.

この素子は、酸化物半導体膜3の表面部をチャネル層と
し、そのチャネル層のキャリア嬬度をゲート電極6によ
り制御することによって、このチャネル層部分を高抵抗
の半導体と超伝導体の間で相転移させることを動作原理
とするノーマリ・オフ型のトランジスタである。いま、
ゲート電極6に零電圧または表面近傍のキャリア密度(
この実施例の場合、正孔密度)が減少する負極性のバイ
アス電圧が印加された場合、ソース、ドレイン電極4.
5間の酸化物半導体膜3は高抵抗を示して、トランジス
タはオフ状態に保たれる。ゲート電極6を上記と逆に正
にバイアスすると、酸化物半導体膜3の表面部に正孔が
集められてその正孔密度が増大し、ある一定ゲート電圧
以上でこの酸化物半導体膜3の表面部は超伝導体として
振舞う。つまり、チャネル層が超伝導体状態となり、ソ
ース。
This element uses the surface portion of the oxide semiconductor film 3 as a channel layer, and by controlling the carrier strength of the channel layer with the gate electrode 6, this channel layer portion is formed between a high-resistance semiconductor and a superconductor. It is a normally-off transistor whose operating principle is phase transition. now,
Zero voltage is applied to the gate electrode 6 or the carrier density near the surface (
In this embodiment, when a negative bias voltage is applied that reduces the hole density, the source and drain electrodes 4.
The oxide semiconductor film 3 between the transistors 5 and 5 exhibits high resistance, and the transistor is kept in an off state. When the gate electrode 6 is positively biased, contrary to the above, holes are collected on the surface of the oxide semiconductor film 3 and the hole density increases. behaves as a superconductor. In other words, the channel layer becomes a superconductor state and becomes a source.

ドレイン電極4.5間には電圧降下なしに電流が流れる
。これがトランジスタのオン状態である。
A current flows between the drain electrodes 4.5 without a voltage drop. This is the on state of the transistor.

第3図のAは、この実施例の超伝導トランジスタのソー
ス・ドレイン間の超伝導臨界電流のゲート電圧依存性を
示す。ゲート電圧的500mVで急激な超伝導臨界電流
の上昇が観測される。測定温′度は20にである。
A in FIG. 3 shows the gate voltage dependence of the superconducting critical current between the source and drain of the superconducting transistor of this example. A rapid increase in superconducting critical current is observed at a gate voltage of 500 mV. The measurement temperature is 20°C.

第2図は他の実施例の超伝導トランジスタである。この
実施例の素子が第1図と異なる点は、第1図の酸化物半
導体膜3の部分をp型St膜7と酸化物半導体膜3の積
層構造としていることである。その他第1図と対応する
部分は第1図と同一符号を付して詳細な説明は省略する
。p型Si膜7は例えば500人とし、酸化物半導体膜
3は先の実施例と同様の材料、製法により例えば100
0人とする。
FIG. 2 shows a superconducting transistor according to another embodiment. The element of this example differs from that in FIG. 1 in that the oxide semiconductor film 3 in FIG. 1 has a stacked structure of a p-type St film 7 and the oxide semiconductor film 3. Other parts corresponding to those in FIG. 1 are designated by the same reference numerals as in FIG. 1, and detailed description thereof will be omitted. The p-type Si film 7 has a thickness of, for example, 500, and the oxide semiconductor film 3 has a thickness of, for example, 100, using the same materials and manufacturing method as in the previous embodiment.
Assume 0 people.

この実施例の超伝導トランジスタも基本的に先の実施例
の場合と同様の動作をする。この実施例の場合、p型S
t膜7がキャリア供給源となり、ゲート電極6に正電圧
を印加した時、p型Si膜7から多量の正孔が酸化物半
導体膜3に供給される。このため、超伝導臨界電流は先
の実施例より低いゲート電圧で流れる。その様子を第3
図に曲線Bで示す。ゲート電圧約200mVで超伝導臨
界電流が急激に流れている。
The superconducting transistor of this embodiment basically operates in the same way as the previous embodiment. In this example, p-type S
The t film 7 serves as a carrier supply source, and when a positive voltage is applied to the gate electrode 6, a large amount of holes are supplied from the p-type Si film 7 to the oxide semiconductor film 3. Therefore, the superconducting critical current flows at a lower gate voltage than in the previous embodiment. The situation is shown in the third part.
It is shown by curve B in the figure. A superconducting critical current rapidly flows at a gate voltage of about 200 mV.

本発明は、ゲート電極部の構造、チャネル層のキャリア
濃度制御の方式、動作モードなどの組合わせにより、更
に種々変形して実施することができる。以下にそれらの
実施例を説明する。以下の実施例でも第1図、第2図と
対応する部分にはこれらと同一符号を付して詳細な説明
は省略する。
The present invention can be further modified in various ways by combining the structure of the gate electrode portion, the carrier concentration control method of the channel layer, the operation mode, etc. Examples of these will be described below. In the following embodiments, parts corresponding to those in FIGS. 1 and 2 are designated by the same reference numerals, and detailed description thereof will be omitted.

各部の膜形成条件も、特に説明がない限り先の実施例と
同じとする。
The film forming conditions for each part are also the same as in the previous example unless otherwise explained.

第4図は、ゲート電極をソース、ドレイン電極と同じ側
の面に形成した実施例のMOS型の超伝導トランジスタ
である。第1図、第2図ではゲート電極6を基板1の裏
面に形成しているのに対し、この実施例では酸化物半導
体膜3を形成し、ソース、ドレインの主電極4..51
を形成した後、酸化物半導体膜3表面のチャネル層部分
にゲート絶縁膜6を介してゲート電極6を形成している
FIG. 4 shows an example of a MOS type superconducting transistor in which the gate electrode is formed on the same side as the source and drain electrodes. In contrast to FIGS. 1 and 2, the gate electrode 6 is formed on the back surface of the substrate 1, whereas in this embodiment, the oxide semiconductor film 3 is formed, and the main electrodes 4 for source and drain are formed. .. 51
After forming, a gate electrode 6 is formed on the channel layer portion of the surface of the oxide semiconductor film 3 with a gate insulating film 6 interposed therebetween.

酸化物半導体膜3の材料組成および製造条件が先の実施
例と同じであれば、このトランジスタはノーマリ・オフ
である。ゲート電極6に負電圧を印加すると、酸化物半
導体膜3の表面チヤネル層部の正孔濃度が高くなり、所
定電圧以上でこのチャネル層部が超伝導体状態となる。
If the material composition and manufacturing conditions of the oxide semiconductor film 3 are the same as in the previous embodiment, this transistor is normally off. When a negative voltage is applied to the gate electrode 6, the hole concentration in the surface channel layer portion of the oxide semiconductor film 3 increases, and this channel layer portion becomes a superconductor state at a predetermined voltage or higher.

これがオンである。第4図において、第2図と同様に酸
化物半導体膜3の下に正孔供給源となるp型Si層を設
けることは有効である。
This is on. In FIG. 4, it is effective to provide a p-type Si layer serving as a hole supply source under the oxide semiconductor film 3 as in FIG. 2.

第5図の実施例では、第4図とはゲート電極6部の構造
が異なる。第4図ではMOS構造であるのに対し、この
実施例ではゲート電極6を直接酸化物半導体膜3に接触
させて、ゲート電極6から正孔を酸化物半導体膜3に注
入可能な構造としている。ゲート電極6から酸化物半導
体膜3に効率的に正孔を注入するためには、ゲート電極
6としてAu、Ag、Cr、Nlなどの金属を用いるこ
とが好ましい。
The embodiment shown in FIG. 5 differs from that in FIG. 4 in the structure of the gate electrode 6 portion. In contrast to the MOS structure shown in FIG. 4, this example has a structure in which the gate electrode 6 is brought into direct contact with the oxide semiconductor film 3 and holes can be injected from the gate electrode 6 into the oxide semiconductor film 3. . In order to efficiently inject holes into the oxide semiconductor film 3 from the gate electrode 6, it is preferable to use a metal such as Au, Ag, Cr, or Nl as the gate electrode 6.

この超伝導トランジスタも、先の各実施例と同様、ノー
マリ・オフ型である。ゲート電極6に正電圧を印加して
酸化物半導体膜3に正孔を注入することにより、チャネ
ル層の正孔濃度を高めると、この部分が超伝導体状態に
遷移し、オンになる。
This superconducting transistor is also of the normally-off type, as in each of the previous embodiments. When the hole concentration in the channel layer is increased by applying a positive voltage to the gate electrode 6 and injecting holes into the oxide semiconductor film 3, this portion transitions to a superconductor state and turns on.

ここまでの実施例では、スパッタ法により形成した比較
的厚い酸化物半導体膜をそのまま用いて、その表面部を
チャネル層とするトランジスタを構成した。次に、酸化
物膜を形成した後、そのチャネル層となる表面部にイオ
ンを注入して、チャネル層部とそれ以下の部分の組成お
よび特性を異ならせた実施例を説明する。
In the examples so far, a relatively thick oxide semiconductor film formed by a sputtering method is used as it is, and a transistor is constructed in which the surface portion thereof serves as a channel layer. Next, an example will be described in which, after forming an oxide film, ions are implanted into the surface portion that will become the channel layer, so that the composition and characteristics of the channel layer portion and the portions below it are made different.

第6図の実施例は、第1図の酸化物膜3の部分に、作り
付けの状態で超伝導体となる酸化物超伝導体膜8を形成
し、その表面部にイオン注入により高抵抗の半導体ない
し絶縁体となる高抵抗層9を形成したものである。具体
的には、酸化物超伝導体膜8として例えば、高温超伝導
体である(Lao、85Sro、+5) 2 Cu o
4−y膜をスパッタ法により形成し、この表面にA、1
1’イオンを注入して高抵抗層9を形成する。この高抵
抗層9は、キャリア濃度制御により、高抵抗体−超伝導
体の相転移を生じるものである。AIイオンの他、B。
In the embodiment shown in FIG. 6, an oxide superconductor film 8 which becomes a built-in superconductor is formed on the oxide film 3 shown in FIG. A high resistance layer 9 that is a semiconductor or an insulator is formed. Specifically, the oxide superconductor film 8 is, for example, a high temperature superconductor (Lao, 85Sro, +5) 2 Cu o
A 4-y film is formed by sputtering, and A, 1
A high resistance layer 9 is formed by implanting 1' ions. This high-resistance layer 9 causes a phase transition between a high-resistance material and a superconductor by controlling the carrier concentration. In addition to AI ion, B.

Mg、Be、Caなどの陽イオンを用い得る。Cations such as Mg, Be, Ca, etc. can be used.

この実施例の超伝導トランジスタは、酸化物超伝導体膜
の表面部のみイオン注入により半導体ないし絶縁体とし
、それ以下の部分は超伝導体状態としたもので、動作原
理は第1図の実施例と同じである。
In the superconducting transistor of this example, only the surface part of the oxide superconductor film is made into a semiconductor or insulator by ion implantation, and the part below it is made into a superconducting state.The operating principle is as shown in FIG. Same as example.

第7図および第8図の素子は同様の考えに基づき、それ
ぞれ第4図および第5図の構造を変形した実施例である
。以上のように、定常状態が超伝導体である酸化物超伝
導体膜の表面部にイオン注入により高抵抗層を形成して
チャネル層とすることにより、ノーマリ・オフ型素子を
得ることができる。逆に、定常状態が高抵抗の半導体ま
たは絶縁体である酸化物半導体膜を形成し、その表面に
例えば酸素等の負イオンを注入して超伝導体を形成すれ
ば、ノーマリ・オン型素子を得ることができる。
The elements shown in FIGS. 7 and 8 are based on the same idea and are modified examples of the structures shown in FIGS. 4 and 5, respectively. As described above, a normally-off type device can be obtained by forming a high resistance layer by ion implantation on the surface of an oxide superconductor film, which is a superconductor in the steady state, and using it as a channel layer. . Conversely, if we form an oxide semiconductor film, which is a semiconductor or insulator with high resistance in its steady state, and form a superconductor by implanting negative ions such as oxygen into its surface, we can create a normally-on device. Obtainable.

以上では、比較的厚い酸化物膜をスパッタ膜により構成
し、その表面部をチャネル層として用いるようにしたが
、これらの酸化物膜自体を50〜100A程度の、チャ
ネル層として必要かつ十分な薄いものとすることができ
る。その様な実施例を次に説明する。
In the above, a relatively thick oxide film is formed by sputtering, and the surface portion thereof is used as a channel layer. can be taken as a thing. Such an embodiment will now be described.

第9図はそのような実施例の超伝導トランジスタである
。酸化膜2が形成された基板1上に例えば50人の酸化
物超伝導体膜10が形成され、そのチャネル層として用
いる部分に陽イオンをイオン注入して高抵抗層11を形
成している。酸化物超伝導体膜10は、先の各実施例で
述べたように例えば、CLao、s、Sro、+、) 
2 Cu 0a−y膜であり、高抵抗層11部分はAノ
のイオン注入により形成される。この場合、高抵抗層1
1の両側に残される酸化物超伝導体膜10はそのまま先
の各実施例でのソース、ドレイン主電極41+51の機
能をもつ。従ってこれらの上には直接金属端子電極42
 +  52が形成されている。ゲート電極6は高抵抗
層11に直接形成されている。ゲート電極6は先の第5
図、第8図と同じように例えばAu膜により形成され、
高抵抗層11に正孔注入ができるようになっている。
FIG. 9 shows a superconducting transistor of such an embodiment. For example, a 50-layer oxide superconductor film 10 is formed on a substrate 1 on which an oxide film 2 is formed, and a high-resistance layer 11 is formed by implanting positive ions into a portion to be used as a channel layer. As described in the previous embodiments, the oxide superconductor film 10 has, for example, CLao, s, Sro, +, )
2Cu 0a-y film, and the high resistance layer 11 portion is formed by ion implantation of A. In this case, high resistance layer 1
The oxide superconductor films 10 left on both sides of the electrode 1 function as the source and drain main electrodes 41+51 in each of the previous embodiments. Therefore, there is a metal terminal electrode 42 directly on top of these.
+52 is formed. Gate electrode 6 is formed directly on high resistance layer 11. The gate electrode 6 is the fifth
It is formed of, for example, an Au film, as shown in FIGS.
Holes can be injected into the high resistance layer 11.

この超伝導トランジスタも先の第5図および第8図のも
のと同じように、ノーマリ・オフ型である。ゲート電極
6に正電圧を印加して高抵抗層11に正孔を注入するこ
とにより、この部分を超伝導体に相転移させることがで
き、これにより素子はオンとなる。
This superconducting transistor is also of the normally-off type, like the ones shown in FIGS. 5 and 8. By applying a positive voltage to the gate electrode 6 and injecting holes into the high resistance layer 11, this portion can undergo a phase transition to a superconductor, thereby turning on the device.

第11図のCは、この実施例の素子のソース・ドレイン
間抵抗のゲート電圧依存性を示す。図示のようにゲート
電圧V。がある一定値(図の場合的1,4V)で急激な
抵抗値の現象が認められる。
C in FIG. 11 shows the gate voltage dependence of the source-drain resistance of the device of this example. Gate voltage V as shown. At a certain value (1.4 V in the case of the figure), a phenomenon of sudden resistance value is observed.

オフ時の抵抗は約2Ωである。測定温度は20にである
The resistance when off is approximately 2Ω. The measurement temperature is 20°C.

第10図は、第9図の変形例である。この実施例では第
9図の場合と同様に薄い酸化物超伝導体膜をスパッタ形
成した後、これをホトリソグラフィによりパターン形成
してソース、ドレイン主電極4z、5+を分離形成する
。この後チャネル領域となる部分に高抵抗層11をスパ
ッタ法により堆積形成している。ソース、ドレイン主電
極41゜5、となる部分は先の実施例と同様の酸化物超
伝導体膜例えば、(L ao、 g、S ro、 +5
)2 Cu O4−y膜であり、チャネル層となる高抵
抗層11は、酸化物半導体膜例えば、 (Lao、s Sro、o2) 2 Cu 04−y膜
である。
FIG. 10 is a modification of FIG. 9. In this embodiment, as in the case of FIG. 9, a thin oxide superconductor film is formed by sputtering, and then patterned by photolithography to separately form source and drain main electrodes 4z and 5+. After this, a high resistance layer 11 is deposited by sputtering on a portion that will become a channel region. The portions that will become the source and drain main electrodes 41°5 are made of the same oxide superconductor film as in the previous embodiment, for example (Lao, g, Sro, +5
)2CuO4-y film, and the high-resistance layer 11 serving as a channel layer is an oxide semiconductor film, for example, a (Lao, s Sro, o2)2Cu04-y film.

この実施例の超伝導トランジスタも、動作原理は先の実
施例と同じである。この実施例の場合、先の第9図の実
施例に比べてオフ時のソース伊ドレイン間抵抗を高くす
ることができる。第11図に示すDがその特性例である
。しきい値電圧は約2.4Vと増大しているが、オフ時
の抵抗も4.7Ωに増大している。
The operating principle of the superconducting transistor of this embodiment is the same as that of the previous embodiment. In the case of this embodiment, the source-to-drain resistance during off-state can be made higher than in the previous embodiment shown in FIG. D shown in FIG. 11 is an example of the characteristic. The threshold voltage has increased to about 2.4V, but the resistance when off has also increased to 4.7Ω.

第9図および第10図の実施例では、チャネル層となる
酸化物膜の一方の面にソース、ドレイン電極およびゲー
ト電極を形成したが、ソース、ドレイン電極とゲート電
極を異なる面に形成することが可能である。その様な実
施例を次に説明する。
In the embodiments shown in FIGS. 9 and 10, the source, drain electrode, and gate electrode were formed on one surface of the oxide film serving as the channel layer, but the source, drain electrode, and gate electrode may be formed on different surfaces. is possible. Such an embodiment will now be described.

第12図は、第9図の実施例を変形した実施例で、酸化
膜2が形成された基板1上にまずゲート電極6を形成し
、この上に酸化物超伝導体膜10をスパッタ法により形
成し、チャネル層部分をイオン注入により高抵抗層11
に変換したものである。製造プロセスが前後しているだ
けで、その動作原理は第9図と同じである。従って第9
図と同じノーマリ・オフ型特性が得られる。
FIG. 12 shows an embodiment that is a modification of the embodiment shown in FIG. 9, in which a gate electrode 6 is first formed on a substrate 1 on which an oxide film 2 is formed, and an oxide superconductor film 10 is applied thereon by sputtering. The high resistance layer 11 is formed by ion implantation into the channel layer portion.
It was converted into . The operating principle is the same as that shown in FIG. 9, except that the manufacturing process is different. Therefore the 9th
The same normally-off characteristics as shown in the figure can be obtained.

第13図は、同様に第10図の変形例であり、ゲート電
極6を酸化物超伝導体膜の形成前に基板上に形成したも
のである。この実施例の超伝導トランジスタも第10図
と同様の特性が得られる。
FIG. 13 is a modification of FIG. 10, in which the gate electrode 6 is formed on the substrate before the oxide superconductor film is formed. The superconducting transistor of this embodiment also has characteristics similar to those shown in FIG. 10.

第9図から第13図までの実施例では、ゲート電極はキ
ャリア注入電極として用いられたが、同様の薄い酸化物
膜を利用して、以下に述べるようにゲート電極部をMO
3構造とすることができる。
In the embodiments shown in FIGS. 9 to 13, the gate electrode was used as a carrier injection electrode, but a similar thin oxide film was used to transform the gate electrode into MO as described below.
It can have three structures.

第14図の実施例は、第9図の構造において、ゲート電
極6と高抵抗層11の間にゲート絶縁膜7を介在させた
ものである。この実施例の素子はノーマリ・オフ形であ
り、ゲート電極6に負電圧を印加することによ、す、ゲ
ート電極6下の高抵抗層11にその両側の酸化物超伝導
体膜10から正孔が集められ、ある一定ゲート電圧以上
で高抵抗層11が超伝導体状態、即ちオン状態となる。
In the embodiment shown in FIG. 14, a gate insulating film 7 is interposed between the gate electrode 6 and the high resistance layer 11 in the structure shown in FIG. The device of this embodiment is a normally-off type, and by applying a negative voltage to the gate electrode 6, a positive voltage is applied to the high resistance layer 11 under the gate electrode 6 from the oxide superconductor film 10 on both sides. The pores are collected, and the high resistance layer 11 becomes a superconductor state, that is, an on state, when the gate voltage exceeds a certain level.

第15図の実施例は同様に、第10図の構造においてゲ
ート電極6と高抵抗層11の間にゲート絶縁膜7を介在
させたものである。この実施例の素子も先の実施例の素
子と同様の動作をする。
The embodiment shown in FIG. 15 is similar to the structure shown in FIG. 10 in which a gate insulating film 7 is interposed between the gate electrode 6 and the high resistance layer 11. The device of this embodiment operates similarly to the device of the previous embodiment.

本発明は、薄い酸化物超伝導体膜を用いてノーマリ・オ
ン型のトランジスタを構成することもてきる。その様な
実施例を以下に説明する。
According to the present invention, a normally-on transistor can be constructed using a thin oxide superconductor film. Such embodiments are described below.

第16図はその一実施例であり、酸化膜2が形成された
基板1に酸化物超伝導体膜12をスパッタ形成し、この
上にゲート電極6とソース、ドレイン電極42r42を
形成している。ここでソース、ドレイン電極42,52
には酸化物超伝導体膜12に対してオーミック接触する
材料が選ばれ、ゲート電極6にはショットキーゲート構
造類似の障壁が形成される材料が選ばれる。
FIG. 16 shows an example of this, in which an oxide superconductor film 12 is formed by sputtering on a substrate 1 on which an oxide film 2 is formed, and a gate electrode 6 and source and drain electrodes 42r42 are formed thereon. . Here, source and drain electrodes 42 and 52
A material that makes ohmic contact with the oxide superconductor film 12 is selected for the gate electrode 6, and a material that forms a barrier similar to a Schottky gate structure is selected for the gate electrode 6.

この実施例の素子では、ゲート電圧零でソース。In the device of this example, the gate voltage is zero and the source voltage is zero.

ドレイン間は酸化物超伝導体膜12により短絡されてお
り、オンである。ゲート電極6に正電圧を印加すると、
ゲート電極6下のチャネル層部の正孔は電界により排除
され、所定電圧以上でチャネル層が空乏化し、高抵抗の
半導体または絶縁体となる。即ち素子はオフとなる。
The drains are short-circuited by the oxide superconductor film 12 and are on. When a positive voltage is applied to the gate electrode 6,
Holes in the channel layer under the gate electrode 6 are removed by the electric field, and the channel layer becomes depleted at a predetermined voltage or higher, becoming a high-resistance semiconductor or insulator. That is, the element is turned off.

第18図のEはその特性例である。ソース、ドレイン間
抵抗はしきい値電圧的1.2vで増大し、オフ時の抵抗
的1,6Ωとなる。測定温度は20にである。
E in FIG. 18 is an example of the characteristic. The resistance between the source and the drain increases at a threshold voltage of 1.2V, and becomes 1.6Ω in the off state. The measurement temperature is 20°C.

第17図は、第16図の実施例において、ゲート電極6
と酸化物超伝導体膜12の間に、50人程度の薄いn型
St膜13を介在させた実施例である。この実施例の素
子も先の第16図の素子と基本的に同様の動作をする。
FIG. 17 shows the gate electrode 6 in the embodiment of FIG.
This is an example in which a thin n-type St film 13 of about 50 layers is interposed between the oxide superconductor film 12 and the oxide superconductor film 12. The device of this embodiment basically operates in the same way as the device shown in FIG. 16 above.

この実施例の場合、ゲート電極6に負電圧を印加すると
、ゲート電極6下の酸化物超伝導体膜12の正孔がn型
St膜13に吸出される結果、このチャネル領域の酸化
物膜の抵抗が高くなる。即ち先の実施例と同様、ノーマ
リ・オンであるが、ゲート電極には先の実施例と逆の極
性の電圧を印加することにより、オンさせる。この実施
例の素子の特性を第18図のFに示した。この実施例の
場合、第18図ではゲート電圧vGは絶対値で示してい
る。しきい値電圧は先の実施例より高くなっているが、
オフ抵抗も高くなっている。
In this embodiment, when a negative voltage is applied to the gate electrode 6, holes in the oxide superconductor film 12 under the gate electrode 6 are sucked out to the n-type St film 13, and as a result, the oxide film in the channel region resistance increases. That is, as in the previous embodiment, it is normally on, but it is turned on by applying a voltage of opposite polarity to the gate electrode. The characteristics of the device of this example are shown in FIG. 18F. In the case of this embodiment, the gate voltage vG is shown in absolute value in FIG. Although the threshold voltage is higher than in the previous example,
Off resistance is also high.

第19図は、第16図の実施例において、ゲート電極6
と酸化物超伝導体膜12の間にゲート絶縁膜7を介在さ
せてゲート部をMO3構造としたものである。この実施
例の素子もノーマリ・オンである。そしてゲート電極6
に正電圧を印加し、ゲート電極6下のチャネル層部から
正孔を排除することにより、チャネル層を高抵抗層とし
て、素子をオフにすることができる。
FIG. 19 shows the gate electrode 6 in the embodiment of FIG.
A gate insulating film 7 is interposed between the oxide superconductor film 12 and the oxide superconductor film 12, so that the gate portion has an MO3 structure. The device in this embodiment is also normally on. and gate electrode 6
By applying a positive voltage to and removing holes from the channel layer portion under the gate electrode 6, the channel layer can be made into a high resistance layer and the device can be turned off.

第16図、第17図および第19図では、薄い酸化物超
伝導体膜自体をチャネル層とし、その−方の面にソース
、ドレイン電極およびゲート電極を形成してノーマリ・
オン型トランジスタを構成しt三。これらと基本的に同
様の構造で、ゲート電極とソース、ドレイン電極を酸化
物超伝導体膜の異なる面に形成することも可能である。
In FIGS. 16, 17, and 19, the thin oxide superconductor film itself is used as the channel layer, and the source, drain, and gate electrodes are formed on the negative side of the channel layer.
It constitutes an on-type transistor. It is also possible to have a structure basically similar to these, but to form the gate electrode, source, and drain electrodes on different surfaces of the oxide superconductor film.

例えば、第20図は、第16図におけるゲート電+56
を、酸化物超伝導体膜12の下に形成した実施例である
For example, in FIG. 20, the gate voltage +56 in FIG.
This is an example in which the oxide superconductor film 12 is formed under the oxide superconductor film 12.

本発明において更に、超伝導体−半導体−絶縁体の相転
移を示す酸化物膜に対するキャリア供給源として、酸化
物磁性体膜あるいは磁性体−非磁柱体転移を示す酸化物
膜を用いることができる。
In the present invention, it is further possible to use an oxide magnetic film or an oxide film showing a magnetic material-non-columnar transition as a carrier supply source for an oxide film showing a superconductor-semiconductor-insulator phase transition. can.

本発明において用いる高温超伝導を示す酸化物膜は、超
伝導臨界温度がCr  Mn、Niなどの鉄族イオンの
影響で大きく低下するので、その様な特性を利用するも
のである。その様な実施例を以下に説明する。
The superconducting critical temperature of the oxide film exhibiting high temperature superconductivity used in the present invention is greatly lowered by the influence of iron group ions such as Cr, Mn, and Ni, so such characteristics are utilized. Such embodiments are described below.

第21図はその一実施例の超伝導トランジスタである。FIG. 21 shows a superconducting transistor of one embodiment.

酸化膜2が形成され基板1上にまず、酸化物磁性体膜1
4がスパッタ法により形成され、この上に酸化物超伝導
体膜15が、チャネル層としてスパッタ法により積層形
成されている。具体的には酸化物磁性体膜14は例えば
、5OA程度のL ao、 9S ro、 +M n 
O3膜である。この上の酸化物超伝導体膜15は高温超
伝導を示す酸化物膜であり例えば、(Lao、a、S 
ro、+q ) 2 Cu 04膜である。酸化物超伝
導体膜15の上には、例えば0.5μm程度の間隔をも
つ酸化物超伝導体膜からなるソース、ドレイン主電極4
+、5zが形成され、チャネル領域上にゲート絶縁膜7
を介してゲート電極6が形成されている。
An oxide film 2 is formed on the substrate 1. First, an oxide magnetic film 1 is formed on the substrate 1.
4 is formed by a sputtering method, and an oxide superconductor film 15 is laminated thereon as a channel layer by a sputtering method. Specifically, the oxide magnetic film 14 has, for example, Lao of about 5OA, 9Sro, +Mn
It is an O3 film. The oxide superconductor film 15 on this is an oxide film exhibiting high-temperature superconductivity, such as (Lao, a, S
ro, +q ) 2 Cu 04 film. On the oxide superconductor film 15, there are source and drain main electrodes 4 made of an oxide superconductor film with an interval of about 0.5 μm, for example.
+, 5z are formed, and a gate insulating film 7 is formed on the channel region.
A gate electrode 6 is formed through the gate electrode 6.

この実施例の素子は、ゲート電圧零でチャネル層即ち酸
化物超伝導体膜15が超伝導体状態であるから、ノーマ
リ・オン型である。ゲート電極6に負電圧を印加すると
、酸化物磁性体膜14から正孔が酸化物超伝導体膜15
に注入されるが、この正孔は同時に磁性体イオンの性質
を持込む。この結果、超伝導体状態の酸化物超伝導体膜
15の臨界温度は低下し、動作温度では常伝導体へと転
移する。これによりソース、ドレイン間に抵抗が入り、
トランジスタはオフ状態になる。
The device of this embodiment is of a normally-on type because the channel layer, that is, the oxide superconductor film 15 is in a superconductor state when the gate voltage is zero. When a negative voltage is applied to the gate electrode 6, holes are transferred from the oxide magnetic film 14 to the oxide superconductor film 15.
However, these holes also have the properties of magnetic ions. As a result, the critical temperature of the oxide superconductor film 15 in the superconductor state decreases, and the film transitions to a normal conductor at the operating temperature. This creates a resistance between the source and drain,
The transistor is turned off.

第23図のGは、この素子のソース、ドレイン間の超伝
導臨界電流のゲート電圧依存性を示す。
G in FIG. 23 shows the gate voltage dependence of the superconducting critical current between the source and drain of this device.

この図では、ゲート電圧を絶対値で示しているが、ゲー
ト電圧的−50m Vで急激に電流の低下が観aPJさ
れている。測定温度は20にである。
In this figure, the gate voltage is shown as an absolute value, and it is observed that the current suddenly decreases when the gate voltage reaches -50 mV. The measurement temperature is 20°C.

この実施例の超伝導トランジスタは、ゲート電極に正電
圧を印加しても、オフにすることができる。即ちゲート
電極6に正電圧を印加すると、その下のチャネル領域の
正孔濃度が減少して高抵抗l;なるからである。
The superconducting transistor of this example can be turned off even if a positive voltage is applied to the gate electrode. That is, when a positive voltage is applied to the gate electrode 6, the hole concentration in the channel region below it decreases, resulting in a high resistance l;.

第22図は、第21図の変形例で、基板1の裏面にゲー
ト電極6を形成したものである。この実施例の構造で、
ゲート電極6に正電圧を印加することにより、酸化物磁
性体膜14から正孔が酸化物超伝導体膜14に注入され
、先の実施例の素子と同様の原理で素子はオフになる。
FIG. 22 shows a modification of FIG. 21, in which a gate electrode 6 is formed on the back surface of the substrate 1. In the structure of this example,
By applying a positive voltage to the gate electrode 6, holes are injected from the oxide magnetic film 14 into the oxide superconductor film 14, and the device is turned off on the same principle as the device of the previous embodiment.

第24図は、ゲート電極6の下にのみ酸化物磁性体膜1
4を形成したものである。この実施例の素子も、ゲート
電極6に正電圧を印加して酸化物磁性体膜14からチャ
ネル層である酸化物超伝導体膜15に正孔を注入するこ
とにより、オフにすることができる。
FIG. 24 shows the oxide magnetic film 1 only under the gate electrode 6.
4 was formed. The device of this example can also be turned off by applying a positive voltage to the gate electrode 6 and injecting holes from the oxide magnetic film 14 into the oxide superconductor film 15 which is the channel layer. .

これらの実施例において、磁性体酸化物として、常磁性
体1強磁性体1反磁性体のいずれも用いることができる
。また酸化物でなく、カルコゲナイド化合物磁性体を用
いることも可能である。第21図の実施例で酸化物磁性
体膜14として、バナジウムを0.1%ドープしたTl
O2膜を用いた場合の特性を第23図のHに示す。
In these examples, any one of a paramagnetic material, a ferromagnetic material, and a diamagnetic material can be used as the magnetic oxide. It is also possible to use a chalcogenide compound magnetic material instead of an oxide. In the embodiment shown in FIG. 21, the oxide magnetic film 14 is Tl doped with 0.1% vanadium.
The characteristics when an O2 film is used are shown in H in FIG.

第21図、第22図および第24図の実施例において、
酸化物磁性体膜14として、非磁性体−磁性体相転移を
生じる酸化物膜を用いることも有効である。この様な材
料を用いた場合、ゲート電極にバイアスを与えて非磁性
体酸化物膜から正孔がチャネル層の酸化物膜に注入され
ると、先の実施例と同様にチャネル層の臨界温度が低下
する。
In the embodiments of FIGS. 21, 22 and 24,
It is also effective to use, as the oxide magnetic film 14, an oxide film that causes a nonmagnetic-magnetic phase transition. When such a material is used, when a bias is applied to the gate electrode and holes are injected from the non-magnetic oxide film into the oxide film of the channel layer, the critical temperature of the channel layer increases as in the previous example. decreases.

これと同時に非磁性体酸化物膜は磁性体になり、その近
接効果によってチャネル層の超伝導臨界温度は更に低下
する。従ってゲート電圧により、トランジスタのオン、
オフ制御が効果的に行われる。
At the same time, the nonmagnetic oxide film becomes magnetic, and the superconducting critical temperature of the channel layer further decreases due to the proximity effect. Therefore, depending on the gate voltage, the transistor is turned on and
Off control is effectively performed.

本発明は上記実施例に限られるものではなく、更に種々
変形して実施することが可能である。例えば、上記各実
施例ではゲート電極には金属電極を用いたが、ソース、
ドレイン主電極と同様に酸化物超伝導体を用いることが
できる。この様にすれば、本発明の素子を具体回路に組
込んだ時にゲート電極配線長が長くなってここで発熱が
生じるのを防止することができ、実用上有利である。ま
た実施例では、ソース、ドレインの主電極に酸化物超伝
導体膜を用いたが、これらを金属電極のみで構成する場
合も本発明は有効である。本発明で用いられる、キャリ
ア濃度制御により超伝導体−半導体−絶縁体の相転移を
示す酸化物膜材料は、前述のような臨界温度の高い希土
類元素含有のペロブスカイト型の酸化物であればよい。
The present invention is not limited to the above embodiments, and can be implemented with various modifications. For example, in each of the above embodiments, a metal electrode was used for the gate electrode, but the source,
An oxide superconductor can be used similarly to the drain main electrode. In this way, when the element of the present invention is incorporated into a concrete circuit, it is possible to prevent the gate electrode wiring from becoming long and generating heat there, which is advantageous in practice. Further, in the embodiment, an oxide superconductor film was used for the main electrodes of the source and drain, but the present invention is also effective when these are composed of only metal electrodes. The oxide film material used in the present invention that exhibits a superconductor-semiconductor-insulator phase transition by carrier concentration control may be a perovskite-type oxide containing a rare earth element with a high critical temperature as described above. .

また実施例では基板として専らSi基板を用いたが、他
の半導体基板や誘電体基板あるいは金属基板を用いるこ
とも可能である。特に、高温超伝導体が高温超伝導特性
を示すためには、その酸化物膜と基板の熱膨張係数が同
等のものを選ぶことが好ましい。
Further, in the embodiment, a Si substrate was exclusively used as the substrate, but it is also possible to use other semiconductor substrates, dielectric substrates, or metal substrates. In particular, in order for the high-temperature superconductor to exhibit high-temperature superconductivity characteristics, it is preferable to select a material whose oxide film and substrate have the same coefficient of thermal expansion.

[発明の効果] 以上述べたように本発明によれば、高温で超伝導体−半
導体−絶縁゛体相転移を示す酸化物膜をチャネル層部分
に用い、ゲート電極による電界効果あるいはキャリア注
入を利用してそのチャネル層のキャリア濃度を制御し、
もってオン、オフ制御を行う新しい超伝導トランジスタ
を得ることができる。このトランジスタを用いれば、液
体窒素温度あるいはそれ以上の高温での超伝導特性を利
用し、原理的に発熱のない優れた電子回路を構成するこ
とが可能になる。
[Effects of the Invention] As described above, according to the present invention, an oxide film that exhibits a superconductor-semiconductor-insulator phase transition at high temperatures is used in the channel layer portion, and the field effect or carrier injection by the gate electrode is suppressed. to control the carrier concentration in the channel layer,
As a result, a new superconducting transistor that performs on/off control can be obtained. If this transistor is used, it will be possible to construct excellent electronic circuits that, in principle, do not generate heat by taking advantage of its superconducting properties at liquid nitrogen temperatures or higher temperatures.

また本発明の方法によれば、スパッタ法という簡便な膜
形成技術を利用し、必要ならばイオン注入技術を併用し
て、その様な新しい原理の超伝導トランジスタを簡単に
製造することができる。
Further, according to the method of the present invention, a superconducting transistor based on such a new principle can be easily manufactured by using a simple film forming technique called sputtering and, if necessary, also using ion implantation technique.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、比較的厚い酸化物半導体膜を用いた一実施例
のノーマリ・オフ型超伝導トランジスタを示す図、第2
図はその変形例を示す図、第3図はこれらの超伝導トラ
ンジスタの特性を示す図、第4図は同様の酸化物半導体
膜とMO3構造ゲートを用いた実施例のノーマリ・オフ
型超伝導トランジスタを示す図、第5図は同じく電荷注
入型ゲート電極構造を用いた実施例のノーマリ・オフ型
超伝導トランジスタを示す図、第6図は酸化物超伝導体
表面にイオン注入によりチャネル層を形成した実施例の
ノーマリ・オフ型超伝導トランジスタを示す図、第7図
は同様のチャネル層を用いたMOSゲート構造のノーマ
リ・オフ型超伝導トランジスタを示す図、第8図は同じ
く電荷注入型ゲート電極を用いた実施例のノーマリ・オ
フ型超伝導トランジスタを示す図、第9図は薄い酸化物
半導体膜と電荷注入型ゲート電極を用いた実施例のノー
マリ・オフ型超伝導トランジスタを示す図、第10図は
その変形例を示す図、第11図は第9図および第10図
の超伝導トランジスタの特性を示す図、第12図は第9
図においてゲート電極を酸化物半導体膜の下に配置した
実施例の超伝導トランジスタを示す図、第13図は同じ
く第10図の超伝導トランジスタにおいてゲート電極を
酸化物半導体膜の下に配置した実施例の超伝導トランジ
スタを示す図、第14図は第9図の超伝導トランジスタ
をMOS型とした実施例の超伝導トランジスタを示す図
、第15図は同じく第10図の超伝導トランジスタをM
OS型とした実施例の超伝導トランジスタを示す図、第
16図は薄い酸化物超伝導体膜を用いた実施例のノーマ
リ・オン型超伝導トランジスタを示す図、第17図はそ
の変形例を示す図、第18図は第16図および第17図
の超伝導トランジスタの特性を示す図1、第19図は第
16図の超伝導トランジスタをMO’S型とした実施例
の超伝導トランジスタを示す図、第20図は第16図の
ゲート電極を酸化物超伝導体膜の下に配置した実施例の
超伝導トランジスタを示す図、第21図はキャリア供給
源として酸化物磁性体膜を用いた実施例のノーマリ・オ
ン型超伝導トランジスタを示す図、第22図はその変形
例を示す図、第23図は第21図の実施例の超伝導トラ
ンジスタの特性を示す図、第24図はゲート電極部にキ
ャリア供給源としての酸化物磁性体膜を用いた実施例の
超伝導トランジスタを示す図である。 1・・・p型Si基板、2・・・酸化膜、3・・・酸化
物半導体膜(超伝導体−半導体−絶縁体4・・・ソース
電極、5・・・ドレイン電極、41+51・・・主15
極(酸化物超伝導体膜) 、42 +  52・・・端
子電極、6・・・ゲート電極、3o・・・p型Si膜、
7・・・ゲート絶縁膜、8・・・酸化物超伝導体膜、9
・・・高抵抗層(イオン注入層)、10・・・酸化物超
伝導体膜、11・・・高抵抗層、12・・・酸化物超伝
導体膜、]3・・・n型Si膜、14・・・酸化物磁性
体膜、15・・・酸化物半導体膜。 出願人代理人 弁理士 鈴江武彦 D 第1図 jI2図 ゲート電圧 Ve(mV) 第3因 第4囚 第5図 G 第6因 第7図 第8図 第9図 第10図 第11図 第12図 第14図 第16図 第17図 ゲート電圧 vG〔■〕 第18図 第19図 第20因 第21図 第22凶 第23図 第24図
FIG. 1 is a diagram showing an example of a normally-off superconducting transistor using a relatively thick oxide semiconductor film, and FIG.
The figure shows a modified example, Figure 3 shows the characteristics of these superconducting transistors, and Figure 4 shows a normally-off superconductor example using a similar oxide semiconductor film and MO3 structure gate. Figure 5 shows a normally-off type superconducting transistor using the same charge injection type gate electrode structure, and Figure 6 shows a channel layer formed on the surface of an oxide superconductor by ion implantation. FIG. 7 is a diagram showing a normally-off superconducting transistor of the formed example, FIG. 7 is a diagram showing a normally-off superconducting transistor with a MOS gate structure using a similar channel layer, and FIG. 8 is also a charge injection type superconducting transistor. Figure 9 shows a normally-off superconducting transistor using a gate electrode; FIG. 9 shows a normally-off superconducting transistor using a thin oxide semiconductor film and a charge injection gate electrode. , FIG. 10 is a diagram showing a modification thereof, FIG. 11 is a diagram showing the characteristics of the superconducting transistor shown in FIGS. 9 and 10, and FIG.
The figure shows a superconducting transistor according to an example in which the gate electrode is placed under an oxide semiconductor film, and FIG. 13 is a diagram showing an embodiment of the superconducting transistor shown in FIG. FIG. 14 is a diagram showing an example superconducting transistor in which the superconducting transistor in FIG. 9 is a MOS type, and FIG.
FIG. 16 shows a normally-on type superconducting transistor using a thin oxide superconductor film, and FIG. 17 shows a modified example of the OS type superconducting transistor. Figure 18 shows the characteristics of the superconducting transistor shown in Figures 16 and 17. Figure 19 shows the superconducting transistor of the MO'S type superconducting transistor shown in Figure 16. 20 is a diagram showing a superconducting transistor according to an embodiment in which the gate electrode of FIG. 16 is placed under an oxide superconductor film, and FIG. 21 is a diagram showing a superconducting transistor using an oxide magnetic film as a carrier supply source. 22 is a diagram showing a modified example thereof, FIG. 23 is a diagram showing the characteristics of the superconducting transistor according to the embodiment of FIG. 21, and FIG. FIG. 2 is a diagram showing a superconducting transistor according to an example in which an oxide magnetic film is used as a carrier supply source in a gate electrode portion. DESCRIPTION OF SYMBOLS 1... P-type Si substrate, 2... Oxide film, 3... Oxide semiconductor film (superconductor-semiconductor-insulator 4... Source electrode, 5... Drain electrode, 41+51...・Lord 15
Pole (oxide superconductor film), 42 + 52... terminal electrode, 6... gate electrode, 3o... p-type Si film,
7... Gate insulating film, 8... Oxide superconductor film, 9
... High resistance layer (ion implantation layer), 10 ... Oxide superconductor film, 11 ... High resistance layer, 12 ... Oxide superconductor film,] 3 ... N-type Si Film, 14... Oxide magnetic film, 15... Oxide semiconductor film. Applicant's agent Patent attorney Takehiko Suzue D Fig. 1 j I 2 Gate voltage Ve (mV) 3rd factor 4th prisoner Fig. 5 G 6th factor Fig. 7 Fig. 8 Fig. 9 Fig. 10 Fig. 11 Fig. 12 Figure 14 Figure 16 Figure 17 Gate voltage vG [■] Figure 18 Figure 19 Figure 20 Cause Figure 21 Figure 22 Figure 23 Figure 24

Claims (15)

【特許請求の範囲】[Claims] (1)基板と、この基板上に形成された、キャリア濃度
制御により超伝導−半導体−絶縁体の相転移を起こすチ
ャネル層をもつ酸化物膜と、この酸化物膜に所定間隔を
おいて配置形成されたソース、ドレイン電極と、前記酸
化物膜のチャネル層のキャリア濃度制御を行うゲート電
極とを備えたことを特徴とする超伝導トランジスタ。
(1) A substrate, an oxide film formed on the substrate that has a channel layer that causes a superconductor-semiconductor-insulator phase transition by carrier concentration control, and a predetermined space between the oxide film and the oxide film. A superconducting transistor comprising source and drain electrodes formed therein, and a gate electrode controlling carrier concentration in a channel layer of the oxide film.
(2)前記チャネル層をもつ酸化物膜は、希土類元素を
含有するペロブスカイト型の酸化物の膜である特許請求
の範囲第1項記載の超伝導トランジスタ。
(2) The superconducting transistor according to claim 1, wherein the oxide film having the channel layer is a perovskite-type oxide film containing a rare earth element.
(3)前記チャネル層をもつ酸化物膜は、 ABa_2Cu_3O_7_−_8系の膜(AはY、Y
b、Ho、Dy、Eu、Er、Tm、Lu)である特許
請求の範囲第1項記載の超伝導トランジスタ。
(3) The oxide film having the channel layer is an ABa_2Cu_3O_7_-_8-based film (A is Y, Y
2. The superconducting transistor according to claim 1, wherein the superconducting transistor is one of the following: b, Ho, Dy, Eu, Er, Tm, Lu.
(4)前記ソース、ドレイン電極は酸化物超伝導体膜に
より形成されている特許請求の範囲第1項記載の超伝導
トランジスタ。
(4) The superconducting transistor according to claim 1, wherein the source and drain electrodes are formed of an oxide superconductor film.
(5)前記ソース、ドレイン電極は前記酸化物膜の一方
の面に形成され、前記ゲート電極は前記酸化物膜の他方
の面に形成されている特許請求の範囲第1項記載の超伝
導トランジスタ。
(5) The superconducting transistor according to claim 1, wherein the source and drain electrodes are formed on one surface of the oxide film, and the gate electrode is formed on the other surface of the oxide film. .
(6)前記ソース、ドレイン電極およびゲート電極は前
記酸化物膜の同じ側の面に形成されている特許請求の範
囲第1項記載の超伝導トランジスタ。
(6) The superconducting transistor according to claim 1, wherein the source, drain electrode, and gate electrode are formed on the same side of the oxide film.
(7)前記ゲート電極部は、前記酸化物膜のチャネル層
に絶縁膜を介してゲート電極が形成されたMIS構造を
有する特許請求の範囲第1項記載の超伝導トランジスタ
(7) The superconducting transistor according to claim 1, wherein the gate electrode portion has an MIS structure in which a gate electrode is formed on the channel layer of the oxide film with an insulating film interposed therebetween.
(8)前記ゲート電極部は、前記酸化物膜のチャネル層
に直接接触してゲート電極が形成されたショットキーゲ
ート構造を有する特許請求の範囲第1項記載の超伝導ト
ランジスタ。
(8) The superconducting transistor according to claim 1, wherein the gate electrode portion has a Schottky gate structure in which the gate electrode is formed in direct contact with the channel layer of the oxide film.
(9)前記ゲート電極は、前記酸化物膜のチャネル層に
直接接触して形成され、このゲート電極からのキャリア
注入により前記チャネル層のキャリア濃度制御が行われ
る特許請求の範囲第1項記載の超伝導トランジスタ。
(9) The gate electrode is formed in direct contact with the channel layer of the oxide film, and the carrier concentration of the channel layer is controlled by carrier injection from the gate electrode. superconducting transistor.
(10)前記チャネル層は、前記ゲート電極の印加電圧
零で高抵抗の絶縁体または半導体状態であり、前記ゲー
ト電極に所定の電圧を印加することにより超伝導体状態
になる特許請求の範囲第1項記載の超伝導トランジスタ
(10) The channel layer is in a high-resistance insulator or semiconductor state when the voltage applied to the gate electrode is zero, and becomes a superconductor state by applying a predetermined voltage to the gate electrode. The superconducting transistor according to item 1.
(11)前記チャネル層は、前記ゲート電極の印加電圧
零で超伝導体状態であり、前記ゲート電極に所定の電圧
を印加することにより高抵抗の絶縁体または半導体状態
になる特許請求の範囲第1項記載の超伝導トランジスタ
(11) The channel layer is in a superconductor state when the voltage applied to the gate electrode is zero, and becomes a high-resistance insulator or semiconductor state by applying a predetermined voltage to the gate electrode. The superconducting transistor according to item 1.
(12)前記酸化物膜は、磁性体酸化物膜の上に前記チ
ャネル層が積層された構造を有する特許請求の範囲第1
項記載の超伝導トランジスタ。
(12) The oxide film has a structure in which the channel layer is laminated on a magnetic oxide film.
Superconducting transistor described in Section 1.
(13)基板と、この基板上に形成された、キャリア濃
度制御により超伝導−半導体−絶縁体の相転移を起こす
チャネル層をもつ酸化物膜と、この酸化物膜に所定間隔
をおいて配置形成されたソース、ドレイン電極と、前記
酸化物膜のチャネル層のキャリア濃度制御を行うゲート
電極とを備えた超伝導トランジスタを製造するに際し、
前記酸化物膜をスパッタ法により形成することを特徴と
する超伝導トランジスタの製造方法。
(13) A substrate, an oxide film formed on the substrate and having a channel layer that causes a superconductor-semiconductor-insulator phase transition by controlling carrier concentration, and a predetermined interval spaced between the oxide film and the oxide film. When manufacturing a superconducting transistor including the formed source and drain electrodes and a gate electrode that controls the carrier concentration of the channel layer of the oxide film,
A method for manufacturing a superconducting transistor, characterized in that the oxide film is formed by a sputtering method.
(14)前記酸化物膜は、作り付けの状態が高抵抗の絶
縁体または半導体であり、そのチャネル層となる表面部
に全面または選択的にイオンを注入して超伝導体層を形
成してノーマリ・オン型とする特許請求の範囲第13項
記載の超伝導トランジスタの製造方法。
(14) The oxide film is a high-resistance insulator or semiconductor in its built-in state, and ions are implanted entirely or selectively into the surface portion that will become the channel layer to form a superconductor layer. - A method for manufacturing a superconducting transistor according to claim 13, which is an on-type superconducting transistor.
(15)前記酸化物膜は作り付けの状態が超伝導体であ
り、そのチャネル層となる表面部に全面または選択的に
イオンを注入して高抵抗の絶縁体または半導体層を形成
してノーマリ・オフ型とする特許請求の範囲第13項記
載の超伝導トランジスタの製造方法。
(15) The oxide film is a superconductor in its built-in state, and ions are implanted entirely or selectively into the surface portion that will become the channel layer to form a high-resistance insulator or semiconductor layer. 14. The method of manufacturing a superconducting transistor according to claim 13, wherein the superconducting transistor is of an off type.
JP62-117101A 1987-03-13 1987-05-15 Superconducting transistor and its manufacturing method Pending JPH01779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62-117101A JPH01779A (en) 1987-03-13 1987-05-15 Superconducting transistor and its manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5810287 1987-03-13
JP62-58102 1987-03-13
JP62-117101A JPH01779A (en) 1987-03-13 1987-05-15 Superconducting transistor and its manufacturing method

Publications (2)

Publication Number Publication Date
JPS64779A JPS64779A (en) 1989-01-05
JPH01779A true JPH01779A (en) 1989-01-05

Family

ID=

Similar Documents

Publication Publication Date Title
JPS63299282A (en) Superconducting device
RU2554612C2 (en) High-frequency superconducting memory element
RU2620027C1 (en) Josephson phase blast valve (versions)
JPH0350425B2 (en)
US5422336A (en) Superconducting FET with Pr-Ba-Cu-O channel
Kobayashi et al. Three terminal YBaCuO Josephson device with quasi-particle injection gate
JPH01779A (en) Superconducting transistor and its manufacturing method
JP2585269B2 (en) Superconducting transistor
JPS63239990A (en) Superconducting transistor
JP2644284B2 (en) Superconducting element
JPS63283177A (en) Superconducting transistor
JPS63308975A (en) Current control element
RU2343591C1 (en) Josephson- transition super-conducting device
RU2601775C2 (en) Josephson magnetic rotary valve
JPH03274775A (en) Superconducting element
RU2554614C2 (en) Josephson 0-pi switch
JP2583923B2 (en) Superconducting switching element
JP2856577B2 (en) Superconducting element
JP2583922B2 (en) Superconducting switching element
JP2583924B2 (en) Superconducting switching element
JP2955415B2 (en) Superconducting element
JP3026482B2 (en) Superconducting element, method of manufacturing and operating method
JP3076503B2 (en) Superconducting element and method of manufacturing the same
Nevirkovets et al. Multi-terminal superconducting nonequilibrium device with a ferromagnetic screen
JPS63313877A (en) Superconducting transistor