JPH0176154U - - Google Patents
Info
- Publication number
- JPH0176154U JPH0176154U JP1987169073U JP16907387U JPH0176154U JP H0176154 U JPH0176154 U JP H0176154U JP 1987169073 U JP1987169073 U JP 1987169073U JP 16907387 U JP16907387 U JP 16907387U JP H0176154 U JPH0176154 U JP H0176154U
- Authority
- JP
- Japan
- Prior art keywords
- power source
- storage battery
- parallel
- load
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
第1図は本考案の一実施例のメモリバツクアツ
プ回路図。第2図は従来のメモリバツクアツプ回
路図である。 1,2…入力端子、3…DC電源、4…蓄電池
、6,7…出力端子、8…負荷、9…ダイオード
、10…可変抵抗、11…トランジスタ、12a
…コイル、12b…接点、13a…コイル、13
b…接点。
プ回路図。第2図は従来のメモリバツクアツプ回
路図である。 1,2…入力端子、3…DC電源、4…蓄電池
、6,7…出力端子、8…負荷、9…ダイオード
、10…可変抵抗、11…トランジスタ、12a
…コイル、12b…接点、13a…コイル、13
b…接点。
Claims (1)
- 電源が印加される入力端子に接続されたDC電
源と、このDC電源の出力端子にダイオードを通
じて直列に接続されたメモリを含む負荷と、DC
電源と負荷との間に負荷と並列に接続された蓄電
池を含む充電回路及び蓄電池の放電を制御する制
御回路からなるメモリバツクアツプ回路において
、入力端子とDC電源との間にDC電源と並列に
接続されたコイルと、DC電源の出力端子と蓄電
池との間に直列に且つダイオードと並列に接続さ
れた接点とを備えたリレーを設けたことを特徴と
するメモリバツクアツプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987169073U JPH0176154U (ja) | 1987-11-06 | 1987-11-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987169073U JPH0176154U (ja) | 1987-11-06 | 1987-11-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0176154U true JPH0176154U (ja) | 1989-05-23 |
Family
ID=31458815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987169073U Pending JPH0176154U (ja) | 1987-11-06 | 1987-11-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0176154U (ja) |
-
1987
- 1987-11-06 JP JP1987169073U patent/JPH0176154U/ja active Pending