JPH0164751U - - Google Patents
Info
- Publication number
- JPH0164751U JPH0164751U JP1987159510U JP15951087U JPH0164751U JP H0164751 U JPH0164751 U JP H0164751U JP 1987159510 U JP1987159510 U JP 1987159510U JP 15951087 U JP15951087 U JP 15951087U JP H0164751 U JPH0164751 U JP H0164751U
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- volatile memory
- program counter
- address
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
第１図は本考案の実施例を示すブロツク図、第
２図はプログラムの流れを示すフロー図である。 １……ＥＰ−ＲＯＭ、２……ＲＯＭ、３……プ
ログラムカウンタ、４……インストラクシヨンレ
ジスタ、５……インストラクシヨンデコーダ、６
……Ｒ−ＳＦＦ、７……割込み制御回路、８……
インストラクシヨンバス、９……ＰチヤンネルＭ
ＯＳＦＥＴ。
２図はプログラムの流れを示すフロー図である。 １……ＥＰ−ＲＯＭ、２……ＲＯＭ、３……プ
ログラムカウンタ、４……インストラクシヨンレ
ジスタ、５……インストラクシヨンデコーダ、６
……Ｒ−ＳＦＦ、７……割込み制御回路、８……
インストラクシヨンバス、９……ＰチヤンネルＭ
ＯＳＦＥＴ。
Claims (1)
- プログラムの格納されたアドレスを指定するプ
ログラムカウンタと、該プログラムカウンタでア
ドレス指定される不揮発性メモリと、該不揮発性
メモリのアドレスとは異なつたアドレスで前記プ
ログラムカウンタでアドレス指定されるリードオ
ンリーメモリ（ＲＯＭ）と、前記不揮発性メモリ
あるいは前記ＲＯＭから読み出された命令コード
を保持するインストラクシヨンレジスタと、該イ
ンストラクシヨンレジスタに保持された命令コー
ドに応じた制御信号を発生するインストラクシヨ
ンデコーダと、該インストラクシヨンデコーダか
ら所定の命令コードに応じて出力される制御信号
に基いて前記不揮発性メモリの電源を遮断する手
段とを備え、電源のバツクアツプ状態になつた場
合に前記不揮発性メモリの電源を遮断することを
可能にしたことを特徴とするマイクロコンピユー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159510U JPH0753198Y2 (ja) | 1987-10-19 | 1987-10-19 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159510U JPH0753198Y2 (ja) | 1987-10-19 | 1987-10-19 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0164751U true JPH0164751U (ja) | 1989-04-25 |
| JPH0753198Y2 JPH0753198Y2 (ja) | 1995-12-06 |
Family
ID=31440786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987159510U Expired - Lifetime JPH0753198Y2 (ja) | 1987-10-19 | 1987-10-19 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0753198Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014160362A (ja) * | 2013-02-20 | 2014-09-04 | Nec Corp | 間欠動作に適した計算装置およびその動作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6063759B2 (ja) * | 2013-01-28 | 2017-01-18 | ローム株式会社 | 半導体記憶装置 |
-
1987
- 1987-10-19 JP JP1987159510U patent/JPH0753198Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014160362A (ja) * | 2013-02-20 | 2014-09-04 | Nec Corp | 間欠動作に適した計算装置およびその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0753198Y2 (ja) | 1995-12-06 |