JPH0157377B2 - - Google Patents
Info
- Publication number
- JPH0157377B2 JPH0157377B2 JP53160295A JP16029578A JPH0157377B2 JP H0157377 B2 JPH0157377 B2 JP H0157377B2 JP 53160295 A JP53160295 A JP 53160295A JP 16029578 A JP16029578 A JP 16029578A JP H0157377 B2 JPH0157377 B2 JP H0157377B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- remote
- input
- address
- crate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 126
- 238000012546 transfer Methods 0.000 claims description 123
- 238000004891 communication Methods 0.000 claims description 40
- 238000009826 distribution Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000013480 data collection Methods 0.000 claims description 4
- 102100031561 Hamartin Human genes 0.000 description 173
- 230000004044 response Effects 0.000 description 55
- 230000006870 function Effects 0.000 description 54
- 238000012545 processing Methods 0.000 description 49
- 230000000694 effects Effects 0.000 description 42
- 230000005540 biological transmission Effects 0.000 description 33
- 239000000872 buffer Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 24
- 241000196324 Embryophyta Species 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 238000003860 storage Methods 0.000 description 20
- 230000009471 action Effects 0.000 description 15
- 238000012544 monitoring process Methods 0.000 description 15
- 238000012360 testing method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 240000007320 Pinus strobus Species 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000000284 extract Substances 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 101100236700 Arabidopsis thaliana MCC1 gene Proteins 0.000 description 3
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 3
- 238000007792 addition Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 230000003936 working memory Effects 0.000 description 3
- 206010000210 abortion Diseases 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VIEYMVWPECAOCY-UHFFFAOYSA-N 7-amino-4-(chloromethyl)chromen-2-one Chemical compound ClCC1=CC(=O)OC2=CC(N)=CC=C21 VIEYMVWPECAOCY-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102000016871 Hexosaminidase A Human genes 0.000 description 1
- 108010053317 Hexosaminidase A Proteins 0.000 description 1
- 102000016870 Hexosaminidase B Human genes 0.000 description 1
- 108010053345 Hexosaminidase B Proteins 0.000 description 1
- 101000823247 Homo sapiens Reticulon-2 Proteins 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 102100022648 Reticulon-2 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000472 traumatic effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Small-Scale Networks (AREA)
Description
この発明は、デイジタルコンピユータ式データ
収配信装置に関するものである。 大形の電力プラントおよび産業用製造プラント
のような用途でのデータ収配信装置の動作時、中
央デイジタルコンピユータシステム（すなわち、
１台または２台以上の相互に関連したデイジタル
コンピユータ）と共通に結合される遠隔データ入
出力制御装置を用いることが望ましい。デイジタ
ルコンピユータシステムの外部の遠隔地または中
央でデータが前処理されても良いしあるいは前処
理されなくても良い。データ信号は、(1)監視用ま
たは制御用にコンピユータで使用されるべきシス
テムまたはプラントの検出データ信号、および(2)
遠隔地で使用するためコンピユータで発生される
制御用および監視用のデータ信号を含む。 プラント用では、遠隔地と中央間の信号伝送に
対し同軸ケーブルを使用することが最近望ましく
なつてきた。従来、各プラント信号を伝送するた
め各個別導体が経済上使用されているが、しかし
銅の価格の増大および電子価格の減少によつて、
多重化による同軸アプローチがより望ましいアプ
ローチになる。いかなる場合でも、一般的にコン
ピユータに入力し、コンピユータから出力するデ
ータ信号をハンドリングするため中央デイジタル
コンピユータシステムのデユーテイサイクルを最
少にすることが望ましい。 特殊な外部回路装置を使用することによつてコ
ンピユータ（またはミニコンピユータ）のデユー
テイサイクルを減少するための幾つかの努力がな
されてきた。米国特許第3909790号明細書は、プ
ログラムされた入出力データ転送を容易にする一
方第１のデータ転送後、指定された装置アドレス
を繰り返す必要がない入出力構造を使用すること
によつてデユーテイサイクルをある程度減少す
る。しかしながら、データ転送はミニコンピユー
タの直接制御下であり、そしてこのような制御は
デユーテイサイクルの負担を増す。 インランドステイール社所有のプラントの遠隔
入出力システムにはらわれた製品開発努力では、
ミニコンピユータの外部にマイクロコンピユータ
を使用することが提案され、走査制御はミニコン
ピユータからの走査デマンドに服するマイクロコ
ンピユータで行われる。この方法で、走査デユー
テイサイクルはミニコンピユータから移され、そ
れによつてミニコンピユータを他の任務のため解
放する。遠隔入出力システムはミニコンピユータ
とマイクロコンピユータとの組み合わせの実施の
ため構成されるべき方法に関する従来技術の開示
はないように思われる。特に、この発明が目指し
ている主題、すなわちミニコンピユータとマイク
ロコンピユータとのインタフエース構造およびこ
のインタフエース構造が経済上および／または効
率上の利点を得るために配置されることができる
方法の従来技術の開示はないように思われる。 したがつて、この発明は、DMAチヤネルと共
にＩ／Ｏバスおよびコアメモリを有する少なくと
も一つのデイジタル・ミニコンピユータ１０２
Ａ，１０２Ｂと、幾つかの遠隔点のデータの走査
を実行するようにプログラムされ、このような遠
隔点から前記コアメモリへのデータ転送を制御す
るようにデータウエイと結合され、PROM装置
を有するマスタ・デイジタル・マイクロコントロ
ーラ１１０と、前記デイジタル・ミニコンピユー
タと前記マスタ・デイジタル・マイクロコントロ
ーラとを結合するインタフエース１１９，１１２
と、前記マスタ・デイジタル・マイクロコントロ
ーラと複数個のモデム１２８および直列通信ルー
プ１１６を介して結合され、互いに離隔された複
数個の遠隔Ｉ／Ｏ装置１２２を制御する複数個の
遠隔コントローラ１２０と、前記複数個のＩ／Ｏ
装置１２２とＩ／Ｏバス１２４を介して結合され
る複数個のデータポイントカード１２６とを備
え、前記ミニコンピユータは、ブートストラツプ
時、前記ミニコンピユータの前記コアメモリから
前記マイクロコントローラのメモリに所定の走査
プログラムを取り込むために前記マイクロコント
ローラに前記インタフエースを通して出力を発生
し、前記インタフエースは、前記Ｉ／Ｏバスから
前記遠隔Ｉ／Ｏ装置へデータを要求するデータデ
マンド信号または前記コアメモリへデータを記憶
するために前記データウエイから前記マイクロコ
ントローラへ順次走査してデータを取り込むため
のデータ走査信号を検出し、前記デマンド信号お
よび前記走査信号を転送制御するためのシーケン
サを有し、前記データデマンド信号と前記走査信
号とが同時に転送を待機している時は、前記シー
ケンサは所定の優先順位で前記デマンド信号およ
び前記走査信号を転送制御し、実行するようにし
たことを特徴とするデータ収配信装置にある。 好ましい実施例の説明 装置全体 第１図には、プラントまたは電力システムもし
くは他のシステムのためのデータ収配信装置１０
０が示されている。このデータ収配信装置１００
は、デイジタルコンピユータ１０２Ａおよび所望
ならば予備用コンピユータ１０２Ｂまたは他の予
備用デイジタルコンピユータ（図示せず）を備え
た中央デイジタルコンピユータシステムを含んで
いる。コンピユータ１０２Ａおよび１０２Ｂのた
めのデータ信号入出力サブシステムには、各コン
ピユータのために遠隔ポートインタフエース１１
９（WPI）が設けられている。コンピユータ１
０２Ａおよび１０２Ｂは、制御用および監視用に
特に適するウエスチングハウスW2500のようなプ
ログラマブル汎用ミニコンピユータであつて、し
ばしばミニコンと称される。 中央には、マスタクレート１０８が遠隔信号の
収配信および並列データリンクを介してのコンピ
ユータ１０２へのデータ信号およびコンピユータ
からのデータ信号の流れを制御するために使用さ
れる。マスタクレート１０８は、Ｉ／Ｏアクテイ
ビテイを監視するためマイクロコンピユータを備
えているマスタクレートコントローラ１１０
（MCC）を含んでいる。 マイクロコンピユータは遠隔データポイントの
デマンドおよび周期的走査を制御し、入出力装置
を通してデータブロツクを効率的に転送するため
フアームウエア制御の階層レベルを使用する。マ
イクロコンピユータは、１台または２台以上のミ
ニコンピユータの１本または２本以上の高速16ビ
ツト並列データリンク１１１と共に使用される。 データリンクは、ミニコンピユータの直接ポー
ト（デマンド転送用）およびDMA（トランスピ
アレント走査転送用）の両方にマスタクレート１
０８をインタフエース結合する。転送される情報
ブロツクは大きさを変更でき、パケツトと称され
る。データブロツクの大きさおよび宛て先を記述
するパケツトパラメータは、リストでグループ化
され、ミニコンピユータのコアメモリに記憶され
る。 走査モードでは、ミニコンピユータはリストか
らパケツトパラメータを逐次検索し、指定された
転送を行う。したがつて、プラントイメージデー
タ・テーブルはホストコンピユータによる会話形
ソフトウエア制御なしでミニコンピユータのコア
メモリに保持される。しかしながら、ホスト制御
はデマンドポートを介してデマンド走査のため使
用され、リストはパケツトのための更新周波数お
よびパラメータを変更するためミニコンピユータ
のプログラム制御下で変更される。 マイクロコンピユータによる情報の前処理は任
意であり、マイクロコンピユータのフアームウエ
ア走査プログラムの修正によつて行われる。ミニ
コンピユータは走査を瞬時に一時停止するように
マイクロコンピユータに命じることができ、直接
チヤネルを介してデマンド時に特定のデータパケ
ツトを転送することができる。 ミニコンピユータをルーチンソフトウエアの会
話形周辺制御から解放することにより、データが
ミニコンピユータに到達する前にデータを前処理
することができるようにすることにより、かつマ
イクロコンピユータによる多重CPU構成に幾つ
かのイメージを保持する融通性を加え、したがつ
て、CPU間の通信量を減少することにより、ミ
ニコンピユータのデユーテイサイクルの大幅の減
少が達成される。 通常走査動作中（入出力共）のDMA転送はマ
スタクレートコントローラによつて開始される。
MCC１１０はまた、特定の転送に使用されるコ
アメモリのアドレスの制御を保持する。そして、
ワード計数状態はブロツク転送に必要であるべき
である。この情報は、データ転送以前にミニコン
ピユータのコアメモリからMCC１１０によつて
得られる。WPIレジスタよりむしろMCC１１０
にアドレスおよびワード計数状態を配置すること
は幾つかの重要な意味がある。MCC１１０はそ
れ自身作業用メモリ（ランダムアクセスメモリ）
を備えているので、CPUプログラムは、直接チ
ヤネル初期設定ルーチンで不連続のコア記憶位置
に種々のアナログ入力、接点入力および／または
接点出力の遠隔点を割り当てる。次に、MCC１
１０は種々の遠隔入力点を走査し、遠隔点／コア
アドレスの相関関係を実行し、遠隔プラントのコ
アイメージを更新するように前以てプログラム化
される。出力点に対して、一定のコアの記憶位置
を周期的に抽出し、コアのアドレス／遠隔点の相
関関係を実行し、現在のデータパターンを出力す
るためMCCサブルーチンが包含される。 この構成の重要な利点は、それがCPUプログ
ラム制御とは独立して動作する（初期設定は除
く）ことである。プログラムは、ロードまたは記
憶交換にコアメモリと専ら相互作用する。しかし
ながら、これは、臨界事象シーケンス適用のため
直接チヤネルを介しての直接プログラム介入を排
除せず、かつデマンド転送を介して優先順位を与
えることができるリスト転送（CRTへおよび
CRTからのように）を排除しない。 データ信号は、マスタクレート１０８にある
CAMACコンピユータポート（KCP）１１２Ａ，
１１２Ｂを通つてコンピユータシステムの各コン
ピユータ１０２Ａ，１０２Ｂとインタフエース結
合される。直列トライバ（SDまたはKSO／KSI）
１１４は、同軸ループ１１６を介してデイジイチ
エインされた遠隔点ケージへおよび遠隔点ケージ
からの信号の流れのために備えられている。 ここで使用されるモジユール回路設計基準は
CAMAC（コンピユータ自動測定および制御）で
ある。CAMACに関する別の情報は、核計測モジ
ユールに関するAEC委員会によつて1972年７月
に発行された「データハンドリング用CAMAC計
測システム」（TID−25875）および核計測モジユ
ールに関するAEC委員会とESONE委員会から共
同して1973年12月に発行された「CAMAC直列シ
ステム機構」（TID−26488）で得られることがで
きる。 遠隔地で、それぞれの遠隔クレート１１８は同
軸ループすなわち直列通信ループ１１６を並列デ
ータ点とインタフエース結合する。したがつて、
直列クレートコントローラ１２０（SCC）は、ク
レート内と通信ループ１１６におよび通信ループ
１１６からの信号の流れを制御する。遠隔クレー
トにあるKIOモジユール１２２はプラントのデー
タポイントカード１２６とインタフエース結合す
る汎用入出力バス（UIOB）を形成する。モデム
１２８は、通信ループ１１６に遠隔クレート１１
８が相当な距離だけ離れた所に必要なだけ使用さ
れる。所望ならば、標準電話回線は、マスタクレ
ートコントローラ１１０または中央コンピユータ
システムが遠隔地から数百マイル離れた所にある
ように通信ループ１１６に含ませ得る。 ポイントカードおよび汎用入出力バス 従来回路を有するそれぞれの従来のプラントの
ポイントカードは、温度、圧力、速度、オン／オ
フ状態等のような検出されたプラントパラメータ
を表す信号を伝送する際またはプラントで実施す
るための制御信号を伝送する際に使用する。
UIOBは信号インタフエース回路を有する導体装
置であり、各種のプラントのポイントカードと多
重化されたインタフエース結合するため備えられ
ている。代表的例は、Ｑシリーズと称される一連
のカードの構成要素であるポイントカードであ
る。これらは、 QDI：デイジタル入力 QDO：デイジタル出力 QAI：アナログ入力 QTB：アナログ入力のタイムベース QRφ：リレーの出力 QTφ：トライアツクの出力 QAφ：アナログ出力 を含んでいる。 したがつて、UIOB124は遠隔入出力サブシス
テムの遠隔局に対するデータ多重化の焦点として
役立ち、そしてそれはカードケージ毎に１枚の多
数のプリント回路のバツクプレーンと必要な各信
号または電力線のために断続しないハード配線導
体を与える間に差し込まれる幅広のカードおよび
リボン状ケーブルを備えている。この場合、バス
の全長は最長50フイートに特定され、これは遠隔
カードケージ間の相互接続ケーブルの長さと各カ
ードケージに対する２フイートのバツクプレーン
導体の長さとの和である。電気的には、
UIOB124は８ビツトのバイト本位であり、双方
向であり、そして主としてCMOSインタフエー
ス（＋12レベル論理）であるものとして規定され
る。そのCMOS性のため、それは低電力消費お
よび長さで10〜15マイクロ秒の入出力サイクル
（バイト本位）によつて特徴付けられる。 したがつて、UIOB124は変更された情報の遠
隔コントローラおよびプラント内の制御プロセス
を監視し、調節する特定のポイントカードに対す
る通信媒体を提供する。１２までのこのようなポ
イントカードが一つのカードケージに割り当てら
れる。遠隔地でのカードケージ数は最長50フイー
トのバスの長さの関数である。UIOBI24毎のプ
ラント情報の256の16ビツトワードまたは512の８
ビツトワードの上限は使用されるアドレス指定機
構によつて指令される。ポイントカードからなる
４つのカードケージ（48カード）は、UIOBで出
会つた第４番目の幅広カードの代わりに提供され
る追加バツフア機構なしで一つのKIOカードによ
つてアクセスされる。 バスプロトコルは、バスコントローラとポイン
トカード間のいかなる指令／肯定応答の交換も
UIOBサイクルの終了を行うのに必要とされない
ように規定される。しかしながら、ポイントカー
ドはDEV BUSY信号を瞬時に出すことによつて
入出力サイクル中のデータストローブを遅らせて
もよい。DEV BUSY信号の最長は５マイクロ秒
に制限される。この信号はバスコントローラによ
つて監視（すなわち時限化）される。ポイントカ
ードが割り当てられた期間内にDEV BUSY信号
を落とさないならば、バスコントローラはデータ
ストローブを送出し、そのレベルとは無関係に入
出力サイクルを終了する。DEV BUSY信号の任
意の遅延はバスコントローラアクセスに対して非
同期に更新されるデータレジスタを備えているこ
れらのポイントカードによつて必要とされる。 信号はサービスリクエストケーパビリ
テイを与える。現在のマイクロプロセツサの限定
割り込みハンドリングハードウエアのためこの機
能を使用することを思い止まらせられる。RIOシ
ステムはUIOBにサービスリクエストを提供しな
い。すなわち、KIOカードは信号を監視
しない。この信号自体は性質上共同加入
線である。UIOBとインタフエース結合するどの
カードも、もしDATA GATE信号がバスに存在
しないならば、この信号を能動にする。周期的な
間隔で、マイクロプロセツサはこの信号の状態を
抽出する。もし能動であるならば、ヒツトに出会
うまでを能動にするカードの各々をマイ
クロプロセツサが逐次ポーリングするポーリング
プロセスが開始される。を能動にするこ
とができる各カードはこのため独特な状態アドレ
スを有しなければならない。を能動にす
るが、現在アドレス指定されていない全てのカー
ドはDATA GATE中の保持を放棄す
る。現在アドレス指定されたカードはの
能動を維持し、よつてコントローラにサービスリ
クエストに対する要求、すなわちヒツトを知らせ
る。それは、アドレス指定されたＩ／Ｏサイクル
の終了でそのリクエストを落とさなければならな
い。したがつて、カードサービスリクエストの優
先順位はマイクロプロセツサのメモリに保持され
たポーリング順位の関数である。 UIOBはデータ多重化および制御装置に関する
一定の信頼性規準に合うように特定化される。 １ トライステートCMOSドライバはUIOBの駆
動および切り離しを行うように使用される。 ２ ＋12.6VDCと＋13.0VDCとを競合する準備
が全てのUIOBとインタフエース結合されたカ
ードになされる。 ３ プリント回路のカードのバツクプレーンおよ
び間に差し込まれる平らな可撓性ケーブルは外
傷性またはユーザが着手した故障モードから保
護される。 ４ CMOS入力は、カードの着脱中形成される
静電電荷のどんな影響をも無効にするようにグ
ランドと分路する抵抗、カードへの給電故障あ
るいは給電以前の入力印加による回路損傷から
保護するための直列抵抗（これは電源オン時に
カードの着脱を許すべきである）によつて保護
される。 ５ もしカードがヒユーズを吹き飛ばすならば
（もちろん、トライステートドライバチツプ内
で短絡が生じる場合は除く）、トライステート
出力はUIOBのデータ破壊を引き起こすべきで
はない。これは、 OPEN FUSEを有するカードの局部領域が
UIOBのアクテイビテイの最高周波数中に給電
するためにドライバ出力の寄生ダイオードを通
してパワーアツプされるように、その上ドライ
バがこの局部的なパワーアツプ中使用禁止状態
のままでなければならないように、トライステ
ートドライバおよび使用可能回路の電力線と直
列のダイオードによつて行われる。
収配信装置に関するものである。 大形の電力プラントおよび産業用製造プラント
のような用途でのデータ収配信装置の動作時、中
央デイジタルコンピユータシステム（すなわち、
１台または２台以上の相互に関連したデイジタル
コンピユータ）と共通に結合される遠隔データ入
出力制御装置を用いることが望ましい。デイジタ
ルコンピユータシステムの外部の遠隔地または中
央でデータが前処理されても良いしあるいは前処
理されなくても良い。データ信号は、(1)監視用ま
たは制御用にコンピユータで使用されるべきシス
テムまたはプラントの検出データ信号、および(2)
遠隔地で使用するためコンピユータで発生される
制御用および監視用のデータ信号を含む。 プラント用では、遠隔地と中央間の信号伝送に
対し同軸ケーブルを使用することが最近望ましく
なつてきた。従来、各プラント信号を伝送するた
め各個別導体が経済上使用されているが、しかし
銅の価格の増大および電子価格の減少によつて、
多重化による同軸アプローチがより望ましいアプ
ローチになる。いかなる場合でも、一般的にコン
ピユータに入力し、コンピユータから出力するデ
ータ信号をハンドリングするため中央デイジタル
コンピユータシステムのデユーテイサイクルを最
少にすることが望ましい。 特殊な外部回路装置を使用することによつてコ
ンピユータ（またはミニコンピユータ）のデユー
テイサイクルを減少するための幾つかの努力がな
されてきた。米国特許第3909790号明細書は、プ
ログラムされた入出力データ転送を容易にする一
方第１のデータ転送後、指定された装置アドレス
を繰り返す必要がない入出力構造を使用すること
によつてデユーテイサイクルをある程度減少す
る。しかしながら、データ転送はミニコンピユー
タの直接制御下であり、そしてこのような制御は
デユーテイサイクルの負担を増す。 インランドステイール社所有のプラントの遠隔
入出力システムにはらわれた製品開発努力では、
ミニコンピユータの外部にマイクロコンピユータ
を使用することが提案され、走査制御はミニコン
ピユータからの走査デマンドに服するマイクロコ
ンピユータで行われる。この方法で、走査デユー
テイサイクルはミニコンピユータから移され、そ
れによつてミニコンピユータを他の任務のため解
放する。遠隔入出力システムはミニコンピユータ
とマイクロコンピユータとの組み合わせの実施の
ため構成されるべき方法に関する従来技術の開示
はないように思われる。特に、この発明が目指し
ている主題、すなわちミニコンピユータとマイク
ロコンピユータとのインタフエース構造およびこ
のインタフエース構造が経済上および／または効
率上の利点を得るために配置されることができる
方法の従来技術の開示はないように思われる。 したがつて、この発明は、DMAチヤネルと共
にＩ／Ｏバスおよびコアメモリを有する少なくと
も一つのデイジタル・ミニコンピユータ１０２
Ａ，１０２Ｂと、幾つかの遠隔点のデータの走査
を実行するようにプログラムされ、このような遠
隔点から前記コアメモリへのデータ転送を制御す
るようにデータウエイと結合され、PROM装置
を有するマスタ・デイジタル・マイクロコントロ
ーラ１１０と、前記デイジタル・ミニコンピユー
タと前記マスタ・デイジタル・マイクロコントロ
ーラとを結合するインタフエース１１９，１１２
と、前記マスタ・デイジタル・マイクロコントロ
ーラと複数個のモデム１２８および直列通信ルー
プ１１６を介して結合され、互いに離隔された複
数個の遠隔Ｉ／Ｏ装置１２２を制御する複数個の
遠隔コントローラ１２０と、前記複数個のＩ／Ｏ
装置１２２とＩ／Ｏバス１２４を介して結合され
る複数個のデータポイントカード１２６とを備
え、前記ミニコンピユータは、ブートストラツプ
時、前記ミニコンピユータの前記コアメモリから
前記マイクロコントローラのメモリに所定の走査
プログラムを取り込むために前記マイクロコント
ローラに前記インタフエースを通して出力を発生
し、前記インタフエースは、前記Ｉ／Ｏバスから
前記遠隔Ｉ／Ｏ装置へデータを要求するデータデ
マンド信号または前記コアメモリへデータを記憶
するために前記データウエイから前記マイクロコ
ントローラへ順次走査してデータを取り込むため
のデータ走査信号を検出し、前記デマンド信号お
よび前記走査信号を転送制御するためのシーケン
サを有し、前記データデマンド信号と前記走査信
号とが同時に転送を待機している時は、前記シー
ケンサは所定の優先順位で前記デマンド信号およ
び前記走査信号を転送制御し、実行するようにし
たことを特徴とするデータ収配信装置にある。 好ましい実施例の説明 装置全体 第１図には、プラントまたは電力システムもし
くは他のシステムのためのデータ収配信装置１０
０が示されている。このデータ収配信装置１００
は、デイジタルコンピユータ１０２Ａおよび所望
ならば予備用コンピユータ１０２Ｂまたは他の予
備用デイジタルコンピユータ（図示せず）を備え
た中央デイジタルコンピユータシステムを含んで
いる。コンピユータ１０２Ａおよび１０２Ｂのた
めのデータ信号入出力サブシステムには、各コン
ピユータのために遠隔ポートインタフエース１１
９（WPI）が設けられている。コンピユータ１
０２Ａおよび１０２Ｂは、制御用および監視用に
特に適するウエスチングハウスW2500のようなプ
ログラマブル汎用ミニコンピユータであつて、し
ばしばミニコンと称される。 中央には、マスタクレート１０８が遠隔信号の
収配信および並列データリンクを介してのコンピ
ユータ１０２へのデータ信号およびコンピユータ
からのデータ信号の流れを制御するために使用さ
れる。マスタクレート１０８は、Ｉ／Ｏアクテイ
ビテイを監視するためマイクロコンピユータを備
えているマスタクレートコントローラ１１０
（MCC）を含んでいる。 マイクロコンピユータは遠隔データポイントの
デマンドおよび周期的走査を制御し、入出力装置
を通してデータブロツクを効率的に転送するため
フアームウエア制御の階層レベルを使用する。マ
イクロコンピユータは、１台または２台以上のミ
ニコンピユータの１本または２本以上の高速16ビ
ツト並列データリンク１１１と共に使用される。 データリンクは、ミニコンピユータの直接ポー
ト（デマンド転送用）およびDMA（トランスピ
アレント走査転送用）の両方にマスタクレート１
０８をインタフエース結合する。転送される情報
ブロツクは大きさを変更でき、パケツトと称され
る。データブロツクの大きさおよび宛て先を記述
するパケツトパラメータは、リストでグループ化
され、ミニコンピユータのコアメモリに記憶され
る。 走査モードでは、ミニコンピユータはリストか
らパケツトパラメータを逐次検索し、指定された
転送を行う。したがつて、プラントイメージデー
タ・テーブルはホストコンピユータによる会話形
ソフトウエア制御なしでミニコンピユータのコア
メモリに保持される。しかしながら、ホスト制御
はデマンドポートを介してデマンド走査のため使
用され、リストはパケツトのための更新周波数お
よびパラメータを変更するためミニコンピユータ
のプログラム制御下で変更される。 マイクロコンピユータによる情報の前処理は任
意であり、マイクロコンピユータのフアームウエ
ア走査プログラムの修正によつて行われる。ミニ
コンピユータは走査を瞬時に一時停止するように
マイクロコンピユータに命じることができ、直接
チヤネルを介してデマンド時に特定のデータパケ
ツトを転送することができる。 ミニコンピユータをルーチンソフトウエアの会
話形周辺制御から解放することにより、データが
ミニコンピユータに到達する前にデータを前処理
することができるようにすることにより、かつマ
イクロコンピユータによる多重CPU構成に幾つ
かのイメージを保持する融通性を加え、したがつ
て、CPU間の通信量を減少することにより、ミ
ニコンピユータのデユーテイサイクルの大幅の減
少が達成される。 通常走査動作中（入出力共）のDMA転送はマ
スタクレートコントローラによつて開始される。
MCC１１０はまた、特定の転送に使用されるコ
アメモリのアドレスの制御を保持する。そして、
ワード計数状態はブロツク転送に必要であるべき
である。この情報は、データ転送以前にミニコン
ピユータのコアメモリからMCC１１０によつて
得られる。WPIレジスタよりむしろMCC１１０
にアドレスおよびワード計数状態を配置すること
は幾つかの重要な意味がある。MCC１１０はそ
れ自身作業用メモリ（ランダムアクセスメモリ）
を備えているので、CPUプログラムは、直接チ
ヤネル初期設定ルーチンで不連続のコア記憶位置
に種々のアナログ入力、接点入力および／または
接点出力の遠隔点を割り当てる。次に、MCC１
１０は種々の遠隔入力点を走査し、遠隔点／コア
アドレスの相関関係を実行し、遠隔プラントのコ
アイメージを更新するように前以てプログラム化
される。出力点に対して、一定のコアの記憶位置
を周期的に抽出し、コアのアドレス／遠隔点の相
関関係を実行し、現在のデータパターンを出力す
るためMCCサブルーチンが包含される。 この構成の重要な利点は、それがCPUプログ
ラム制御とは独立して動作する（初期設定は除
く）ことである。プログラムは、ロードまたは記
憶交換にコアメモリと専ら相互作用する。しかし
ながら、これは、臨界事象シーケンス適用のため
直接チヤネルを介しての直接プログラム介入を排
除せず、かつデマンド転送を介して優先順位を与
えることができるリスト転送（CRTへおよび
CRTからのように）を排除しない。 データ信号は、マスタクレート１０８にある
CAMACコンピユータポート（KCP）１１２Ａ，
１１２Ｂを通つてコンピユータシステムの各コン
ピユータ１０２Ａ，１０２Ｂとインタフエース結
合される。直列トライバ（SDまたはKSO／KSI）
１１４は、同軸ループ１１６を介してデイジイチ
エインされた遠隔点ケージへおよび遠隔点ケージ
からの信号の流れのために備えられている。 ここで使用されるモジユール回路設計基準は
CAMAC（コンピユータ自動測定および制御）で
ある。CAMACに関する別の情報は、核計測モジ
ユールに関するAEC委員会によつて1972年７月
に発行された「データハンドリング用CAMAC計
測システム」（TID−25875）および核計測モジユ
ールに関するAEC委員会とESONE委員会から共
同して1973年12月に発行された「CAMAC直列シ
ステム機構」（TID−26488）で得られることがで
きる。 遠隔地で、それぞれの遠隔クレート１１８は同
軸ループすなわち直列通信ループ１１６を並列デ
ータ点とインタフエース結合する。したがつて、
直列クレートコントローラ１２０（SCC）は、ク
レート内と通信ループ１１６におよび通信ループ
１１６からの信号の流れを制御する。遠隔クレー
トにあるKIOモジユール１２２はプラントのデー
タポイントカード１２６とインタフエース結合す
る汎用入出力バス（UIOB）を形成する。モデム
１２８は、通信ループ１１６に遠隔クレート１１
８が相当な距離だけ離れた所に必要なだけ使用さ
れる。所望ならば、標準電話回線は、マスタクレ
ートコントローラ１１０または中央コンピユータ
システムが遠隔地から数百マイル離れた所にある
ように通信ループ１１６に含ませ得る。 ポイントカードおよび汎用入出力バス 従来回路を有するそれぞれの従来のプラントの
ポイントカードは、温度、圧力、速度、オン／オ
フ状態等のような検出されたプラントパラメータ
を表す信号を伝送する際またはプラントで実施す
るための制御信号を伝送する際に使用する。
UIOBは信号インタフエース回路を有する導体装
置であり、各種のプラントのポイントカードと多
重化されたインタフエース結合するため備えられ
ている。代表的例は、Ｑシリーズと称される一連
のカードの構成要素であるポイントカードであ
る。これらは、 QDI：デイジタル入力 QDO：デイジタル出力 QAI：アナログ入力 QTB：アナログ入力のタイムベース QRφ：リレーの出力 QTφ：トライアツクの出力 QAφ：アナログ出力 を含んでいる。 したがつて、UIOB124は遠隔入出力サブシス
テムの遠隔局に対するデータ多重化の焦点として
役立ち、そしてそれはカードケージ毎に１枚の多
数のプリント回路のバツクプレーンと必要な各信
号または電力線のために断続しないハード配線導
体を与える間に差し込まれる幅広のカードおよび
リボン状ケーブルを備えている。この場合、バス
の全長は最長50フイートに特定され、これは遠隔
カードケージ間の相互接続ケーブルの長さと各カ
ードケージに対する２フイートのバツクプレーン
導体の長さとの和である。電気的には、
UIOB124は８ビツトのバイト本位であり、双方
向であり、そして主としてCMOSインタフエー
ス（＋12レベル論理）であるものとして規定され
る。そのCMOS性のため、それは低電力消費お
よび長さで10〜15マイクロ秒の入出力サイクル
（バイト本位）によつて特徴付けられる。 したがつて、UIOB124は変更された情報の遠
隔コントローラおよびプラント内の制御プロセス
を監視し、調節する特定のポイントカードに対す
る通信媒体を提供する。１２までのこのようなポ
イントカードが一つのカードケージに割り当てら
れる。遠隔地でのカードケージ数は最長50フイー
トのバスの長さの関数である。UIOBI24毎のプ
ラント情報の256の16ビツトワードまたは512の８
ビツトワードの上限は使用されるアドレス指定機
構によつて指令される。ポイントカードからなる
４つのカードケージ（48カード）は、UIOBで出
会つた第４番目の幅広カードの代わりに提供され
る追加バツフア機構なしで一つのKIOカードによ
つてアクセスされる。 バスプロトコルは、バスコントローラとポイン
トカード間のいかなる指令／肯定応答の交換も
UIOBサイクルの終了を行うのに必要とされない
ように規定される。しかしながら、ポイントカー
ドはDEV BUSY信号を瞬時に出すことによつて
入出力サイクル中のデータストローブを遅らせて
もよい。DEV BUSY信号の最長は５マイクロ秒
に制限される。この信号はバスコントローラによ
つて監視（すなわち時限化）される。ポイントカ
ードが割り当てられた期間内にDEV BUSY信号
を落とさないならば、バスコントローラはデータ
ストローブを送出し、そのレベルとは無関係に入
出力サイクルを終了する。DEV BUSY信号の任
意の遅延はバスコントローラアクセスに対して非
同期に更新されるデータレジスタを備えているこ
れらのポイントカードによつて必要とされる。 信号はサービスリクエストケーパビリ
テイを与える。現在のマイクロプロセツサの限定
割り込みハンドリングハードウエアのためこの機
能を使用することを思い止まらせられる。RIOシ
ステムはUIOBにサービスリクエストを提供しな
い。すなわち、KIOカードは信号を監視
しない。この信号自体は性質上共同加入
線である。UIOBとインタフエース結合するどの
カードも、もしDATA GATE信号がバスに存在
しないならば、この信号を能動にする。周期的な
間隔で、マイクロプロセツサはこの信号の状態を
抽出する。もし能動であるならば、ヒツトに出会
うまでを能動にするカードの各々をマイ
クロプロセツサが逐次ポーリングするポーリング
プロセスが開始される。を能動にするこ
とができる各カードはこのため独特な状態アドレ
スを有しなければならない。を能動にす
るが、現在アドレス指定されていない全てのカー
ドはDATA GATE中の保持を放棄す
る。現在アドレス指定されたカードはの
能動を維持し、よつてコントローラにサービスリ
クエストに対する要求、すなわちヒツトを知らせ
る。それは、アドレス指定されたＩ／Ｏサイクル
の終了でそのリクエストを落とさなければならな
い。したがつて、カードサービスリクエストの優
先順位はマイクロプロセツサのメモリに保持され
たポーリング順位の関数である。 UIOBはデータ多重化および制御装置に関する
一定の信頼性規準に合うように特定化される。 １ トライステートCMOSドライバはUIOBの駆
動および切り離しを行うように使用される。 ２ ＋12.6VDCと＋13.0VDCとを競合する準備
が全てのUIOBとインタフエース結合されたカ
ードになされる。 ３ プリント回路のカードのバツクプレーンおよ
び間に差し込まれる平らな可撓性ケーブルは外
傷性またはユーザが着手した故障モードから保
護される。 ４ CMOS入力は、カードの着脱中形成される
静電電荷のどんな影響をも無効にするようにグ
ランドと分路する抵抗、カードへの給電故障あ
るいは給電以前の入力印加による回路損傷から
保護するための直列抵抗（これは電源オン時に
カードの着脱を許すべきである）によつて保護
される。 ５ もしカードがヒユーズを吹き飛ばすならば
（もちろん、トライステートドライバチツプ内
で短絡が生じる場合は除く）、トライステート
出力はUIOBのデータ破壊を引き起こすべきで
はない。これは、 OPEN FUSEを有するカードの局部領域が
UIOBのアクテイビテイの最高周波数中に給電
するためにドライバ出力の寄生ダイオードを通
してパワーアツプされるように、その上ドライ
バがこの局部的なパワーアツプ中使用禁止状態
のままでなければならないように、トライステ
ートドライバおよび使用可能回路の電力線と直
列のダイオードによつて行われる。
【表】
ードレジスタを識別す
る。
る。
【表】
ロ読出しのみを更新さ
せる。
信号インタフエース 信号ドライバ 遠隔UIOBコントローラおよびUIOBポイント
カードの両方共、UIOBデータラインおよびDEV
−BUSYを駆動するため第２３Ｅ図に示された
図面を用いる。最悪の場合の線路容量を2500pfと
仮定すれば、上記のドライバ回路のスイツチング
時間（使用禁止信号の50％の点から出力の10％ま
たは90％の点から測定される時間）は、500ナノ
秒の近傍である。 信号レシーバ 遠隔UIOBコントローラおよびポイントカード
は両方共、UFLAGおよびUCLOCK信号を除い
たUIOBからの信号を受信するため第２３Ｆ図に
示された図面を用いる。 250Kの分路抵抗は、ポイントカード着脱の際
形成される静電荷に対する放電路を与える。万一
電力がレシーバパツケージにまだ印加されていな
いならば、10Kの直列抵抗はCMOSレシーバの入
力ダイオードを保護する。このダイオードに流れ
る電流は1.2mAに制限される。入力における雑音
除去は２つのCMOS特性で強化される。 １ この装置の入力しきい値は供給電圧の約45％
である。UIOBおよびインタフエース回路は直
流＋12Vで動作されるべきであるので、6Vの
振幅よりわずかに小さい入力スパイクは除去さ
れる。 ２ 5pfの入力容量は典型的なCMOSゲートに対
して特定される。これは、10Kの直列抵抗と共
に50ナノ秒より短いパルスを通過させないフイ
ルタとして働く。 遠隔クレート入出力装置−KIO 第２図に機能ブロツクで示されたKIOモジユー
ル１２２は、UIOBを介するプロセスデータのデ
イジタル転送およびCAMACデータウエイを通る
このようなデータの通信に対して必要な制御、ア
ドレス指定およびバツフアリングを与える
CAMACの互換性のプリント回路板である。デイ
ジタル化されたプラントデータの256までの16ビ
ツトワードは一つのKIOカードで取り扱えられ
る。一つの16ビツトワードは、一つのアナログま
たは16のデイジタルプラント入出力点を取り扱う
情報を通信する。上述のように、KIOモジユール
１２２はクレートと称される各遠隔カードケージ
に置かれる。 遠隔入出力装置は、閉ループ同軸回路網でマス
タクレート１０８と接続された６２までの直列ク
レート１２１を含んでいる。各クレート１２１は
２５のプラグインユニツトを収容するように２５
のカードスロツト（ステーシヨン）を備えてい
る。このプラグインユニツトはクレートコントロ
ーラかまたはモジユールのいずれかである。総て
の直列クレート１２１は、直列クレートコントロ
ーラSCC１２０、すなわち直列クレート１２１内
の信号の流れを制御する責務を負うユニツトを含
んでいる。SCC１２０は総ての直列クレート１２
１に少なくとも２つのステーシヨンを占める。
MCC１１０の制御および記憶性能は、例えば演
算能力や論理能力を持たない遠隔クレートコント
ローラの制御性能および記憶性能よりも一般に高
い。 プラグインの第２のタイプは、モジユール、す
なわち１つまたは２つ以上ステーシヨンに取り付
けることができる入出力装置インタフエースであ
る。直列クレート１２１内では、モジユールと直
列クレートコントローラ１２０間でのみ信号の交
信が行われる。これらは、実際にKIOを通してイ
ンタフエース結合するポイントカードである。 直列クレート１２１のバツクパネルの入出力バ
スはデータウエイと称する。このデータウエイは
複数の信号線および電力線を含んでいる。通常の
ステーシヨン１〜２４でアクセス可能である信号
線の大部分はバス化されている。ステーシヨン番
号Ｎ信号およびルツクアツトミー（Look―at―
Me）LAM信号に対する配線はポイント間であ
り、ステーシヨン２５でコネクタからフアンアウ
トされる。LAM信号は、モジユールのある部分
からサービスリクエストが出されていることを示
すためにモジユールによつて任意に開始される。
データ転送に対して、データウエイは２つの24ビ
ツトの一方向データバス（ハイウエイ）を含んで
いる。読出バスＲ１〜Ｒ２４はデータをモジユー
ルから直列クレートコントローラ１２０まで運
ぶ。書込バスＷ１〜Ｗ２４はデータを直列クレー
トコントローラ１２０からモジユールまでデータ
を運ぶ。 ５ビツトの機能コードＦ１，２，４，８，１６
は特定のモジユールで実行されるべき機能を規定
するために提供される。４ビツトのサブアドレス
コードＡ１，２，４，８は、特定の指令が向けら
れるモジユール内の場所を選択する。したがつ
て、直列クレートコントローラ１２０は適当なＮ
(i)Ａ(j)Ｆ(k)コードを出力することによつて特定の
アクテイビテイを開始する。 KIOカード１２２（第２図）は、CAMACデー
タウエイおよび直列結合を介してプロセスポイン
トとMCC１１０間に情報の流れを生じるために
特定された機能およびサブアドレスコードを使用
する。KIOモジユール１２２の初期設定および
UIOB１２４のクリアは、“Ｚ”ラインにパルス
を送るSCC１２０により（これは、直列クレート
１２１の全てのモジユールを初期設定するので、
一般にパワーアツプ時に行われる）、または適当
な“Ｎ”ラインによりＦ（12）Ａ（φ）指令をKIO
で占有されたステーシヨンに向けることにより、
達成される。 Ｆ（17）Ａ（φ）指令を使用することにより、
UIOB動作が所望される場合には、アドレスカウ
ンタ１３０のアドレスはデータウエイの書込ライ
ンをKIOモジユール１２２に送られる。Ｆ（16）
Ａ（φ）指令は、KIOモジユール１２２に送られ
るべき16ビツトのデータをKIOモジユール１２２
に提供する。連続するＦ（16）Ａ（φ）指令によつ
て、KIOモジユール１２２は先のUIOB動作のア
ドレスを増加させ、したがつて、隣接したアドレ
スを有する一連のポイントカードは１つのアドレ
ス指定指令および一連のデータ書込指令によつて
書込まれる。 同様な方法で、隣接したアドレスを有する一連
のポイントカードは１つのアドレス指定指令およ
び一連の読出指令……Ｆ（φ）Ａ（φ）によつて読
出される。Ｆ（φ）Ａ（φ）動作はまた、たつた今
読出したばかりのポイントカード１２６のアドレ
スをSCC１２０に提供する。ある場合、Ｆ（25）
Ａ（φ）指令（実行）が要求される。 総てのKIO動作は８ビツト向きであるUIOBを
介しての転送と共に16ビツトのデータを含んでい
るので、KIOモジユール１２２はUIOB動作を２
回実行し、第１のUIOBサイクル（HI−LO＝φ）
または第２のUIOBサイクル（HI−LO＝１）は
進行中であるかどうかを表示するためSCC１２０
によつて提供された８ビツトに付加ポイントアド
レスビツト（HI−LO）１３７を付加する。この
ビツトはＦ（17）Ａ（φ）指令によつて０にセツト
される。 その使用は任意であるけれども、KIOモジユー
ルのビジ−フラグは、モジユールがいつUIOB１
２４を実行するかを表示するため提供される。２
重UIOBサイクルは終了するまで20〜30マイクロ
秒かかる。したがつて、KIOモジユール１２２に
対する連続的デマンドは互いに32マイクロ秒以内
に起こつてはいけない。KIOモジユール１２２が
主に使用するために予定されている場合、直列ク
レート１２１では、データウエイ動作はこれを高
速に発生しない。しかしながら、マスタクレート
１０８で連続するデータウエイ動作が１マイクロ
秒以内に起こる。KIO動作モードとの整合性を保
つために、データの安定性を確保するためデマン
ド間で十分な時間量遅延させるか、または進行す
ることを指示されるまで一連のＦ（１）Ａ（14）動
作でKIOビジ−フラグを選択的に抽出するかのど
ちらかをしなければならない。各直列クレート１
２１で並列KIOモジユール１２２に対する設備が
なされる。したがつて、特定のKIOモジユール１
２２に対してバツクアツプが行われる。バツクア
ツプ機能を実行するため、各KIOモジユール１２
２はそれが使用可能にされる（その結果として冗
長KIOモジユール１２２を使用不可能にする）こ
とを示す出力を冗長KIOモジユール１２２は使用
可能にされることを通知する入力を提供する。し
たがつて、両方のKIOモジユール１２２を同時に
使用可能にすることはできない。 Ｆ（14）Ａ（φ）指令は冗長KIOモジユール１２
２を使用不可能にする。したがつて、指令が向け
られたKIOモジユール１２２を使用可能にする。
KIOモジユール１２２の使用不可能／使用可能状
態を示すフラグが与えられ、Ｆ（１）Ａ（14）指令
を用いて読出される。使用不可能にされたKIOモ
ジユール１２２はUIOB１２４を実行する能力が
なく、初期設定状態のままである。 アドレスレジスタ１３５は、使用不可能にされ
たKIOモジユール１２２のSCC１２０に対する別
の指示であるゼロにセツトされる（いかなるポイ
ントカードもフロントコネクタのポイントカード
アドレス指定機構の結果である全てのゼロアドレ
スを有しない）。KIOの冗長性はCAMACプラン
ト入出力装置に対してより大きい信頼性および故
障許容性を与える。 ８ビツトの記述子コード１３９はオンカードジ
ヤンパの形でKIOモジユール１２２に割り当てら
れる。記述子はシステム構成の正確性をチエツク
するためシステム起動中有用である（正しいモジ
ユールのタイプは正しいスロツト等にある）。こ
のコードはＦ（１）Ａ（15）を使つてＲ１〜Ｒ８に
読出される。 KIOシーケンサフローチヤート記述子（第３図） KIOシーケンサはＦ（17）指令を一時中止する
アイドル状態１４１Ａにある。Ｆ（17）を受信す
ると、ポイントアドレスはアドレスカウンタに書
込まれ、シーケンサは１４２Ａに進み、実行指令
Ｆ（25）または出力レジスタへのポイントデータ
の書込Ｆ（16）を再び一時中止する。 Ｆ（25）またはＦ（16）を受信すると、ビジーフ
ラグが１４３Ａでセツトされる。５マイクロ秒の
時間遅延が入れられる１４４Ａ。時間遅延が切れ
ると、データゲートが能動にセツトされる１４５
Ａ。５マイクロ秒の時間遅延が実行される１４６
Ａ。 次に、シーケンサは、DEVICE BUSYをクリ
アするため最長５マイクロ秒待つ１４７Ａ。 DEVICE BUSYをクリアすると、データゲー
トがクリアされる１４８Ａ。 この点でHI−LOビツトの状態に基づいた判定
がなされる。HI−LO≠１ならば、アドレスカウ
ンタが増加し１５０Ａ、ステツプ１４４Ａ〜１４
９Ａが繰り返される（すなわち、第２のUIOBサ
イクル）。 HI−LOビツトがセツトされるならば、ビジー
フラグがクリアされる１５１Ａ。 次に、シーケンサは、進行中の動作によつてデ
ータウエイ動作のため一時中止する１５２Ａ。 データウエイサイクル終了時、HI−LOビツト
が再びテストされる１５３Ａ。もしHI−LO≠１
ならば、Ｆ（17）（新しいアドレス）が送られる一
方、１５２Ａで一時中止する。この場合、シーケ
ンサはビジ−フラグをセツトする１４３Ａために
進み、２つの連続するUIOBサイクルプロセスは
繰り返す。 HI−LOビツトが１ならば１５３Ａ、アドレス
カウンタは増加され１５４Ａ、２つの連続する
UIOBサイクルプロセスは繰り返す。 １ KIO信号インタフエース CAMACデータウエイインタフエース CAMACデータウエイ１４１とKIOモジユール
１２２とをインタフエースする全ての信号は、仕
様書AEC計装部門（UC−37）TID−25875によ
る定義および電気的特性で規定されている。一般
に、TTL装置が使用される。 UIOB１２４はKIOモジユール１２２の前部で
使用可能であり、カードエツジ・リボンケーブル
コネクタでパドルカードに接続される。全ての
UIOB信号は、ハイレベル−真で、12ボルトの
CMOSレベルである。バスドライバ１４２は、
UADD0−７、DATE−GATE、DATA−DIR、
HI−LOおよびUNITの場合、トライステート装
置である。較正信号は、QTB（時間軸発生
器）カードのプルアツプ抵抗で、オプーンコレク
タのローレベル−真信号である。もしアナログ入
力カードがUIOB１２４にあるならば、QTBが
必要である。アナログ入力カードだけが信
号を使用する。 全てのバスレシーバ１３５，１３６は、有害な
静電効果を除去するためのプルアツプ抵抗および
オンチツプクランプダイオードと共同して装置を
電源投入の際の挿入損傷から保護する直列抵抗に
よつて損傷から保護される。一般に、KIOモジユ
ール１２２はUIOB１２４のインタフエース仕様
に従う。 使用不可能信号は、UIOB１２４とは別にKIO
モジユール１２２の前部で使用可能である。使用
不可能入力信号および使用不可能出力信号は、冗
長KIOモジユール１２２に印加される。さらに、
コネクタの取り外しがKIOモジユール１２２を使
用不可能にし、その冗長KIOモジユール１２２を
使用可能にするように、１つのジヤンパが使用不
可能コネクタに配線される。非冗長構成はこのジ
ヤンパを必要とし、使用可能状態でパワーアツプ
する。 ２ KIO動作 UIOBのタイミングおよび制御はKIOプログラ
マブルシーケンサ１２８（第２図）で生じる。こ
のプログラマブルシーケンサ１２８，UIOBドラ
イバを使用可能にするために使用されるカードビ
ジ−フラグをセツトおよびリセツトし、アドレス
カウンタ１３０を増加し、UIOBサイクルを規定
するタイマ１３１をセツトし、一般に第４図に示
される状態図１２７を発生する。プログラマブル
シーケンサ１２８は第２図に示されるように７本
のデイジタル入力線および６本のデイジタル出力
線を有する。５種類の命令はプログラムを書くた
めに使用される。 PP：一時中止 選択された入力がハイレベルに
なるまでプログラムのこの状態で待つ。 IF：スキツプ 選択された入力がゼロならば、
プログラムの次の命令にスキツプする。 OP：出力 選択された出力線にパルスを出す。 UJ：ジヤンプ プログラムの特定行に無条件に
ジヤンプする。 OP：無動作 約0.5マイクロ秒のプログラムされ
た遅延。 これらの命令はプログラマブルリードオンリー
メモリ（PROM）チツプに書込まれる。KIOモ
ジユール１２２で使用されるプログラム１４０は
第３図にフローチヤートで示されている。フロー
チヤートの各ブロツクとプログラムの各ステツプ
とは１対１に対応していないが、第３図はKIOモ
ジユール１２２の内部タイミングを示すのに役立
つ。 信号はローレベルで真であり、アナログ
システムはロツクアウトを更新する。このロツク
アウトによつて、プログラム作成者は、UCALを
セツトすることによつて、アナログ入力カードの
レジスタの通常の連続的更新の中止を指令し、よ
つてプラントのスナツプシヨツト（１つの時点で
のプラントのアナログデータの表示）を得ること
ができる。Ｆ（28）Ａ（φ）はUCALをセツトし、
Ｆ（30）Ａ（φ）すなわち初期設定はUCALをリセ
ツトする。 ３ KIO装置の動作 第３図はKIOの内部タイミングを示している。
一方、第４図の状態図１２７はクレートコントロ
ーラのプログラム作成者の観点からのKIOの動作
をもつとよく示している。データウエイ動作は矢
印のように示され、KIOの状態を矢印の後端から
先端へ進ませる。２つの大きな円は、いつKIOビ
ジ−フラグがセツトされるかを示している。ビジ
−フラグのテストはKIOの状態に影響を及ぼさな
い。２つの小さい円は、いつKIOが８ビツトのポ
イントカードのアドレスを増加させるかを示して
いる。UIOBのサイクリングは直ちに増加に従
う。通常KIO機構で使用されないがプログラム作
成者には使用可能である状態遷移は鎖線の矢印の
ように示される。 代表的な一連の指令コードは下記の動作を実行
する。 Ｆ(12) KIOを初期設定し、UIOBをリセツトす
る。 Ｆ（17） アドレスＡを送る。 Ｆ（16） アドレスＡで書込まれるべきデータを
送る。 −アドレスＡでのUIOBの書込サイクル− Ｆ（16） アドレスＡ＋１で書込まれるべきデー
タを送る。 −アドレスＡ＋１でのUIOBの書込サイク
ル− Ｆ（16） アドレスＡ＋２で書込まれるべきデー
タを送る。 −アドレスＡ＋２でのUIOBの書込サイク
ル− Ｆ（17） アドレスＢを送る。 Ｆ（25） 実行する。 −アドレスＢでのUIOBの読出サイクル− Ｆ（φ） アドレスＢからデータを読出す。 −アドレスＢ＋１でのUIOBの読出サイク
ル− Ｆ（φ） アドレスＢ＋１から読出す。 −アドレスＢ＋２でのUIOBの読出サイク
ル− Ｆ（φ） アドレスＢ＋２からデータを読出す。 アドレスＢ＋３でのUIOBの読出サイクル
− Ｆ（17） アドレスＣを送る。 Ｆ（16） アドレスＣで書込まれるべきデータを
送る。 −アドレスＣでのUIOBの書込サイクル− Ｆ（16） アドレスＣ＋１で書込まれるべきデー
タを送る。 アドレスＢで開始する読出し走査およびアドレ
スＡとアドレスＣで開始する書込動作は、それら
が上記の例で停止する場合を越えて容易に進行す
ることができる。例えば、読出し走査はアドレス
Ｂ＋100まで続く。 直列クレートコントローラおよび直列伝送線 遠隔入出力装置がベースにする直列通信回路網
は、マスタクレート１０８の直列ドライバ１１
４、遠隔クレート１１８の直列クレートコントロ
ーラ１２０、相当な距離離れたクレートに対し２
線同軸通信線とのインタフエースを提供するモデ
ム１２８を含んでいる。SSC１２０は、CAMAC
直列通信チヤネルをインタフエースし、遠隔クレ
ート１１８のローカル入出力アクテイビテイを監
視する責務を負う。SSC１２０は３つのプリント
回路板KRA，KRB，KRCを含んでいる。 CAMAC直列通信回路網は、下記に要約される
機能を有する３つの基本的な動作ユニツトを含ん
でいる。 (1) 直列ドライバ（SD） このカードユニツトはマスタクレート１０８内
にあり、MCC１１０と遠隔ユニツト間の通信を
容易にするためメツセージ書式作成、直列装置の
同期化などの責務を負う。SDカードの直列イン
タフエースは同期確定ポートである。クロツクは
データと一緒に同じ方向に送受信される。 (2) 直列クレートコントローラ（SSC） クレートコントローラおよび通信インタフエー
スの組み合わせが各遠隔クレート１２１に置かれ
ている。与えられる直列インタフエースはまた、
同期確定ポートである。 (3) モデム これは、直列ドライバ１１４または直列クレー
トコントローラ１２０の確定ポートおよび遠隔ユ
ニツト間の距離を長くとる必要がある場合の通信
線とインタフエースするのに使用される仲介装置
（変復調器）である。モデムの通信線インタフエ
ースは形式（すなわち、周波数偏移式、位相変調
式、同期式、非同期式等）に関して特定されず、
確定ポートと称される。 詳細に説明すれば、直列ハイウエイは、次の直
列クレート１２１の直列クレートコントローラ１
２０と鎖状に結合されるマスタクレート直列ドラ
イバ１１４によつて形成される。この次のクレー
ト１２１には、別のクレート１２１の直列クレー
トコントローラ１２０が結合される。以下同様で
ある。最後のクレート１２１の直列クレートコン
トローラ１２０は直列ドライバ１１４の受信端子
へ接続される。したがつて、データの流れはルー
プ内では一方向である。直列ドライバ１１４また
はクレートコントローラ１２０は、ローカル構成
に対し直接鎖状の次のリンクを駆動するか、また
はモデム１２８および通信線は、モデム１２８が
相当な距離（約10mよりも長い）離れているとき
その間で仲介される。モデム１２８を使用しない
で結合される幾つかのクレート１２１はクラスタ
と称される。あるクレートまたはクラスタをバイ
パスするための色々な手段が可能である。 直列ドライバ１１４（KSI，KSO）は、
CAMACコンピユータポート１１２（KCP）を
介してデイジタルコンピユータ１０２（通常のミ
ニコンピユータ）と結合されるのが上述したよう
に好ましいマスタクレート１０８に含まれてい
る。直列ドライバ１１４の制御とその制御ゆえの
直列装置はマスタクレートコントローラ１１０で
支配される。各遠隔クレート１２１またはクレー
トのクラスタは直列クレートコントローラ１２０
の確定ポートと通信媒体を結合する送受信モデム
回路を含んでいる。同様な回路はマスタクレート
の直列ドライバ１１４の確定ポートとインタフエ
ースするために使用される。 データの流れは閉ループ内では一方向である。
６２までの遠隔クレートはこの特定の実施例で
は、この方法でデイジイチエイン化されている。
適当な電気機械的機構は、所望ならば、通信ルー
プから直列クレート１２１またはクラスタを部分
的あるいは完全に取り外すことを容易にするため
使用される。 第５図〜第８図はSCC１２０に備えられている
回路の基本機能図を示している。直列クレート１
２１へ、直列クレートを通して、直列クレート１
２１からの逐次情報の流れと相関関係のあるこれ
らの図は連続して提示されている。第５図は、
SCC１２０の入力バイト処理アクテイビテイを提
供する回路を示している。第５図に含まれるの
は、直並列変換１６０、入力情報の可能３バイト
遅延１６３、エラーチエツク１６７、バイト／ワ
ード書式形成１６６Ａ〜１６６Ｄである。第６図
は、MCC１１０で特定されるアクテイビテイの
実行のため必要とされる回路を示している。これ
らのアクテイビテイは、SCC１２０の内部にある
状態レジスタ１７１の重ね書きおよび読出し、直
列クレート１２１の局部にある電気機械的装置１
７４のスイツチング、直列クレート１２１内のデ
ータウエイ動作の監視１７０を含んでいる。この
図面ではまた、SCC１２０の全制御を支配するシ
ーケンサ１７３を表すブロツクがある。 第７図は、直列クレート１２１内のLAM信号
を検出する責務のある回路１８０，１８１，１８
２およびLAM信号をコード化する責務のある回
路１８３，１８４を示している。第８図は、デマ
ンドおよび応答メツセージの定式化に必要である
バイト多重およびパリテイ発生を詳細に説明して
いる。 動 作 １ 入力メツセージ処理（第５図） 入力ビツト直列データは、SCC１２０のＤ入力
ポートを通つて受信され、10ビツトの入力シフト
レジスタ１６０へシフトされる。新しいワードが
シフトインされる毎に、バイトクロツク信号が、
バイトクロツク発生器１６１によつて持続時間が
約2.2マイクロ秒、繰り返し速度2.2マイクロ秒の
パルスとして発生される。各並列バイトはメツセ
ージ同期化のためデコーダ１６２のウエイトバイ
トパタータとの突き合わせのためチエツクされ
る。その後、並列バイトは３つのバイト遅延バツ
フア１６３へロードされる。入力シフトレジスタ
１６０の第１ビツトは、遅延入力データであり、
いかなる指令またはデマンドも処理されない時、
直列データを再送信するために使用されるパスデ
ータ信号としてタツプから取り出される。 メツセージ処理のため使用されるバイト直列デ
ータは、３つのバイト遅延バツフア１６３の第１
の位置または第３の位置のいずれかから選択され
る。この選択はデマンドメツセージ（LAM）処
理に左右される。データは、フロントパネルスイ
ツチで選択されたクレートアドレスとデータのク
レートアドレスバイトとの突き合わせをするため
デコーダ１６４でチエツクされる。アドレスのマ
ツチングが見付かると、SCC１２０は指令の処理
を開始する。連続するバイトの各々は、書込指令
時の４バイトのデータと共にレジスタ１６５Ａ，
１６５Ｂおよび１６５Ｃに対してそれぞれコード
Ａ，ＦおよびＮを書込む。これらのバイトはレジ
スタ１６６Ａ，１６６Ｂ，１６６Ｃ，１６６Ｄへ
ロードされ、データウエイ動作が起こるまで蓄積
される。各メツセージの最後のバイトはメツセー
ジの縦方向のパリテイをチエツクするのに使用さ
れるEND SUMである。もし縦方向のパリテイ
が誤つているかまたはバイトの横方向のパリテイ
が誤つているならば、データウエイ動作は禁止さ
れる。 ２ 指令の実行（第６図） データウエイ動作は、ビジーＢと共にデータウ
エイＮ，Ａ，ＦおよびＷ（書込動作のみ）線をゲ
ートオンする（参照番号170で示されている）タ
イミング制御回路１７３で開始される。ストロー
ブ信号Ｓ１およびＳ２は適当な時間に発生され
る。応答線ＱおよびＸはラツチされ、応答メツセ
ージの一部として使用される。線Ｒからのデータ
は読出動作時にラツチされる。SCC１２０がオン
ラインである時、すなわち状態レジスタ１７１か
らの１ビツトおよびオンライン／オフラインスイ
ツチ１７２が両方共オンライン状態を示す時だ
け、データウエイ動作が起こる。SCC１２０はオ
フライン状態でパワーアツプする。ＣおよびＺ押
しボタンはそれぞれ、手動でCAMACクリアを発
生し、データウエイサイクルを初期設定する。 ３ 出力メツセージ処理（第８図） ビツト直列出力データは２つのデータ源から発
することができる。第１のデータ源は、すでに示
されているように１ビツト時間だけ遅延された入
力データであるPASS DAT信号発生器２００Ａ
である。このデータ源は、SCC１２０がPASSモ
ードである時、すなわちいかなる指令またはデマ
ンドも処理されない時、使用される。 第２のデータ源は、送信シフトレジスタ２０１
Ａの直列出力である。このデータ源は、指令が受
信され、応答が送られ、デマンドが送られる時か
または３つのバイト遅延が行われている時に使用
される。送信シフトレジスタ２０１Ａへの並列入
力は、多重化される全ての各種の応答２０７Ａ，
２０７Ｂ、状態２０４Ａ、データ２０５Ａおよび
デマンドワードを有する。横方向のパリテイ発生
器２０２Ａおよび縦方向のパリテイ発生器２０３
Ａは各応答およびデマンドメツセージのために作
動される。シフト終了検出器２０８Ａがシフトレ
ジスタ同期のために備えられている。 ４ デマンドメツセージ（LAM）制御（第７図） デマンドメツセージの突発性は、システムの同
期化を維持するのに特別な問題を生じる。これら
の問題に対処するため、各直列クレートコントロ
ーラ１２０には第５図の切り換え可能な３バイト
遅延バツフア１６３が備えられている。直列クレ
ート１２１が能動LAMを有しない時は、この遅
延は使用されない。 LAMが能動になる時、デマンドメツセージが
直列クレートコントローラ１２０で書式形成され
る。次のウエイト（WAIT）またはエンドサム
（ENDSUM）バイトがSCC１２０を通して中継
それた後、３バイト遅延バツフアは起動され、デ
マンドメツセージはバイトストリームの間に入れ
られる。３バイト遅延は、その内の全て３バイト
がウエイトバイトである時のみ取り除かれる。こ
れは直列システム内の情報転送の神聖を維持す
る。 データウエイの２４のLAM線は選別回路１８
０，１８１および１８２によつて選別され、エン
コーダ１８３によつてコード化され、その結果、
記憶レジスタ１８４の最高の優先順位のLAMを
識別する５ビツトコードを生じる。優先順位は、
最高順位を有するステーシヨン２３と最低順位を
有するステーシヨン１に割り当てられる。デマン
ドメツセージは優先順位が付けられた５ビツトコ
ードを用いる判定ブロツク１８５Ａによつて書式
形成される。ブロツク１８４Ａは、デマンドモー
ドに入り、判定ブロツク１８５Ａを使用可能にす
るための制御回路を備えている。 LAMは、マスタクレートの指令によつて17ミ
リ秒内にクリアされるべきであるが、もしクリア
されなければ、ブロツク１８５はハングデマンド
メツセージ（５ビツトコードの全部のビツトが論
理値１である）を発生する。SCC１２０は、
LAMがクリアされるまで、17ミリ秒毎にタイマ
１８６に基づくハングデマンドメツセージを発生
し続ける。 ブロツク１８６〜１８９とブロツク１８６Ａ，
１８７Ａ，１８８Ａは、LAMがいつサービスさ
れたかを監視するため協働し、もし最大許容時間
内にサービスされなかつたならば、デマンドをハ
ングデマンドモードで繰り返されるようにする。 ５ SCCによつて実施される指令 データウエイ指令はステーシヨン番号Ｎ（30）
を用いてSCC１２０へ送られることができる。可
能である３つの動作は下記の通りである。３つの
指令は全部Ｑ応答およびＸ応答の両方を発生す
る。
せる。
信号インタフエース 信号ドライバ 遠隔UIOBコントローラおよびUIOBポイント
カードの両方共、UIOBデータラインおよびDEV
−BUSYを駆動するため第２３Ｅ図に示された
図面を用いる。最悪の場合の線路容量を2500pfと
仮定すれば、上記のドライバ回路のスイツチング
時間（使用禁止信号の50％の点から出力の10％ま
たは90％の点から測定される時間）は、500ナノ
秒の近傍である。 信号レシーバ 遠隔UIOBコントローラおよびポイントカード
は両方共、UFLAGおよびUCLOCK信号を除い
たUIOBからの信号を受信するため第２３Ｆ図に
示された図面を用いる。 250Kの分路抵抗は、ポイントカード着脱の際
形成される静電荷に対する放電路を与える。万一
電力がレシーバパツケージにまだ印加されていな
いならば、10Kの直列抵抗はCMOSレシーバの入
力ダイオードを保護する。このダイオードに流れ
る電流は1.2mAに制限される。入力における雑音
除去は２つのCMOS特性で強化される。 １ この装置の入力しきい値は供給電圧の約45％
である。UIOBおよびインタフエース回路は直
流＋12Vで動作されるべきであるので、6Vの
振幅よりわずかに小さい入力スパイクは除去さ
れる。 ２ 5pfの入力容量は典型的なCMOSゲートに対
して特定される。これは、10Kの直列抵抗と共
に50ナノ秒より短いパルスを通過させないフイ
ルタとして働く。 遠隔クレート入出力装置−KIO 第２図に機能ブロツクで示されたKIOモジユー
ル１２２は、UIOBを介するプロセスデータのデ
イジタル転送およびCAMACデータウエイを通る
このようなデータの通信に対して必要な制御、ア
ドレス指定およびバツフアリングを与える
CAMACの互換性のプリント回路板である。デイ
ジタル化されたプラントデータの256までの16ビ
ツトワードは一つのKIOカードで取り扱えられ
る。一つの16ビツトワードは、一つのアナログま
たは16のデイジタルプラント入出力点を取り扱う
情報を通信する。上述のように、KIOモジユール
１２２はクレートと称される各遠隔カードケージ
に置かれる。 遠隔入出力装置は、閉ループ同軸回路網でマス
タクレート１０８と接続された６２までの直列ク
レート１２１を含んでいる。各クレート１２１は
２５のプラグインユニツトを収容するように２５
のカードスロツト（ステーシヨン）を備えてい
る。このプラグインユニツトはクレートコントロ
ーラかまたはモジユールのいずれかである。総て
の直列クレート１２１は、直列クレートコントロ
ーラSCC１２０、すなわち直列クレート１２１内
の信号の流れを制御する責務を負うユニツトを含
んでいる。SCC１２０は総ての直列クレート１２
１に少なくとも２つのステーシヨンを占める。
MCC１１０の制御および記憶性能は、例えば演
算能力や論理能力を持たない遠隔クレートコント
ローラの制御性能および記憶性能よりも一般に高
い。 プラグインの第２のタイプは、モジユール、す
なわち１つまたは２つ以上ステーシヨンに取り付
けることができる入出力装置インタフエースであ
る。直列クレート１２１内では、モジユールと直
列クレートコントローラ１２０間でのみ信号の交
信が行われる。これらは、実際にKIOを通してイ
ンタフエース結合するポイントカードである。 直列クレート１２１のバツクパネルの入出力バ
スはデータウエイと称する。このデータウエイは
複数の信号線および電力線を含んでいる。通常の
ステーシヨン１〜２４でアクセス可能である信号
線の大部分はバス化されている。ステーシヨン番
号Ｎ信号およびルツクアツトミー（Look―at―
Me）LAM信号に対する配線はポイント間であ
り、ステーシヨン２５でコネクタからフアンアウ
トされる。LAM信号は、モジユールのある部分
からサービスリクエストが出されていることを示
すためにモジユールによつて任意に開始される。
データ転送に対して、データウエイは２つの24ビ
ツトの一方向データバス（ハイウエイ）を含んで
いる。読出バスＲ１〜Ｒ２４はデータをモジユー
ルから直列クレートコントローラ１２０まで運
ぶ。書込バスＷ１〜Ｗ２４はデータを直列クレー
トコントローラ１２０からモジユールまでデータ
を運ぶ。 ５ビツトの機能コードＦ１，２，４，８，１６
は特定のモジユールで実行されるべき機能を規定
するために提供される。４ビツトのサブアドレス
コードＡ１，２，４，８は、特定の指令が向けら
れるモジユール内の場所を選択する。したがつ
て、直列クレートコントローラ１２０は適当なＮ
(i)Ａ(j)Ｆ(k)コードを出力することによつて特定の
アクテイビテイを開始する。 KIOカード１２２（第２図）は、CAMACデー
タウエイおよび直列結合を介してプロセスポイン
トとMCC１１０間に情報の流れを生じるために
特定された機能およびサブアドレスコードを使用
する。KIOモジユール１２２の初期設定および
UIOB１２４のクリアは、“Ｚ”ラインにパルス
を送るSCC１２０により（これは、直列クレート
１２１の全てのモジユールを初期設定するので、
一般にパワーアツプ時に行われる）、または適当
な“Ｎ”ラインによりＦ（12）Ａ（φ）指令をKIO
で占有されたステーシヨンに向けることにより、
達成される。 Ｆ（17）Ａ（φ）指令を使用することにより、
UIOB動作が所望される場合には、アドレスカウ
ンタ１３０のアドレスはデータウエイの書込ライ
ンをKIOモジユール１２２に送られる。Ｆ（16）
Ａ（φ）指令は、KIOモジユール１２２に送られ
るべき16ビツトのデータをKIOモジユール１２２
に提供する。連続するＦ（16）Ａ（φ）指令によつ
て、KIOモジユール１２２は先のUIOB動作のア
ドレスを増加させ、したがつて、隣接したアドレ
スを有する一連のポイントカードは１つのアドレ
ス指定指令および一連のデータ書込指令によつて
書込まれる。 同様な方法で、隣接したアドレスを有する一連
のポイントカードは１つのアドレス指定指令およ
び一連の読出指令……Ｆ（φ）Ａ（φ）によつて読
出される。Ｆ（φ）Ａ（φ）動作はまた、たつた今
読出したばかりのポイントカード１２６のアドレ
スをSCC１２０に提供する。ある場合、Ｆ（25）
Ａ（φ）指令（実行）が要求される。 総てのKIO動作は８ビツト向きであるUIOBを
介しての転送と共に16ビツトのデータを含んでい
るので、KIOモジユール１２２はUIOB動作を２
回実行し、第１のUIOBサイクル（HI−LO＝φ）
または第２のUIOBサイクル（HI−LO＝１）は
進行中であるかどうかを表示するためSCC１２０
によつて提供された８ビツトに付加ポイントアド
レスビツト（HI−LO）１３７を付加する。この
ビツトはＦ（17）Ａ（φ）指令によつて０にセツト
される。 その使用は任意であるけれども、KIOモジユー
ルのビジ−フラグは、モジユールがいつUIOB１
２４を実行するかを表示するため提供される。２
重UIOBサイクルは終了するまで20〜30マイクロ
秒かかる。したがつて、KIOモジユール１２２に
対する連続的デマンドは互いに32マイクロ秒以内
に起こつてはいけない。KIOモジユール１２２が
主に使用するために予定されている場合、直列ク
レート１２１では、データウエイ動作はこれを高
速に発生しない。しかしながら、マスタクレート
１０８で連続するデータウエイ動作が１マイクロ
秒以内に起こる。KIO動作モードとの整合性を保
つために、データの安定性を確保するためデマン
ド間で十分な時間量遅延させるか、または進行す
ることを指示されるまで一連のＦ（１）Ａ（14）動
作でKIOビジ−フラグを選択的に抽出するかのど
ちらかをしなければならない。各直列クレート１
２１で並列KIOモジユール１２２に対する設備が
なされる。したがつて、特定のKIOモジユール１
２２に対してバツクアツプが行われる。バツクア
ツプ機能を実行するため、各KIOモジユール１２
２はそれが使用可能にされる（その結果として冗
長KIOモジユール１２２を使用不可能にする）こ
とを示す出力を冗長KIOモジユール１２２は使用
可能にされることを通知する入力を提供する。し
たがつて、両方のKIOモジユール１２２を同時に
使用可能にすることはできない。 Ｆ（14）Ａ（φ）指令は冗長KIOモジユール１２
２を使用不可能にする。したがつて、指令が向け
られたKIOモジユール１２２を使用可能にする。
KIOモジユール１２２の使用不可能／使用可能状
態を示すフラグが与えられ、Ｆ（１）Ａ（14）指令
を用いて読出される。使用不可能にされたKIOモ
ジユール１２２はUIOB１２４を実行する能力が
なく、初期設定状態のままである。 アドレスレジスタ１３５は、使用不可能にされ
たKIOモジユール１２２のSCC１２０に対する別
の指示であるゼロにセツトされる（いかなるポイ
ントカードもフロントコネクタのポイントカード
アドレス指定機構の結果である全てのゼロアドレ
スを有しない）。KIOの冗長性はCAMACプラン
ト入出力装置に対してより大きい信頼性および故
障許容性を与える。 ８ビツトの記述子コード１３９はオンカードジ
ヤンパの形でKIOモジユール１２２に割り当てら
れる。記述子はシステム構成の正確性をチエツク
するためシステム起動中有用である（正しいモジ
ユールのタイプは正しいスロツト等にある）。こ
のコードはＦ（１）Ａ（15）を使つてＲ１〜Ｒ８に
読出される。 KIOシーケンサフローチヤート記述子（第３図） KIOシーケンサはＦ（17）指令を一時中止する
アイドル状態１４１Ａにある。Ｆ（17）を受信す
ると、ポイントアドレスはアドレスカウンタに書
込まれ、シーケンサは１４２Ａに進み、実行指令
Ｆ（25）または出力レジスタへのポイントデータ
の書込Ｆ（16）を再び一時中止する。 Ｆ（25）またはＦ（16）を受信すると、ビジーフ
ラグが１４３Ａでセツトされる。５マイクロ秒の
時間遅延が入れられる１４４Ａ。時間遅延が切れ
ると、データゲートが能動にセツトされる１４５
Ａ。５マイクロ秒の時間遅延が実行される１４６
Ａ。 次に、シーケンサは、DEVICE BUSYをクリ
アするため最長５マイクロ秒待つ１４７Ａ。 DEVICE BUSYをクリアすると、データゲー
トがクリアされる１４８Ａ。 この点でHI−LOビツトの状態に基づいた判定
がなされる。HI−LO≠１ならば、アドレスカウ
ンタが増加し１５０Ａ、ステツプ１４４Ａ〜１４
９Ａが繰り返される（すなわち、第２のUIOBサ
イクル）。 HI−LOビツトがセツトされるならば、ビジー
フラグがクリアされる１５１Ａ。 次に、シーケンサは、進行中の動作によつてデ
ータウエイ動作のため一時中止する１５２Ａ。 データウエイサイクル終了時、HI−LOビツト
が再びテストされる１５３Ａ。もしHI−LO≠１
ならば、Ｆ（17）（新しいアドレス）が送られる一
方、１５２Ａで一時中止する。この場合、シーケ
ンサはビジ−フラグをセツトする１４３Ａために
進み、２つの連続するUIOBサイクルプロセスは
繰り返す。 HI−LOビツトが１ならば１５３Ａ、アドレス
カウンタは増加され１５４Ａ、２つの連続する
UIOBサイクルプロセスは繰り返す。 １ KIO信号インタフエース CAMACデータウエイインタフエース CAMACデータウエイ１４１とKIOモジユール
１２２とをインタフエースする全ての信号は、仕
様書AEC計装部門（UC−37）TID−25875によ
る定義および電気的特性で規定されている。一般
に、TTL装置が使用される。 UIOB１２４はKIOモジユール１２２の前部で
使用可能であり、カードエツジ・リボンケーブル
コネクタでパドルカードに接続される。全ての
UIOB信号は、ハイレベル−真で、12ボルトの
CMOSレベルである。バスドライバ１４２は、
UADD0−７、DATE−GATE、DATA−DIR、
HI−LOおよびUNITの場合、トライステート装
置である。較正信号は、QTB（時間軸発生
器）カードのプルアツプ抵抗で、オプーンコレク
タのローレベル−真信号である。もしアナログ入
力カードがUIOB１２４にあるならば、QTBが
必要である。アナログ入力カードだけが信
号を使用する。 全てのバスレシーバ１３５，１３６は、有害な
静電効果を除去するためのプルアツプ抵抗および
オンチツプクランプダイオードと共同して装置を
電源投入の際の挿入損傷から保護する直列抵抗に
よつて損傷から保護される。一般に、KIOモジユ
ール１２２はUIOB１２４のインタフエース仕様
に従う。 使用不可能信号は、UIOB１２４とは別にKIO
モジユール１２２の前部で使用可能である。使用
不可能入力信号および使用不可能出力信号は、冗
長KIOモジユール１２２に印加される。さらに、
コネクタの取り外しがKIOモジユール１２２を使
用不可能にし、その冗長KIOモジユール１２２を
使用可能にするように、１つのジヤンパが使用不
可能コネクタに配線される。非冗長構成はこのジ
ヤンパを必要とし、使用可能状態でパワーアツプ
する。 ２ KIO動作 UIOBのタイミングおよび制御はKIOプログラ
マブルシーケンサ１２８（第２図）で生じる。こ
のプログラマブルシーケンサ１２８，UIOBドラ
イバを使用可能にするために使用されるカードビ
ジ−フラグをセツトおよびリセツトし、アドレス
カウンタ１３０を増加し、UIOBサイクルを規定
するタイマ１３１をセツトし、一般に第４図に示
される状態図１２７を発生する。プログラマブル
シーケンサ１２８は第２図に示されるように７本
のデイジタル入力線および６本のデイジタル出力
線を有する。５種類の命令はプログラムを書くた
めに使用される。 PP：一時中止 選択された入力がハイレベルに
なるまでプログラムのこの状態で待つ。 IF：スキツプ 選択された入力がゼロならば、
プログラムの次の命令にスキツプする。 OP：出力 選択された出力線にパルスを出す。 UJ：ジヤンプ プログラムの特定行に無条件に
ジヤンプする。 OP：無動作 約0.5マイクロ秒のプログラムされ
た遅延。 これらの命令はプログラマブルリードオンリー
メモリ（PROM）チツプに書込まれる。KIOモ
ジユール１２２で使用されるプログラム１４０は
第３図にフローチヤートで示されている。フロー
チヤートの各ブロツクとプログラムの各ステツプ
とは１対１に対応していないが、第３図はKIOモ
ジユール１２２の内部タイミングを示すのに役立
つ。 信号はローレベルで真であり、アナログ
システムはロツクアウトを更新する。このロツク
アウトによつて、プログラム作成者は、UCALを
セツトすることによつて、アナログ入力カードの
レジスタの通常の連続的更新の中止を指令し、よ
つてプラントのスナツプシヨツト（１つの時点で
のプラントのアナログデータの表示）を得ること
ができる。Ｆ（28）Ａ（φ）はUCALをセツトし、
Ｆ（30）Ａ（φ）すなわち初期設定はUCALをリセ
ツトする。 ３ KIO装置の動作 第３図はKIOの内部タイミングを示している。
一方、第４図の状態図１２７はクレートコントロ
ーラのプログラム作成者の観点からのKIOの動作
をもつとよく示している。データウエイ動作は矢
印のように示され、KIOの状態を矢印の後端から
先端へ進ませる。２つの大きな円は、いつKIOビ
ジ−フラグがセツトされるかを示している。ビジ
−フラグのテストはKIOの状態に影響を及ぼさな
い。２つの小さい円は、いつKIOが８ビツトのポ
イントカードのアドレスを増加させるかを示して
いる。UIOBのサイクリングは直ちに増加に従
う。通常KIO機構で使用されないがプログラム作
成者には使用可能である状態遷移は鎖線の矢印の
ように示される。 代表的な一連の指令コードは下記の動作を実行
する。 Ｆ(12) KIOを初期設定し、UIOBをリセツトす
る。 Ｆ（17） アドレスＡを送る。 Ｆ（16） アドレスＡで書込まれるべきデータを
送る。 −アドレスＡでのUIOBの書込サイクル− Ｆ（16） アドレスＡ＋１で書込まれるべきデー
タを送る。 −アドレスＡ＋１でのUIOBの書込サイク
ル− Ｆ（16） アドレスＡ＋２で書込まれるべきデー
タを送る。 −アドレスＡ＋２でのUIOBの書込サイク
ル− Ｆ（17） アドレスＢを送る。 Ｆ（25） 実行する。 −アドレスＢでのUIOBの読出サイクル− Ｆ（φ） アドレスＢからデータを読出す。 −アドレスＢ＋１でのUIOBの読出サイク
ル− Ｆ（φ） アドレスＢ＋１から読出す。 −アドレスＢ＋２でのUIOBの読出サイク
ル− Ｆ（φ） アドレスＢ＋２からデータを読出す。 アドレスＢ＋３でのUIOBの読出サイクル
− Ｆ（17） アドレスＣを送る。 Ｆ（16） アドレスＣで書込まれるべきデータを
送る。 −アドレスＣでのUIOBの書込サイクル− Ｆ（16） アドレスＣ＋１で書込まれるべきデー
タを送る。 アドレスＢで開始する読出し走査およびアドレ
スＡとアドレスＣで開始する書込動作は、それら
が上記の例で停止する場合を越えて容易に進行す
ることができる。例えば、読出し走査はアドレス
Ｂ＋100まで続く。 直列クレートコントローラおよび直列伝送線 遠隔入出力装置がベースにする直列通信回路網
は、マスタクレート１０８の直列ドライバ１１
４、遠隔クレート１１８の直列クレートコントロ
ーラ１２０、相当な距離離れたクレートに対し２
線同軸通信線とのインタフエースを提供するモデ
ム１２８を含んでいる。SSC１２０は、CAMAC
直列通信チヤネルをインタフエースし、遠隔クレ
ート１１８のローカル入出力アクテイビテイを監
視する責務を負う。SSC１２０は３つのプリント
回路板KRA，KRB，KRCを含んでいる。 CAMAC直列通信回路網は、下記に要約される
機能を有する３つの基本的な動作ユニツトを含ん
でいる。 (1) 直列ドライバ（SD） このカードユニツトはマスタクレート１０８内
にあり、MCC１１０と遠隔ユニツト間の通信を
容易にするためメツセージ書式作成、直列装置の
同期化などの責務を負う。SDカードの直列イン
タフエースは同期確定ポートである。クロツクは
データと一緒に同じ方向に送受信される。 (2) 直列クレートコントローラ（SSC） クレートコントローラおよび通信インタフエー
スの組み合わせが各遠隔クレート１２１に置かれ
ている。与えられる直列インタフエースはまた、
同期確定ポートである。 (3) モデム これは、直列ドライバ１１４または直列クレー
トコントローラ１２０の確定ポートおよび遠隔ユ
ニツト間の距離を長くとる必要がある場合の通信
線とインタフエースするのに使用される仲介装置
（変復調器）である。モデムの通信線インタフエ
ースは形式（すなわち、周波数偏移式、位相変調
式、同期式、非同期式等）に関して特定されず、
確定ポートと称される。 詳細に説明すれば、直列ハイウエイは、次の直
列クレート１２１の直列クレートコントローラ１
２０と鎖状に結合されるマスタクレート直列ドラ
イバ１１４によつて形成される。この次のクレー
ト１２１には、別のクレート１２１の直列クレー
トコントローラ１２０が結合される。以下同様で
ある。最後のクレート１２１の直列クレートコン
トローラ１２０は直列ドライバ１１４の受信端子
へ接続される。したがつて、データの流れはルー
プ内では一方向である。直列ドライバ１１４また
はクレートコントローラ１２０は、ローカル構成
に対し直接鎖状の次のリンクを駆動するか、また
はモデム１２８および通信線は、モデム１２８が
相当な距離（約10mよりも長い）離れているとき
その間で仲介される。モデム１２８を使用しない
で結合される幾つかのクレート１２１はクラスタ
と称される。あるクレートまたはクラスタをバイ
パスするための色々な手段が可能である。 直列ドライバ１１４（KSI，KSO）は、
CAMACコンピユータポート１１２（KCP）を
介してデイジタルコンピユータ１０２（通常のミ
ニコンピユータ）と結合されるのが上述したよう
に好ましいマスタクレート１０８に含まれてい
る。直列ドライバ１１４の制御とその制御ゆえの
直列装置はマスタクレートコントローラ１１０で
支配される。各遠隔クレート１２１またはクレー
トのクラスタは直列クレートコントローラ１２０
の確定ポートと通信媒体を結合する送受信モデム
回路を含んでいる。同様な回路はマスタクレート
の直列ドライバ１１４の確定ポートとインタフエ
ースするために使用される。 データの流れは閉ループ内では一方向である。
６２までの遠隔クレートはこの特定の実施例で
は、この方法でデイジイチエイン化されている。
適当な電気機械的機構は、所望ならば、通信ルー
プから直列クレート１２１またはクラスタを部分
的あるいは完全に取り外すことを容易にするため
使用される。 第５図〜第８図はSCC１２０に備えられている
回路の基本機能図を示している。直列クレート１
２１へ、直列クレートを通して、直列クレート１
２１からの逐次情報の流れと相関関係のあるこれ
らの図は連続して提示されている。第５図は、
SCC１２０の入力バイト処理アクテイビテイを提
供する回路を示している。第５図に含まれるの
は、直並列変換１６０、入力情報の可能３バイト
遅延１６３、エラーチエツク１６７、バイト／ワ
ード書式形成１６６Ａ〜１６６Ｄである。第６図
は、MCC１１０で特定されるアクテイビテイの
実行のため必要とされる回路を示している。これ
らのアクテイビテイは、SCC１２０の内部にある
状態レジスタ１７１の重ね書きおよび読出し、直
列クレート１２１の局部にある電気機械的装置１
７４のスイツチング、直列クレート１２１内のデ
ータウエイ動作の監視１７０を含んでいる。この
図面ではまた、SCC１２０の全制御を支配するシ
ーケンサ１７３を表すブロツクがある。 第７図は、直列クレート１２１内のLAM信号
を検出する責務のある回路１８０，１８１，１８
２およびLAM信号をコード化する責務のある回
路１８３，１８４を示している。第８図は、デマ
ンドおよび応答メツセージの定式化に必要である
バイト多重およびパリテイ発生を詳細に説明して
いる。 動 作 １ 入力メツセージ処理（第５図） 入力ビツト直列データは、SCC１２０のＤ入力
ポートを通つて受信され、10ビツトの入力シフト
レジスタ１６０へシフトされる。新しいワードが
シフトインされる毎に、バイトクロツク信号が、
バイトクロツク発生器１６１によつて持続時間が
約2.2マイクロ秒、繰り返し速度2.2マイクロ秒の
パルスとして発生される。各並列バイトはメツセ
ージ同期化のためデコーダ１６２のウエイトバイ
トパタータとの突き合わせのためチエツクされ
る。その後、並列バイトは３つのバイト遅延バツ
フア１６３へロードされる。入力シフトレジスタ
１６０の第１ビツトは、遅延入力データであり、
いかなる指令またはデマンドも処理されない時、
直列データを再送信するために使用されるパスデ
ータ信号としてタツプから取り出される。 メツセージ処理のため使用されるバイト直列デ
ータは、３つのバイト遅延バツフア１６３の第１
の位置または第３の位置のいずれかから選択され
る。この選択はデマンドメツセージ（LAM）処
理に左右される。データは、フロントパネルスイ
ツチで選択されたクレートアドレスとデータのク
レートアドレスバイトとの突き合わせをするため
デコーダ１６４でチエツクされる。アドレスのマ
ツチングが見付かると、SCC１２０は指令の処理
を開始する。連続するバイトの各々は、書込指令
時の４バイトのデータと共にレジスタ１６５Ａ，
１６５Ｂおよび１６５Ｃに対してそれぞれコード
Ａ，ＦおよびＮを書込む。これらのバイトはレジ
スタ１６６Ａ，１６６Ｂ，１６６Ｃ，１６６Ｄへ
ロードされ、データウエイ動作が起こるまで蓄積
される。各メツセージの最後のバイトはメツセー
ジの縦方向のパリテイをチエツクするのに使用さ
れるEND SUMである。もし縦方向のパリテイ
が誤つているかまたはバイトの横方向のパリテイ
が誤つているならば、データウエイ動作は禁止さ
れる。 ２ 指令の実行（第６図） データウエイ動作は、ビジーＢと共にデータウ
エイＮ，Ａ，ＦおよびＷ（書込動作のみ）線をゲ
ートオンする（参照番号170で示されている）タ
イミング制御回路１７３で開始される。ストロー
ブ信号Ｓ１およびＳ２は適当な時間に発生され
る。応答線ＱおよびＸはラツチされ、応答メツセ
ージの一部として使用される。線Ｒからのデータ
は読出動作時にラツチされる。SCC１２０がオン
ラインである時、すなわち状態レジスタ１７１か
らの１ビツトおよびオンライン／オフラインスイ
ツチ１７２が両方共オンライン状態を示す時だ
け、データウエイ動作が起こる。SCC１２０はオ
フライン状態でパワーアツプする。ＣおよびＺ押
しボタンはそれぞれ、手動でCAMACクリアを発
生し、データウエイサイクルを初期設定する。 ３ 出力メツセージ処理（第８図） ビツト直列出力データは２つのデータ源から発
することができる。第１のデータ源は、すでに示
されているように１ビツト時間だけ遅延された入
力データであるPASS DAT信号発生器２００Ａ
である。このデータ源は、SCC１２０がPASSモ
ードである時、すなわちいかなる指令またはデマ
ンドも処理されない時、使用される。 第２のデータ源は、送信シフトレジスタ２０１
Ａの直列出力である。このデータ源は、指令が受
信され、応答が送られ、デマンドが送られる時か
または３つのバイト遅延が行われている時に使用
される。送信シフトレジスタ２０１Ａへの並列入
力は、多重化される全ての各種の応答２０７Ａ，
２０７Ｂ、状態２０４Ａ、データ２０５Ａおよび
デマンドワードを有する。横方向のパリテイ発生
器２０２Ａおよび縦方向のパリテイ発生器２０３
Ａは各応答およびデマンドメツセージのために作
動される。シフト終了検出器２０８Ａがシフトレ
ジスタ同期のために備えられている。 ４ デマンドメツセージ（LAM）制御（第７図） デマンドメツセージの突発性は、システムの同
期化を維持するのに特別な問題を生じる。これら
の問題に対処するため、各直列クレートコントロ
ーラ１２０には第５図の切り換え可能な３バイト
遅延バツフア１６３が備えられている。直列クレ
ート１２１が能動LAMを有しない時は、この遅
延は使用されない。 LAMが能動になる時、デマンドメツセージが
直列クレートコントローラ１２０で書式形成され
る。次のウエイト（WAIT）またはエンドサム
（ENDSUM）バイトがSCC１２０を通して中継
それた後、３バイト遅延バツフアは起動され、デ
マンドメツセージはバイトストリームの間に入れ
られる。３バイト遅延は、その内の全て３バイト
がウエイトバイトである時のみ取り除かれる。こ
れは直列システム内の情報転送の神聖を維持す
る。 データウエイの２４のLAM線は選別回路１８
０，１８１および１８２によつて選別され、エン
コーダ１８３によつてコード化され、その結果、
記憶レジスタ１８４の最高の優先順位のLAMを
識別する５ビツトコードを生じる。優先順位は、
最高順位を有するステーシヨン２３と最低順位を
有するステーシヨン１に割り当てられる。デマン
ドメツセージは優先順位が付けられた５ビツトコ
ードを用いる判定ブロツク１８５Ａによつて書式
形成される。ブロツク１８４Ａは、デマンドモー
ドに入り、判定ブロツク１８５Ａを使用可能にす
るための制御回路を備えている。 LAMは、マスタクレートの指令によつて17ミ
リ秒内にクリアされるべきであるが、もしクリア
されなければ、ブロツク１８５はハングデマンド
メツセージ（５ビツトコードの全部のビツトが論
理値１である）を発生する。SCC１２０は、
LAMがクリアされるまで、17ミリ秒毎にタイマ
１８６に基づくハングデマンドメツセージを発生
し続ける。 ブロツク１８６〜１８９とブロツク１８６Ａ，
１８７Ａ，１８８Ａは、LAMがいつサービスさ
れたかを監視するため協働し、もし最大許容時間
内にサービスされなかつたならば、デマンドをハ
ングデマンドモードで繰り返されるようにする。 ５ SCCによつて実施される指令 データウエイ指令はステーシヨン番号Ｎ（30）
を用いてSCC１２０へ送られることができる。可
能である３つの動作は下記の通りである。３つの
指令は全部Ｑ応答およびＸ応答の両方を発生す
る。
【表】
第６図の状態レジスタ１７１は読出しおよび書
込み指令に対して下記のように規定される。
込み指令に対して下記のように規定される。
【表】
【表】
LAMパターンは、最高の優先順位のLAMが存
在することを識別する５ビツトコード（24ビツト
ワードの最下位桁位置で始まる）からなる。 モデム 任意の２つの直列クレート１２１が10ｍ以上離
れている時には通信ループでモデム１２８を仲介
する必要がある。遠隔入出力ループ内の欠陥直列
クレート１２１を切り離す手段も必要である。遠
隔入出力モデムカードKFM１９０（第９図およ
び第１０図）はこれらの機能を与える。 KFMは高速（5Mbps）の周波数偏位方式デー
タ伝送装置として作動する。このKFMは、各ク
レートに備えられたCAMAC標準の同期直列デイ
ジタルインタフエースおよび同軸伝送線に結合さ
れる。 KFMで与えられる第２の機能は遠隔入出力ル
ープから欠陥クレートを切り離す機能である。欠
陥と分かつた直列クレート１２１は、直列ループ
の実行可能性を維持するため幾つかの方法で取り
扱われる。欠陥クレートは、それに向けられてい
る適当な指令によるかまたはSCCのフロント板の
トグルスイツチによるかのいずれかでオンライン
からオフラインに切り換えられる。切り換えは、
進行中のトランザクシヨンが終了するまで、延期
される。もしアドレス指定されるならば、オフラ
インの直列クレート１２１は実行状態の指示をし
ないで応答する。 しかしながら、直列装置から遠隔クレートまた
はクラスタを電気的に切り離すことが必要であ
る。これは、直列装置の幾つかの構成要素のより
複雑な故障に対し対応することになる。直列クレ
ート１２１は、それへ向けられた制御指令に応答
して順方向にバイパスし、遠隔クレートの送信装
置を電気機械的に切り離す。したがつて、直列ク
レート１２１は、それへ向けられた指令を受信す
ることを許されるが、応答またはデマンド向け情
報を送らない。バイパスされたクレートの入力端
子で受信された同一の情報は鎖状に次のクレート
に中継される。したがつて、KFMカード１９０
は中継器として作用する。 モデムKFM−機能的故障（第９図および第１０
図） 第９図は、CAMAC向け遠隔入出力装置のサン
プル構成を示している。RxおよびTxは、それぞ
れ入力ポートU1，D1および出力ポートD0，U0を
有する送受信用調整装置である。ループは62個ま
でのクレートから構成され、そのうちの２つのク
レートは１キロメートルの同軸ケーブル（30デシ
ベルの損失）で分離される。順方向バイパスおよ
びＵポートバイパススイツチングを実行するする
ための電気機械的スイツチングは、遠隔ステーシ
ヨン＃２に示されているが、それはKFMモデム
が使用される全てのステーシヨンで含まれる。 マスタクレートコントローラとCPU間のデー
タ交換は、モジユールとその直列クレートコント
ローラ間のデータ交換と同様に並列である。確定
ポートまたは未確定ポートのクレート間の情報転
送は直列である。 遠隔入出力モデムおよびスイツチは３つの基本
的構成要素に分割される。これらの第１の構成要
素は確定ポート１９１とインタフエースする。こ
の確定ポート１９１からの送信デイジタルデータ
それに伴うクロツク信号はブロツク１９２でコー
ド化されて、自己クロツク出力データ（すなわ
ち、単一の波形に埋められているクロツクおよび
データ）を提供する。逆に、入力自己クロツクデ
ータはブロツク１９３でデコードされ、その結果
確定ポート１９１に中継されるべきデータおよび
クロツク信号を受信する。KFM１９０は、それ
がインタフエースする直列クレート１２１から電
力を受ける。 送受信回路１９４は、出力データの周波数を変
調するためエンコーダ／デコーダの自己クロツク
インタフエースと同軸ラインまたは他の通信媒体
間に備えられている。送受信回路１９４は、通信
同軸線に対して変成器で絶縁されている。 さらに、KFM１９０は、電子スイツチ
（SPDTリレーを介するSCC１２０の制御下で）
および順方向バイパスを実行するため使用される
手動制御のためKFMフロント板上のトグルスイ
ツチ１９６を備えている。エンコーダ１９２／デ
コーダ１９３および送受信回路１９４は両方共、
500万bpsのデータ速度に設計されている。自己
クロツク符号化信号は2.5MHzと5.0MHzの間で変
化する狭帯域の交流である。この符号化信号は
47MHzのFSK搬送波（変調器）に印加される。 KFM１９０の最後の構成要素は、２つの電気
機械的リレーを含むＵポートバイパススイツチ１
９７である。この電気機械的リレーは、もし電源
が故障するかまたはブロツク１９９Ａが直列クレ
ート１２１がタイムアウトしたことを示すなら
ば、Ｕポートの“IN”端子および“OUT”端子
間に変成器で絶縁されている直流路を提供する接
点１９８および１９９を有する。 タイムアウト動作は、SCC１２０がデータウエ
イ動作を行うときはいつでも、SCC１２０で上げ
られたＳ２信号に左右される。もし受信回路／デ
コーダ回路またはSCC１２０が適切に機能しない
ならば、タイムアウトは接点１９８および１９９
を作動するＵポートバイパスリレー２００を能動
にする。このモードでは、KFMは信号の増幅を
伴わないほぼジヤンパーである。中継モードで、
信号レベルは、Ｕポートの“OUT”端子で通常
波高値2Vまで回復される。もし電源が入つてい
るならば、SCC１２０への復号化データおよびク
ロツク信号の入力は中断されない。 KFM１９０を要約すれば、下記の通りである。 (1) 同軸ケーブルは、直列ドライバまたは直列ク
レートコントローラの確定ポートをインタフエ
ースするエンコーダ／デコーダ回路から入力側
（復調器）および出力側（変調器）の両方で変
成器によつて絶縁されている。 (2) 順方向バイパスの結果、通信媒体からの受信
データは確定ポートへ送られ、この媒体を介し
て次の場所へ送られる。後者を許すスイツチは
また、ローカル確定ポートから送信リンクを切
る。この特徴は、ソフトウエア指令に応答して
ローカル直列ドライバまたは直列クレートコン
トローラによつて制御されるかまたはモデムフ
ロント板でアクセスできるトグルスイツチによ
つて制御される。 (3) Ｕポートバイパススイツチングの結果、Ｕポ
ートの“IN”端子で受信された高周波信号は、
同軸ケーブルを介して次の場所へ伝送するため
にＵポートの“OUT”端子へ直接送られる。 バイパススイツチ１９７は変調器から送信リ
ンクを切る。受信回路（復調器）リンクは切ら
れず、復号化データおよびクロツクは、もし電
源が入つているならば、確定ポートへ送られる
続ける。 第１０図は、付勢されたリレーを有する
KFMの正常動作を示している。もし電源が故
障するかまたはタイムアウトが使用可能である
ならば、リレーは消勢され、Ｕポートバイパス
スイツチングする。 マスタクレートの直列ドライバ（SD） CAMAC直列ドライバ１１４は、直列通信ルー
プの最初で最後のリンクとして役立つ。この装置
は、マスタクレート１０８にある２つのカード２
１０（KSO）および２２０（KSI）（第１１図〜
第１４図）を含んでいる。SD１１４は、デイジ
タルコンピユータ１０２との並列通信、メツセー
ジの書式形成、遠隔通信の同期、遠隔装置へのデ
ータ送信および遠隔装置からのデータの受信、
MCCのマイクロコンピユータ１１０と直列クレ
ート１２１間の通信を容易にするのに必要なエラ
ーチエツク、を提供する。 １ CAMAC直列出力カード（KSO） KSOカード２１０は、送信データのためワー
ド／バイト−ビツト変換を達成するために必要で
あるデータウエイ制御（NAF）論理回路２１０
およびレジスタフアイル回路２１４を収容してい
る。メツセージ書式形成およびエラーコード発生
論理回路も備えられている。KSOカード２１０
は、同期データ伝送で使用されるべき5MHzクロ
ツク信号を発生し、5MHzより小さい周波数で外
部クロツク源の選択権を与える。入出力Ｄポート
コネクタは両方共、平らな可撓性ケーブルを介し
てKSOカード２１０上にある。KSOカード２１
０はまた、２重RIOスイツチングと共に使用され
るべき常開リレー出力を与える。このリレーは
CAMAC遵守を保持するためループつぶれのＤポ
ート信号接続を用いる。 ２ CAMAC直列入力カード（KIO） 逆に、KIOカード２２０は、遠隔装置から戻る
メツセージのためのためビツト／バイトワードデ
ータ変換を実行するのに必要である。KIOカード
２２０は、全てのメツセージの有効性をチエツク
し、メツセージのデマンド、応答、または未応答
指令の性質に基づいて異なる動作を行う。これを
達成するため、論理回路の３つの別々の領域また
は位相が使用される。各々はそれ自身のシーケン
サの制御下にある。 ａ 相１は、ビツト／バイト変換、メツセージデ
コード、エラーチエツク、ウエイトデコードお
よびバイト／バイト法で相２への最後の転送の
責務を負う。 ｂ 相２回路は、デマンドおよび応答メツセージ
を個別に取り扱う。デマンドメツセージは指令
応答シーケンスと非同期して生じ、直列ドライ
バの設計はこのシーケンスの維持に基づいて構
成されるので、デマンドメツセージは、この処
理に対して好都合の瞬間まで直ちに記憶しなけ
ればならない。相２回路は、相３論理回路で空
にされる８ビツトの先入れ先出し（FIFO）ス
タツクでデマンドバイトを64ワードにシヤトリ
ングすることによつてこれを達成する。応答バ
イトは24ビツトのレジスタフアイルの連続する
バイトに書込まれ、よつてバイト／ワード変換
を促進する。相２の制御は、シーケンスが終了
したことをMCC１１０に知らせるビジー状態
をリセツトする責務を負う。 ｃ 相３回路は、相２の実行を監視し、ウインド
ウを検出する責務を負う。この間、それは、
FIFO出力からデマンドメツセージを検索し、
それらをレジスタフアイルに書込み、LAM信
号を上げる。 直列ドライバのブロツク図 一般に、送受信データパスは、それぞれKSO
２１０およびKSI２２０に備えられている。主制
御機能はブロツクで示されるが、特定の制御線
（データラツチ、フリツプフロツプのゼツトおよ
びリセツト等）は理解を容易にするため含まれて
いない。 KSOブロツク図 第１１図および第１２図はKSO２１０にある
回路を示している。項目１〜８は第１１図に示さ
れた制御機能を詳細に示している。項目９〜16は
第１２図に関するものである。 (1) NAFデコード 直列ドライバへ伝えられた特定機能およびサ
ブアドレス情報をデコードし、適切なカード応
答（Ｘ）および入出力アクテイビテイを開始す
るROM技術を使用する回路。 (2) NAFフリツプフロツプ データウエイタイミングと直列伝送タイミン
グ間の非同期を計数する。MCCによる指令／
応答シーケンスのレジスタ開始および直列ドラ
イバよる指令／応答シーケンスのレジスタ終
了。 (3) リセツト発生器 ＺおよびＳ２を受信すると、シーケンスと全
ての制御および状態フリツプフロツプをリセツ
トする。 (4) 送信シーケンサ ４ステツプで、ストローブ、使用可能レベ
ル、バイト計数指示などを提供し、４段パルス
発生器、バイトカウンタおよび制御ゲートから
なる。 (5) 入力フアイル制御 必要なアドレスを与え、３ワード×24ビツト
の入力レジスタフアイルのための読出し制御
（ワードによる）および書込み制御（バイトに
よる）を行う。データの流れはKSIからMCC
へである。 (6) 出力フアイル制御 必要なアドレスを与え、２ワード×24ビツト
の出力レジスタフアイルのための読出し制御
（バイトによる）および書込み制御（ワードに
よる）を行う。データの流れはMCCからKSO
へである。 (7) ループつぶれリレー 外部で使用可能であり、常開であり、NAF
指令で制御され、相互および内部ループスイツ
チングを容易にするため使用される接点。 (8) 入力データおよびクロツクレシーバ Ｄポートコネクタの機械的取り付けを容易に
するためKSOカード上に置かれる。 (9) 出力レジスタフアイル MCCによつて書込まれる２ワード×24ビツ
ト出力バツフア。指令読出しおよび指令書込み
メツセージために１ワードだけが使用される。
指令書込みメツセージのために２ワードが使用
される。KSOカードは、一度に６ビツトを読
出し、区切り文字およびパリテイビツトを付加
することによつてワードをバイト書式に変換す
る。 (10) エンド／ウエイトコーデイング メツセージ終了を示しまたは直列システム同
期を維持するために伝送される11100000のエン
ド（またはウエイト）バイトコードを与える。 (11) スペースコーデイング 遠隔応答のためのウインドウを与えるため
10111111のスペースバイトコードを与える。 (12) 発振器 直列システム全体のための5MHzビツトクロ
ツクを与える。（オプシヨンとして、クロツク
は外部源によつて与えられる） (13) 横方向のパリテイ発生器 各バイトの６データビツトについて横方向
（行）の奇数パリテイを計算し、バイトのビツ
ト８としてパリテイビツトを付加する。 (14) 縦方向のパリテイ和レジスタ モジユーロ２の出力メツセージで形成された
部分和のための保持レジスタとして作動する。
このように形成されたバイトは、列偶数パリテ
イの指示器として作用するメツセージの最後の
バイトとして加算される。 (15) 送信シフトレジスタ 出力バイト情報を書式形成し、並直列変換を
行うために使用される11ビツトレジスタ。 (16) シフト終了のチエツク 11ビツトのバイトが完全にシフト出力された
ことをシーケンサに指示を与える。 KSIのブロツク図 第１３図および第１４図はKSIカード２２０に
ある回路を示している。入力情報の３相処理を強
調することは重要である。項目１〜７は第１３図
に示された相１のバイト処理論理回路を詳細に示
している。項目８〜13は第１４図の相２および相
３の処理に関するものである。 (1) 受信シフトレジスタ 入力データの直並列変換を行うため使用され
る10ビツトのシフトレジスタ。入力バイトを受
信すると、その内容は、受信シフトレジスタが
新しいバイトで直ちにシフトし始めるように１
バイトのバツフアに転送される。 (2) ウエイト比較器 各入力バイトを抽出し、それをウエイトバイ
トの書式と比較する。この比較の結果は、この
バイトが入力メツセージの一部であるかまたは
単にシステム同期に使用されるウエイトバイト
であるかどうかの指示をシーケンサに与える。 (3) 横方向のパリテイ発生器 各入力バイトの７ビツトについて横方向
（行）の奇数パリテイを計算する。この結果は
データの有効性をチエツクする際受信パリテイ
ビツトと比較される。 (4) 縦方向のパリテイ和レジスタ 入力メツセージの連続するバイトのモジユー
ロ２加算のために部分和のための保持レジスタ
として作動する。この結果はデータの有効性を
チエツクする際受信される縦方向の和バイトと
比較される。 (5) メツセージ種類のデコーダ 入力バイト＃２のビツト５およびビツト６を
チエツクし、メツセージが応答、デマンド、未
応答指令であるかどうかに関してシーケンサに
フラグを立てる。 (6) 相１の受信シーケンサ ５ステツプで、入力メツセージのビツト／バ
イト処理に必要なストローブ、イネーブル、バ
イト計数指示などを提供し、５段パルス発生
器、バイトカウンタ、関連する制御ゲートから
なる。 (7) 相１のリセツト ウエイトバイトまたはエンドサムバイトの受
信に対応して発生される。 (8) 64×８のFIFO 相１の処理の結果、メツセージバイトが第２
のレベル受信バツフアへ転送される。相２の処
理の結果、デマンドバイトはこの一時記憶素子
に転送されるかまたは応答バイトは入力レジス
タフアイルへ転送される。 (9) 相２の受信シーケンサ ４つのステツプで、バイトをデマンドFIFO
または入力レジスタフアイルに書込むためスト
ローブ、イネーブル、バイト計数指示などを備
え、４段のパルス発生器、バイトカウンタ、関
連する制御ゲートからなる。相１／相２の相互
のシーケンサが提供される。 (10) 入力レジスタフアイル MCCで読出される３ワード×24ビツト入力
バツフアである。８つの４ワード×４ビツトレ
ジスタフアイルは、バツフアを形成し、バイ
ト／ワード書式形成を行うために使用される。 (11) 応答／デマンドマルチプレクサ 応答（第２次受信バツフアから）またはデマ
ンド（FIFOスタツク）バイト向き情報のどち
らかを入力レジスタフアイルに送る。 (12) 相３のシーケンサ ４ステツプで、デマンドFIFOを読出し、そ
の内容を入力レジスタフアイルに転送するため
ストローブ、イネーブル、バイト計数指示など
を提供し、４段のパルス発生器、バイトカウン
タ、関連する制御ゲートからなる。相３のシー
ケンサは、全部のデマンド入力が書式形成され
る時、LAM信号を上げる。相２および相３の
シーケンサは両方共、入力フアイルアクセスを
制御するので、相互のシーケンサの制御は競合
問題を避けるため提供される。 (13) 状態／記述子マルチプレクサ MCCの問い合わせに応答してカード状態
（ビジ−および／またはループつぶれ）または
カード記述子（すなわち種類）情報のどちらか
をデータウエイへゲートする。 動 作 MCC１１０によつて開始されたメツセージシ
ーケンスには３種類がある。各種類は指令／応答
性である。すなわち、MCC１１０は直列通信回
路網を介して特定のSCC１２０へ命令を送り、
SCC１２０は、リクエストされたアクテイビテイ
が実行されるかエラーが発生されたことを直列通
信回路網を介してMCC１１０に応答する。万一
指令が、通信媒体によつて抜き取られたならば、
SCC１２０は幾何学的エラーチエツクによつてそ
れを発見する。いかなる入出力アクテイビテイも
このような場合で実行されない。単に、SCC１２
０はエラーフラグを含む応答メツセージに応答す
る。遠隔データウエイ動作（有効指令と仮定す
る）のエラーはまた、エラーフラグで指示され
る。 メツセージシーケンス（デマンド）の第４番目
の種類もまた、注目される。それは、遠隔クレー
トのモジユールによつてLAM信号を非同期で上
げることで促進される臨時性である。次に、デマ
ンドメツセージはSCC１２０によつて定式化さ
れ、進行中であるかもしれない指令または応答メ
ツセージを妨げることなくバイトストリームへ差
し入れられる。この説明では、まず指令の発生を
中心とし、次に応答処理およびデマンド処理を中
心とする。それは、エラー制御およびクレートス
イツチングのような特別な話題を説明する。 指令の発生（第１２図および第１３図） 指令の実行は、もつぱらKSOカード２１０に
関連している。４段の送信シーケンサおよび他の
制御論理回路は、リセツト状態で休止している。
しかしながら、XMT CLKはパワーアツプ時自
走する。実行指令Ｆ（25）Ａ（12）を受信すると、
シーケンサは能動にされ、ウエイトバイトがシス
テムへ連続して絞り出される。この点でかつ
KSOカード２１０がリセツトされるまで、シー
ケンサは出力バイト毎に１サイクル自走する。シ
ーケンサは４段のパルス発生器を備えている。１
または２以上のパルスはバイトの種類によつて制
御ゲートを介してマスクされる。４つのパルス
は、バイトカウンタの逐次増加、縦方向のバリテ
イの部分和レジスタのラツチ、送信シフトレジス
タのロード、バイトカウンタおよび／または和レ
ジスタのクリアを制御する。 実行指令に続き、MCC１１０は、ヘツダーワ
ードを出力レジスタフアイルに書込むことによつ
て読出し、書込み、制御指令の発生（読出しＦ
（16）Ａ（12）、書込みＦ（16）Ａ（15）、制御Ｆ（17
）
Ａ（12））を開始する。各出力の二次効果は適当な
指令状態フリツプフロツプをセツトすることであ
る。現在自走している送信シーケンサとの同期が
確立されると、指令メツセージの発生が開始す
る。指令シーケンスの種類およびバイト計数に従
つて、適当なバイトが出力レジスタフアイルから
読出され、横方向の奇数パリテイを含むように修
正され、マルチプレクサを介して送られ、送信シ
フトレジスタにロードされ、シフト出力される。
和バイト、スペースバイトおよびエンドバイトは
必要に応じ付加される。指令書込みシーケンスに
対して、MCC１１０は出力バイトストリームに
加えられる付加データワードＦ（16）Ａ（14）を出
力する。 表３および表４は、各バイトの種類に対する送
信シーケンサのアクテイビテイ、３つの指令メツ
セージの各々を形成するバイトの種類のシーケン
スをそれぞれ以下に詳述する。データバイトは、
出力レジスタフアイルから発生されるバイト、よ
つて開始されたMCC１１０から発生されるバイ
トである。 応答処理（第１３図および第１４図） 応答処理回路の優位性は、KSIカード２２０に
ある。例外はわずかな入力フアイル制御およびシ
ーケンス識別回路である。応答処理は２段階、す
なわち相１および相２で行われる。相１は、ビツ
ト／バイト変換、バイトの有効性のチエツク、メ
ツセージのデコードを実行する。相２は、応答メ
ツセージおよびシーケンス終了に対しバイト／ビ
ツトの書式形成を実行する責務を負う。相２の処
理の結果、デマンドおよび応答メツセージバイト
のためバイトの行先を異ならせ、デマンド／応答
の弁別が受信メツセージの第２の入力バイトで行
われるので、２段階が必要である。 相１の処理は、入力バイトのスタートビツトを
シフトすることによつて開始される。スタートビ
ツトが入力シフトレジスタの左端に到達すると、
相１の５ステツプのシーケンサが能動される。シ
ーケンサは５段パルス発生器を備えている。再
び、１または２以上のパルスがバイトの種類によ
つてマスクされる。５つのパルスが、５段受信バ
ツフアの逐次ロード、相１のバイトカウンタの増
加、入力シフトレジスタのクリアおよび／または
メツセージの種類のラツチ、ウエイトコードの抽
出（φ1のリセツトの結果、能動になる）、縦方向
のパリテイ部分和レジスタのロードまたは縦方向
のパリテイエラー状態のラツチおよび第２段受信
バツフアのロード（追加されたパリテイエラーお
よび／または第１番目のバイト状態と共に）、を
制御する。表５および表６は、各バイトの種類に
対する受信相１のシーケンサのアクテイビテイお
よび有効な受信メツセージに対するバイトの種類
のシーケンスをそれぞれ以下に詳述する。 相２の処理は、第２段受信バツフアがロードさ
れる時、メツセージの種類（相１）の復号化は第
２の入力バイトで実行される。次に、４ステツプ
の相２のシーケンサは能動にされる。シーケンサ
は４段のパルス発生器を備えている。１または２
以上のパルスはバイトの種類によつてマスクされ
る。４つのパルスは相２のバイトカウンタの逐次
クリア、前記バイトカウンタの増加、パリテイエ
ラー状態フリツプフロツプのパルス化、出力レジ
スタフアイルへの書込み（またはもしデマンドな
らばFIFOへの書込み）および応答シーケンス終
了、を制御する。後者のアクテイビテイに関して
は綿密さが必要である。指令状態フリツプフロツ
プのどれでもMCC１１０によつて監視される装
置ビジ−状態フラグを発生する。応答シーケンス
の有効終了の結果、このフリツプフロツプをリセ
ツトさせ、それでビジ−フラグは非能動になる。
それから、MCC１１０はデータを入力する。受
信されるデータが有効でないならば、ビジ−フラ
グはリセツトされなく、MCC１１０はその監視
ループにタイムアウトを出し、打ち切りおよび再
試行が要求される。 表７および表８は、各バイトの種類に対する相
２のシーケンサのアクテイビテイおよび有効な受
信メツセージに対するバイト種類のシーケンスを
それぞれ以下に詳述する。この場合、相１および
相２のシーケンサは一緒に結合される。この場合
には、後者は、それがアクテイビテイを開始する
ことができる前に、メツセージの第２の入力バイ
トの応答／デマンドを復号化することを待たねば
ならない。これは、相１の入力シフトレジスタに
よる第２および第３のバイトの受信との間の間隔
中、それが２つのバイト（クレートアドレスおよ
び識別子）を効果的に処理しなければならないこ
とを意味する。逆に、相１のアクテイビテイの結
果、相２のシーケンサが能動である間、第２段バ
ツフアをロードしてはいけない。 デマンド処理（第１３図および第１４図） デマンドメツセージに対しては、大部分の応答
分析が適用可能である。相１および相２の両方の
処理が必要である。相２の情報の行先に差が生じ
る。情報を入力レジスタフアイルに直ちに書込む
よりもむしろ、データは、CAMACコンパチブル
システムに基づく指令／応答シーケンスの割り込
みを避けるため中間の64ワード×８ビツトの
FIFOスタツクに転送される。 相３の処理は、排他的なデマンドメツセージ向
きである。その目的はデマンドメツセージのバイ
ト／ワード書式形成および次のLAM論理制御で
ある。相３のシーケンサは、デマンドデータが
FIFOを通して送られ、応答メツセージが進行中
でない時、能動にされ、上げられた最後のLAM
信号はMCC１１０によつてリセツトされる。相
３のシーケンサはまた、１サイクル−１バイトの
概念に基づいて方向づけられる。相３のシーケン
サは、バイトの種類によつてマスクされる１また
は２以上のパルスを有する４段のパルス発生器を
備えている。 ４つのパルスは、相３のバイトカウンタおよび
LAMマスクの逐次クリア、このバイトカウンタ
の増加、１バイトの情報のFIFOスタツクから入
力レジスタフアイルへの転送、LAM信号の立ち
上げ、を制御する。入力デマンドワードが正しく
書式形成され、次のLAM信号が上げられると、
デマンド処理の制御はMCC１１０に転送される。
後者は、Ｆ（10）Ａ（12）動作を有するデマンドメ
ツセージを入力しなければならない。LAM信号
はＦ（10）Ａ（12）動作でクリアされなければなら
ない。 表９および表10は、各バイトの種類に対する相
３のシーケンサのアクテイビテイおよび有効デマ
ンドメツセージに対するバイトの種類のシーケン
スをそれぞれ下記に詳述する。相２のシーケンサ
および相３のシーケンサは、入力レジスタフアイ
ルのアクセスの競合問題を避けるため一緒に結合
される。相３のシーケンサのパルスＳ１およびＳ
４は、相２の処理アクテイビテイにデマンドウイ
ンドウを確立するフリツプフロツプを制御する。
デマンドウインドウは、実際それがレジスタフア
イルに書込みを開始する以前に相２のシーケンサ
を瞬間的に一時停止することである。もし相３の
シーケンサが現在能動であるならば、遅延が存在
する。
在することを識別する５ビツトコード（24ビツト
ワードの最下位桁位置で始まる）からなる。 モデム 任意の２つの直列クレート１２１が10ｍ以上離
れている時には通信ループでモデム１２８を仲介
する必要がある。遠隔入出力ループ内の欠陥直列
クレート１２１を切り離す手段も必要である。遠
隔入出力モデムカードKFM１９０（第９図およ
び第１０図）はこれらの機能を与える。 KFMは高速（5Mbps）の周波数偏位方式デー
タ伝送装置として作動する。このKFMは、各ク
レートに備えられたCAMAC標準の同期直列デイ
ジタルインタフエースおよび同軸伝送線に結合さ
れる。 KFMで与えられる第２の機能は遠隔入出力ル
ープから欠陥クレートを切り離す機能である。欠
陥と分かつた直列クレート１２１は、直列ループ
の実行可能性を維持するため幾つかの方法で取り
扱われる。欠陥クレートは、それに向けられてい
る適当な指令によるかまたはSCCのフロント板の
トグルスイツチによるかのいずれかでオンライン
からオフラインに切り換えられる。切り換えは、
進行中のトランザクシヨンが終了するまで、延期
される。もしアドレス指定されるならば、オフラ
インの直列クレート１２１は実行状態の指示をし
ないで応答する。 しかしながら、直列装置から遠隔クレートまた
はクラスタを電気的に切り離すことが必要であ
る。これは、直列装置の幾つかの構成要素のより
複雑な故障に対し対応することになる。直列クレ
ート１２１は、それへ向けられた制御指令に応答
して順方向にバイパスし、遠隔クレートの送信装
置を電気機械的に切り離す。したがつて、直列ク
レート１２１は、それへ向けられた指令を受信す
ることを許されるが、応答またはデマンド向け情
報を送らない。バイパスされたクレートの入力端
子で受信された同一の情報は鎖状に次のクレート
に中継される。したがつて、KFMカード１９０
は中継器として作用する。 モデムKFM−機能的故障（第９図および第１０
図） 第９図は、CAMAC向け遠隔入出力装置のサン
プル構成を示している。RxおよびTxは、それぞ
れ入力ポートU1，D1および出力ポートD0，U0を
有する送受信用調整装置である。ループは62個ま
でのクレートから構成され、そのうちの２つのク
レートは１キロメートルの同軸ケーブル（30デシ
ベルの損失）で分離される。順方向バイパスおよ
びＵポートバイパススイツチングを実行するする
ための電気機械的スイツチングは、遠隔ステーシ
ヨン＃２に示されているが、それはKFMモデム
が使用される全てのステーシヨンで含まれる。 マスタクレートコントローラとCPU間のデー
タ交換は、モジユールとその直列クレートコント
ローラ間のデータ交換と同様に並列である。確定
ポートまたは未確定ポートのクレート間の情報転
送は直列である。 遠隔入出力モデムおよびスイツチは３つの基本
的構成要素に分割される。これらの第１の構成要
素は確定ポート１９１とインタフエースする。こ
の確定ポート１９１からの送信デイジタルデータ
それに伴うクロツク信号はブロツク１９２でコー
ド化されて、自己クロツク出力データ（すなわ
ち、単一の波形に埋められているクロツクおよび
データ）を提供する。逆に、入力自己クロツクデ
ータはブロツク１９３でデコードされ、その結果
確定ポート１９１に中継されるべきデータおよび
クロツク信号を受信する。KFM１９０は、それ
がインタフエースする直列クレート１２１から電
力を受ける。 送受信回路１９４は、出力データの周波数を変
調するためエンコーダ／デコーダの自己クロツク
インタフエースと同軸ラインまたは他の通信媒体
間に備えられている。送受信回路１９４は、通信
同軸線に対して変成器で絶縁されている。 さらに、KFM１９０は、電子スイツチ
（SPDTリレーを介するSCC１２０の制御下で）
および順方向バイパスを実行するため使用される
手動制御のためKFMフロント板上のトグルスイ
ツチ１９６を備えている。エンコーダ１９２／デ
コーダ１９３および送受信回路１９４は両方共、
500万bpsのデータ速度に設計されている。自己
クロツク符号化信号は2.5MHzと5.0MHzの間で変
化する狭帯域の交流である。この符号化信号は
47MHzのFSK搬送波（変調器）に印加される。 KFM１９０の最後の構成要素は、２つの電気
機械的リレーを含むＵポートバイパススイツチ１
９７である。この電気機械的リレーは、もし電源
が故障するかまたはブロツク１９９Ａが直列クレ
ート１２１がタイムアウトしたことを示すなら
ば、Ｕポートの“IN”端子および“OUT”端子
間に変成器で絶縁されている直流路を提供する接
点１９８および１９９を有する。 タイムアウト動作は、SCC１２０がデータウエ
イ動作を行うときはいつでも、SCC１２０で上げ
られたＳ２信号に左右される。もし受信回路／デ
コーダ回路またはSCC１２０が適切に機能しない
ならば、タイムアウトは接点１９８および１９９
を作動するＵポートバイパスリレー２００を能動
にする。このモードでは、KFMは信号の増幅を
伴わないほぼジヤンパーである。中継モードで、
信号レベルは、Ｕポートの“OUT”端子で通常
波高値2Vまで回復される。もし電源が入つてい
るならば、SCC１２０への復号化データおよびク
ロツク信号の入力は中断されない。 KFM１９０を要約すれば、下記の通りである。 (1) 同軸ケーブルは、直列ドライバまたは直列ク
レートコントローラの確定ポートをインタフエ
ースするエンコーダ／デコーダ回路から入力側
（復調器）および出力側（変調器）の両方で変
成器によつて絶縁されている。 (2) 順方向バイパスの結果、通信媒体からの受信
データは確定ポートへ送られ、この媒体を介し
て次の場所へ送られる。後者を許すスイツチは
また、ローカル確定ポートから送信リンクを切
る。この特徴は、ソフトウエア指令に応答して
ローカル直列ドライバまたは直列クレートコン
トローラによつて制御されるかまたはモデムフ
ロント板でアクセスできるトグルスイツチによ
つて制御される。 (3) Ｕポートバイパススイツチングの結果、Ｕポ
ートの“IN”端子で受信された高周波信号は、
同軸ケーブルを介して次の場所へ伝送するため
にＵポートの“OUT”端子へ直接送られる。 バイパススイツチ１９７は変調器から送信リ
ンクを切る。受信回路（復調器）リンクは切ら
れず、復号化データおよびクロツクは、もし電
源が入つているならば、確定ポートへ送られる
続ける。 第１０図は、付勢されたリレーを有する
KFMの正常動作を示している。もし電源が故
障するかまたはタイムアウトが使用可能である
ならば、リレーは消勢され、Ｕポートバイパス
スイツチングする。 マスタクレートの直列ドライバ（SD） CAMAC直列ドライバ１１４は、直列通信ルー
プの最初で最後のリンクとして役立つ。この装置
は、マスタクレート１０８にある２つのカード２
１０（KSO）および２２０（KSI）（第１１図〜
第１４図）を含んでいる。SD１１４は、デイジ
タルコンピユータ１０２との並列通信、メツセー
ジの書式形成、遠隔通信の同期、遠隔装置へのデ
ータ送信および遠隔装置からのデータの受信、
MCCのマイクロコンピユータ１１０と直列クレ
ート１２１間の通信を容易にするのに必要なエラ
ーチエツク、を提供する。 １ CAMAC直列出力カード（KSO） KSOカード２１０は、送信データのためワー
ド／バイト−ビツト変換を達成するために必要で
あるデータウエイ制御（NAF）論理回路２１０
およびレジスタフアイル回路２１４を収容してい
る。メツセージ書式形成およびエラーコード発生
論理回路も備えられている。KSOカード２１０
は、同期データ伝送で使用されるべき5MHzクロ
ツク信号を発生し、5MHzより小さい周波数で外
部クロツク源の選択権を与える。入出力Ｄポート
コネクタは両方共、平らな可撓性ケーブルを介し
てKSOカード２１０上にある。KSOカード２１
０はまた、２重RIOスイツチングと共に使用され
るべき常開リレー出力を与える。このリレーは
CAMAC遵守を保持するためループつぶれのＤポ
ート信号接続を用いる。 ２ CAMAC直列入力カード（KIO） 逆に、KIOカード２２０は、遠隔装置から戻る
メツセージのためのためビツト／バイトワードデ
ータ変換を実行するのに必要である。KIOカード
２２０は、全てのメツセージの有効性をチエツク
し、メツセージのデマンド、応答、または未応答
指令の性質に基づいて異なる動作を行う。これを
達成するため、論理回路の３つの別々の領域また
は位相が使用される。各々はそれ自身のシーケン
サの制御下にある。 ａ 相１は、ビツト／バイト変換、メツセージデ
コード、エラーチエツク、ウエイトデコードお
よびバイト／バイト法で相２への最後の転送の
責務を負う。 ｂ 相２回路は、デマンドおよび応答メツセージ
を個別に取り扱う。デマンドメツセージは指令
応答シーケンスと非同期して生じ、直列ドライ
バの設計はこのシーケンスの維持に基づいて構
成されるので、デマンドメツセージは、この処
理に対して好都合の瞬間まで直ちに記憶しなけ
ればならない。相２回路は、相３論理回路で空
にされる８ビツトの先入れ先出し（FIFO）ス
タツクでデマンドバイトを64ワードにシヤトリ
ングすることによつてこれを達成する。応答バ
イトは24ビツトのレジスタフアイルの連続する
バイトに書込まれ、よつてバイト／ワード変換
を促進する。相２の制御は、シーケンスが終了
したことをMCC１１０に知らせるビジー状態
をリセツトする責務を負う。 ｃ 相３回路は、相２の実行を監視し、ウインド
ウを検出する責務を負う。この間、それは、
FIFO出力からデマンドメツセージを検索し、
それらをレジスタフアイルに書込み、LAM信
号を上げる。 直列ドライバのブロツク図 一般に、送受信データパスは、それぞれKSO
２１０およびKSI２２０に備えられている。主制
御機能はブロツクで示されるが、特定の制御線
（データラツチ、フリツプフロツプのゼツトおよ
びリセツト等）は理解を容易にするため含まれて
いない。 KSOブロツク図 第１１図および第１２図はKSO２１０にある
回路を示している。項目１〜８は第１１図に示さ
れた制御機能を詳細に示している。項目９〜16は
第１２図に関するものである。 (1) NAFデコード 直列ドライバへ伝えられた特定機能およびサ
ブアドレス情報をデコードし、適切なカード応
答（Ｘ）および入出力アクテイビテイを開始す
るROM技術を使用する回路。 (2) NAFフリツプフロツプ データウエイタイミングと直列伝送タイミン
グ間の非同期を計数する。MCCによる指令／
応答シーケンスのレジスタ開始および直列ドラ
イバよる指令／応答シーケンスのレジスタ終
了。 (3) リセツト発生器 ＺおよびＳ２を受信すると、シーケンスと全
ての制御および状態フリツプフロツプをリセツ
トする。 (4) 送信シーケンサ ４ステツプで、ストローブ、使用可能レベ
ル、バイト計数指示などを提供し、４段パルス
発生器、バイトカウンタおよび制御ゲートから
なる。 (5) 入力フアイル制御 必要なアドレスを与え、３ワード×24ビツト
の入力レジスタフアイルのための読出し制御
（ワードによる）および書込み制御（バイトに
よる）を行う。データの流れはKSIからMCC
へである。 (6) 出力フアイル制御 必要なアドレスを与え、２ワード×24ビツト
の出力レジスタフアイルのための読出し制御
（バイトによる）および書込み制御（ワードに
よる）を行う。データの流れはMCCからKSO
へである。 (7) ループつぶれリレー 外部で使用可能であり、常開であり、NAF
指令で制御され、相互および内部ループスイツ
チングを容易にするため使用される接点。 (8) 入力データおよびクロツクレシーバ Ｄポートコネクタの機械的取り付けを容易に
するためKSOカード上に置かれる。 (9) 出力レジスタフアイル MCCによつて書込まれる２ワード×24ビツ
ト出力バツフア。指令読出しおよび指令書込み
メツセージために１ワードだけが使用される。
指令書込みメツセージのために２ワードが使用
される。KSOカードは、一度に６ビツトを読
出し、区切り文字およびパリテイビツトを付加
することによつてワードをバイト書式に変換す
る。 (10) エンド／ウエイトコーデイング メツセージ終了を示しまたは直列システム同
期を維持するために伝送される11100000のエン
ド（またはウエイト）バイトコードを与える。 (11) スペースコーデイング 遠隔応答のためのウインドウを与えるため
10111111のスペースバイトコードを与える。 (12) 発振器 直列システム全体のための5MHzビツトクロ
ツクを与える。（オプシヨンとして、クロツク
は外部源によつて与えられる） (13) 横方向のパリテイ発生器 各バイトの６データビツトについて横方向
（行）の奇数パリテイを計算し、バイトのビツ
ト８としてパリテイビツトを付加する。 (14) 縦方向のパリテイ和レジスタ モジユーロ２の出力メツセージで形成された
部分和のための保持レジスタとして作動する。
このように形成されたバイトは、列偶数パリテ
イの指示器として作用するメツセージの最後の
バイトとして加算される。 (15) 送信シフトレジスタ 出力バイト情報を書式形成し、並直列変換を
行うために使用される11ビツトレジスタ。 (16) シフト終了のチエツク 11ビツトのバイトが完全にシフト出力された
ことをシーケンサに指示を与える。 KSIのブロツク図 第１３図および第１４図はKSIカード２２０に
ある回路を示している。入力情報の３相処理を強
調することは重要である。項目１〜７は第１３図
に示された相１のバイト処理論理回路を詳細に示
している。項目８〜13は第１４図の相２および相
３の処理に関するものである。 (1) 受信シフトレジスタ 入力データの直並列変換を行うため使用され
る10ビツトのシフトレジスタ。入力バイトを受
信すると、その内容は、受信シフトレジスタが
新しいバイトで直ちにシフトし始めるように１
バイトのバツフアに転送される。 (2) ウエイト比較器 各入力バイトを抽出し、それをウエイトバイ
トの書式と比較する。この比較の結果は、この
バイトが入力メツセージの一部であるかまたは
単にシステム同期に使用されるウエイトバイト
であるかどうかの指示をシーケンサに与える。 (3) 横方向のパリテイ発生器 各入力バイトの７ビツトについて横方向
（行）の奇数パリテイを計算する。この結果は
データの有効性をチエツクする際受信パリテイ
ビツトと比較される。 (4) 縦方向のパリテイ和レジスタ 入力メツセージの連続するバイトのモジユー
ロ２加算のために部分和のための保持レジスタ
として作動する。この結果はデータの有効性を
チエツクする際受信される縦方向の和バイトと
比較される。 (5) メツセージ種類のデコーダ 入力バイト＃２のビツト５およびビツト６を
チエツクし、メツセージが応答、デマンド、未
応答指令であるかどうかに関してシーケンサに
フラグを立てる。 (6) 相１の受信シーケンサ ５ステツプで、入力メツセージのビツト／バ
イト処理に必要なストローブ、イネーブル、バ
イト計数指示などを提供し、５段パルス発生
器、バイトカウンタ、関連する制御ゲートから
なる。 (7) 相１のリセツト ウエイトバイトまたはエンドサムバイトの受
信に対応して発生される。 (8) 64×８のFIFO 相１の処理の結果、メツセージバイトが第２
のレベル受信バツフアへ転送される。相２の処
理の結果、デマンドバイトはこの一時記憶素子
に転送されるかまたは応答バイトは入力レジス
タフアイルへ転送される。 (9) 相２の受信シーケンサ ４つのステツプで、バイトをデマンドFIFO
または入力レジスタフアイルに書込むためスト
ローブ、イネーブル、バイト計数指示などを備
え、４段のパルス発生器、バイトカウンタ、関
連する制御ゲートからなる。相１／相２の相互
のシーケンサが提供される。 (10) 入力レジスタフアイル MCCで読出される３ワード×24ビツト入力
バツフアである。８つの４ワード×４ビツトレ
ジスタフアイルは、バツフアを形成し、バイ
ト／ワード書式形成を行うために使用される。 (11) 応答／デマンドマルチプレクサ 応答（第２次受信バツフアから）またはデマ
ンド（FIFOスタツク）バイト向き情報のどち
らかを入力レジスタフアイルに送る。 (12) 相３のシーケンサ ４ステツプで、デマンドFIFOを読出し、そ
の内容を入力レジスタフアイルに転送するため
ストローブ、イネーブル、バイト計数指示など
を提供し、４段のパルス発生器、バイトカウン
タ、関連する制御ゲートからなる。相３のシー
ケンサは、全部のデマンド入力が書式形成され
る時、LAM信号を上げる。相２および相３の
シーケンサは両方共、入力フアイルアクセスを
制御するので、相互のシーケンサの制御は競合
問題を避けるため提供される。 (13) 状態／記述子マルチプレクサ MCCの問い合わせに応答してカード状態
（ビジ−および／またはループつぶれ）または
カード記述子（すなわち種類）情報のどちらか
をデータウエイへゲートする。 動 作 MCC１１０によつて開始されたメツセージシ
ーケンスには３種類がある。各種類は指令／応答
性である。すなわち、MCC１１０は直列通信回
路網を介して特定のSCC１２０へ命令を送り、
SCC１２０は、リクエストされたアクテイビテイ
が実行されるかエラーが発生されたことを直列通
信回路網を介してMCC１１０に応答する。万一
指令が、通信媒体によつて抜き取られたならば、
SCC１２０は幾何学的エラーチエツクによつてそ
れを発見する。いかなる入出力アクテイビテイも
このような場合で実行されない。単に、SCC１２
０はエラーフラグを含む応答メツセージに応答す
る。遠隔データウエイ動作（有効指令と仮定す
る）のエラーはまた、エラーフラグで指示され
る。 メツセージシーケンス（デマンド）の第４番目
の種類もまた、注目される。それは、遠隔クレー
トのモジユールによつてLAM信号を非同期で上
げることで促進される臨時性である。次に、デマ
ンドメツセージはSCC１２０によつて定式化さ
れ、進行中であるかもしれない指令または応答メ
ツセージを妨げることなくバイトストリームへ差
し入れられる。この説明では、まず指令の発生を
中心とし、次に応答処理およびデマンド処理を中
心とする。それは、エラー制御およびクレートス
イツチングのような特別な話題を説明する。 指令の発生（第１２図および第１３図） 指令の実行は、もつぱらKSOカード２１０に
関連している。４段の送信シーケンサおよび他の
制御論理回路は、リセツト状態で休止している。
しかしながら、XMT CLKはパワーアツプ時自
走する。実行指令Ｆ（25）Ａ（12）を受信すると、
シーケンサは能動にされ、ウエイトバイトがシス
テムへ連続して絞り出される。この点でかつ
KSOカード２１０がリセツトされるまで、シー
ケンサは出力バイト毎に１サイクル自走する。シ
ーケンサは４段のパルス発生器を備えている。１
または２以上のパルスはバイトの種類によつて制
御ゲートを介してマスクされる。４つのパルス
は、バイトカウンタの逐次増加、縦方向のバリテ
イの部分和レジスタのラツチ、送信シフトレジス
タのロード、バイトカウンタおよび／または和レ
ジスタのクリアを制御する。 実行指令に続き、MCC１１０は、ヘツダーワ
ードを出力レジスタフアイルに書込むことによつ
て読出し、書込み、制御指令の発生（読出しＦ
（16）Ａ（12）、書込みＦ（16）Ａ（15）、制御Ｆ（17
）
Ａ（12））を開始する。各出力の二次効果は適当な
指令状態フリツプフロツプをセツトすることであ
る。現在自走している送信シーケンサとの同期が
確立されると、指令メツセージの発生が開始す
る。指令シーケンスの種類およびバイト計数に従
つて、適当なバイトが出力レジスタフアイルから
読出され、横方向の奇数パリテイを含むように修
正され、マルチプレクサを介して送られ、送信シ
フトレジスタにロードされ、シフト出力される。
和バイト、スペースバイトおよびエンドバイトは
必要に応じ付加される。指令書込みシーケンスに
対して、MCC１１０は出力バイトストリームに
加えられる付加データワードＦ（16）Ａ（14）を出
力する。 表３および表４は、各バイトの種類に対する送
信シーケンサのアクテイビテイ、３つの指令メツ
セージの各々を形成するバイトの種類のシーケン
スをそれぞれ以下に詳述する。データバイトは、
出力レジスタフアイルから発生されるバイト、よ
つて開始されたMCC１１０から発生されるバイ
トである。 応答処理（第１３図および第１４図） 応答処理回路の優位性は、KSIカード２２０に
ある。例外はわずかな入力フアイル制御およびシ
ーケンス識別回路である。応答処理は２段階、す
なわち相１および相２で行われる。相１は、ビツ
ト／バイト変換、バイトの有効性のチエツク、メ
ツセージのデコードを実行する。相２は、応答メ
ツセージおよびシーケンス終了に対しバイト／ビ
ツトの書式形成を実行する責務を負う。相２の処
理の結果、デマンドおよび応答メツセージバイト
のためバイトの行先を異ならせ、デマンド／応答
の弁別が受信メツセージの第２の入力バイトで行
われるので、２段階が必要である。 相１の処理は、入力バイトのスタートビツトを
シフトすることによつて開始される。スタートビ
ツトが入力シフトレジスタの左端に到達すると、
相１の５ステツプのシーケンサが能動される。シ
ーケンサは５段パルス発生器を備えている。再
び、１または２以上のパルスがバイトの種類によ
つてマスクされる。５つのパルスが、５段受信バ
ツフアの逐次ロード、相１のバイトカウンタの増
加、入力シフトレジスタのクリアおよび／または
メツセージの種類のラツチ、ウエイトコードの抽
出（φ1のリセツトの結果、能動になる）、縦方向
のパリテイ部分和レジスタのロードまたは縦方向
のパリテイエラー状態のラツチおよび第２段受信
バツフアのロード（追加されたパリテイエラーお
よび／または第１番目のバイト状態と共に）、を
制御する。表５および表６は、各バイトの種類に
対する受信相１のシーケンサのアクテイビテイお
よび有効な受信メツセージに対するバイトの種類
のシーケンスをそれぞれ以下に詳述する。 相２の処理は、第２段受信バツフアがロードさ
れる時、メツセージの種類（相１）の復号化は第
２の入力バイトで実行される。次に、４ステツプ
の相２のシーケンサは能動にされる。シーケンサ
は４段のパルス発生器を備えている。１または２
以上のパルスはバイトの種類によつてマスクされ
る。４つのパルスは相２のバイトカウンタの逐次
クリア、前記バイトカウンタの増加、パリテイエ
ラー状態フリツプフロツプのパルス化、出力レジ
スタフアイルへの書込み（またはもしデマンドな
らばFIFOへの書込み）および応答シーケンス終
了、を制御する。後者のアクテイビテイに関して
は綿密さが必要である。指令状態フリツプフロツ
プのどれでもMCC１１０によつて監視される装
置ビジ−状態フラグを発生する。応答シーケンス
の有効終了の結果、このフリツプフロツプをリセ
ツトさせ、それでビジ−フラグは非能動になる。
それから、MCC１１０はデータを入力する。受
信されるデータが有効でないならば、ビジ−フラ
グはリセツトされなく、MCC１１０はその監視
ループにタイムアウトを出し、打ち切りおよび再
試行が要求される。 表７および表８は、各バイトの種類に対する相
２のシーケンサのアクテイビテイおよび有効な受
信メツセージに対するバイト種類のシーケンスを
それぞれ以下に詳述する。この場合、相１および
相２のシーケンサは一緒に結合される。この場合
には、後者は、それがアクテイビテイを開始する
ことができる前に、メツセージの第２の入力バイ
トの応答／デマンドを復号化することを待たねば
ならない。これは、相１の入力シフトレジスタに
よる第２および第３のバイトの受信との間の間隔
中、それが２つのバイト（クレートアドレスおよ
び識別子）を効果的に処理しなければならないこ
とを意味する。逆に、相１のアクテイビテイの結
果、相２のシーケンサが能動である間、第２段バ
ツフアをロードしてはいけない。 デマンド処理（第１３図および第１４図） デマンドメツセージに対しては、大部分の応答
分析が適用可能である。相１および相２の両方の
処理が必要である。相２の情報の行先に差が生じ
る。情報を入力レジスタフアイルに直ちに書込む
よりもむしろ、データは、CAMACコンパチブル
システムに基づく指令／応答シーケンスの割り込
みを避けるため中間の64ワード×８ビツトの
FIFOスタツクに転送される。 相３の処理は、排他的なデマンドメツセージ向
きである。その目的はデマンドメツセージのバイ
ト／ワード書式形成および次のLAM論理制御で
ある。相３のシーケンサは、デマンドデータが
FIFOを通して送られ、応答メツセージが進行中
でない時、能動にされ、上げられた最後のLAM
信号はMCC１１０によつてリセツトされる。相
３のシーケンサはまた、１サイクル−１バイトの
概念に基づいて方向づけられる。相３のシーケン
サは、バイトの種類によつてマスクされる１また
は２以上のパルスを有する４段のパルス発生器を
備えている。 ４つのパルスは、相３のバイトカウンタおよび
LAMマスクの逐次クリア、このバイトカウンタ
の増加、１バイトの情報のFIFOスタツクから入
力レジスタフアイルへの転送、LAM信号の立ち
上げ、を制御する。入力デマンドワードが正しく
書式形成され、次のLAM信号が上げられると、
デマンド処理の制御はMCC１１０に転送される。
後者は、Ｆ（10）Ａ（12）動作を有するデマンドメ
ツセージを入力しなければならない。LAM信号
はＦ（10）Ａ（12）動作でクリアされなければなら
ない。 表９および表10は、各バイトの種類に対する相
３のシーケンサのアクテイビテイおよび有効デマ
ンドメツセージに対するバイトの種類のシーケン
スをそれぞれ下記に詳述する。相２のシーケンサ
および相３のシーケンサは、入力レジスタフアイ
ルのアクセスの競合問題を避けるため一緒に結合
される。相３のシーケンサのパルスＳ１およびＳ
４は、相２の処理アクテイビテイにデマンドウイ
ンドウを確立するフリツプフロツプを制御する。
デマンドウインドウは、実際それがレジスタフア
イルに書込みを開始する以前に相２のシーケンサ
を瞬間的に一時停止することである。もし相３の
シーケンサが現在能動であるならば、遅延が存在
する。
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
表 10
相３の受信バイトシーケンス
バイト計数 デマンド
１ クレートの付加
２ 識別（信号）
３ エンド和
発明の概説
システムの関係内で、マイクロコンピユータで
なされるべきミニコンピユータのデマンドを可能
にし、マイクロコンピユータの制御下でミニコン
ピユータのコアメモリに保持されるプラントイメ
ージでなされるべき走査を可能にするためミニコ
ンピユータとマイクロコンピユータ間にインタフ
エースが設けられている。このインタフエースは
汎用であるように構成される。すなわち、システ
ムで使用されるミニコンピユータまたはマイクロ
コンピユータの種類の変更で、インタフエースの
限られた部分だけはその変更に適合するように再
設計される必要がある。好ましくは、インタフエ
ースは50フイートまでのツイストペアケーブルに
よつて結合される２つの部分（WPIカードおよ
びKCPカード）である。もしミニコンピユータ
が変更されるならば、WPIカードは取り替えら
れる。もしマイクロコンピユータが変更されるな
らば、KCPカードが変更される。したがつて、
もしどちらかのコンピユータが変更されるなら
ば、インタフエースはインタフエースの半分だけ
を再設計する必要があるため機能的にケーブルで
分離している。 詳細に説明すると、走査は、ミニコンピユータ
プログラムの介入なしにDMAチヤネルを介して
ミニコンピユータのメモリの遠隔入出力装置のイ
メージの形成および更新を与える。したがつて、
ソフトウエアのオーバヘツドは最少にされる。デ
マンドは、ミニコンピユータレベルのソフトウエ
アシステムに正規の走査プロセスを中断し、リア
ルタイムの特定の瞬時に特定のシステムポイント
への動作を実行する制御を与える。 走査／デマンド概念は全体のシステム動作を高
める。しかしながら、この種の混合動作は通信ア
クテイビテイの潜在的競合を持ち出す。一端での
ミニコンピユータの入出力バスおよび他端での遠
隔入出力装置のデータウエイは同時に通信動作を
開始することができる。インタフエース回路は競
合を解決し、優先動作を行うことを許し、低位の
優先動作を処理しなければならない。 この能力を与えるために、インタフエースのミ
ニコンピユータ部（WPI）およびインタフエー
スのマイクロコンピユータ（KCP）はプログラ
マブルシーケンサを使用する。シーケンサに含ま
れるフアームウエアプログラムは、シーケンサは
互いに通信でき、競合状態を適当に解決すること
ができる。 インタフエース回路の構造は、ミニコンピユー
タの入出力バスおよびミニコンピユータのデータ
ウエイのそれぞれのためのインタフエースブロツ
ク、一時的データおよびインタフエースを通る時
アドレス信号のバツフアリングまたは蓄積のため
の保持レジスタ、およびインタフエース動作を制
御するため２つのインタフエース部分のためのそ
れぞれのシーケンサを備えている。 それぞれのシーケンサプログラムは類似し、下
記のように配置される。 WPI KCP 走 査 走 査 直接出力 直接データ／遠隔 指令出力 直接入力 直接データ入力 DMA転送 遠隔状態入力 DMA転送 シーケンサの走査ルーチンは、バツクプレーン
およびポートインタフエースの両方からの入力が
監視されるアイドルループである。入力が検出さ
れると、プログラムは走査ルーチンから適当なデ
ータ転送ルーチンへの跳び越しを実行する。転送
ルーチンが終了後、走査ルーチンは再入される。 データ転送ルーチン中、入力は監視され続け
る。もし競合状態が生じるならば［唯一のデータ
転送が一度に起こり得る時、両端から同時データ
転送を同時に要求するアクテイビテイ］、ミニコ
ンピユータで開始される機能［デマンド］は優先
順位を与えられ、終了まで処理される。次に、遠
隔入出力装置で開始される機能［走査］は再開さ
れ、終了まで処理される。一般に、特定の実施例
では、WPIカードはKCPカードとのハンドシエ
ーキングを制御し、競合状態を解決する。 WPI／KCPの信号インタフエース、ドライ
バ／レシーバおよびシーケンサ回路の動作につい
ての詳細は下記に説明される。 コンピユータシステムのインタフエース ここに開示された入出力装置の重要な特性は、
その可搬性、すなわち、広範囲の中央プロセツサ
に容易に適合する特性である。遠隔入出力装置と
CPU間の信号通信は、２つのカードおよび相互
接続ケーブルによつて行われる。ここで説明され
ているKCP（CAMACコンピユータポート）カー
ド１１２はマスタクレート１０８内にある。他方
のカードは、インタフエースされるべき特定の
CPUの入出力バスにプラグで差し込まれる。後
者のカードはCPUの種類に応じて変更すること
ができ、この場合は、W2500コンピユータとイン
タフエースするように配置される。したがつて、
第１図の遠隔ポートインタフエース（WPIカー
ド）W2500コンピユータのために備えられてい
る。 KCPカード１１２およびWPIカード１１９は、
MCC１１０の制御下にあるコンピユータのメモ
リへのポートを与える。デイジタルコンピユータ
１０２は、ポートを通して従属容量でサービスを
リクエストする。情報転送は２つのモードの内の
一つのモードで行われる。指令／状態の交換およ
び一連の事象の見地から時間的に極めてあぶない
データの転送は直接チヤネルを介して行われる。
リスト転送およびプラントのイメージング
（MCC１１０は指定されたコアメモリを現データ
で絶えず更新する）は、DMAチヤネルを介して
行われる。 上述したようにKCPカード１１２は、
CAMAC遠隔入出力装置と予め選択されたCPU
１０２間の16ビツトの並列通信リンクとして特定
のCPUインタフエースと共に使用するように意
図されている。CPU１０２は直接指令出力を使
用することでアクテイビテイをリクエストするだ
けである。その直接指令出力のデータフイールド
は実行されるべき機能または直接データ出力を特
定する。この意味で、CPU１０２はMCC１１０
に対してスレーブである。CPU１０２とMCC１
１０との情報転送について説明すると、出力転送
はCPU１０２からMCC１１０へ通信される情報
に帰する。逆に、入力転送はMCC１１０から
CPU１０２への通信に帰する。 １ 直接出力 直接出力の転送はCPU１０２によつて開始さ
れる。遠隔入出力装置へ通信されるべき情報の内
容は、制御線または特定のアドレスビツトによつ
てCPUインタフエースに指定される指令または
データのどちらかである。CPUインタフエース
のプログラマブルシーケンサは、KCPカードに
よつてアテンシヨンをリクエストするためその走
査を中断する。このリクエストに応答して、
KCPカード１１２のプログラマブルシーケンサ
は、必要なリクエストを実行し、ハンドシエーキ
ングを肯定応答するためその走査を中断する。
KCPシーケンサはCPUインタフエースによつて
与えられる指令／データ指示信号を監視し、この
情報を適当なレジスタにロードし、対応する
LAM状態ビツトをセツトし、そのLAM信号を上
げる。次に、KCPカード１１２はLAM状態入力
の保留、LAM信号のクリア、およびMCC１１０
による適当なレジスタの読出しを休止する。その
走査を再開する前に、KCP１１２はCPUインタ
フエースとのハンドシエーキングを終了する。 ２ 直接入力 直接入力転送は、遠隔状態であれあるいは入力
データであれ、MCC１１０によつて開始される。
書込遠隔状態指令または書込入力データ指令のど
ちらかに応じて、KCPカードのシーケンサは、
その走査を中断し、CPUインタフエースへ中継
されるべき遠隔状態／データ指示信号を適当にセ
ツトし、CPUインタフエースによるアテンシヨ
ンをリクエストする。開始指令はまた、MCC１
１０によつて監視されるデバイスビジ−状態ビツ
トをセツトさせる。 CPUインタフエースのシーケンサは、情報転
送を容易にするために必要なリクエスト／肯定応
答のハンドシエーキングを実行するためその走査
を中断する。ハンドシエーキングの終了の際、
KCPカード１１２は、情報がCPU１０２へ転送
されたことを確信させる。次に、KCPカード１
１２はそのデバイスビジ−状態をリセツトし、そ
の走査を再開する。MCC１１０はデバイスビジ
−状態を監視しているので、リクエストされた転
送が終了していることの指示を受信する。万一ビ
ジ−状態が数ミリ秒以内で非能動にならないなら
ば、MCC回路に含まれている総計タイマが切れ、
打ち切りおよび再試行を起こさせる。 ３ DMA転送 入力および出力のDMA転送はMCC１１０によ
つて開始される。ブロツク転送が必要である場合
には、MCC１１０はまた、特定の転送に使用さ
れるコアメモリのアドレスおよびワード計数状態
の制御を維持する。この情報は、直接指令／デー
タチヤネルを介して転送するしばらく前にMCC
１１０へ中継される。 CPUインタフエースのレジスタにおけるより
もむしろMCC１１０におけるアドレスおよびワ
ード計数の制御と共に、MCC１１０は作業メモ
リを備えているので、CPUプログラムは、種々
のアナログの接点入力および／または接点出力の
遠隔点を直接チヤネル初期設定ルーチンで非隣接
のコア記憶位置に割り当てる。MCC１１０は、
種々の遠隔入力点を走査し、点／コアのアドレス
の相関関係を実行し、遠隔プラントのコアイメー
ジを更新するため予めプログラムされている。出
力点のために、MCCサブルーチンは、ある記憶
位置を周期的に抽出し、コアのアドレス／点の相
関関係を実行し、現データパターンを出力するよ
うに付加されることができる。この構成の利点
は、それがCPUプログラムの制御とは独立して
動作する（初期設定は除く）ことである。プログ
ラムはロードまたは記憶の交換でもつぱらコアメ
モリと相互に作用する。しかしながら、これは、
一連の事象の臨界的用途のため直接チヤネルを介
しての直接プログラムの介入を阻まないし、指令
転送を介して優先順位を与えることができる
（CRTへおよびCRTからのような）リスト転送
を阻まない。 ａ DMA入力（コアへの書込み） もしメモリアドレスがMCC１１０へ通信され
るならば、後者は、まずデータを出力し、次にメ
モリアドレスをKCPカード１１２に出力するこ
とによりある時間でDMA入力転送を開始する。
データは、２相入力動作の第２の相の間、その存
在を確かめるためにまずKCP１１２へ供給され
る。DMA転送の第１の相、すなわちCPUインタ
フエースへのメモリアドレスの通信は、DMAの
入出力は両方共同一であるが、なお別々のNAF
コードが入力および出力をそれぞれ識別するため
に使用される。両者は、KCPのメモリアドレス
レジスタの書込みおよびデバイスビジ−状態のセ
ツトを達成するが、その各々はKCPのシーケン
サによつて実行されるべき別々のプログラムをト
リガする。 MCC入力コードに応答して、KCPのシーケン
サは、その走査を中断し、CPUインタフエース
のアテンシヨンをリクエストする。インタフエー
スのシーケンサは、それ自身のメモリアドレスレ
ジスタへのメモリアドレスの転送を容易にするた
めに必要なリクエスト／肯定応答のハンドシエー
キングを実行するためその走査を中断する。この
転送に続き、KCPのシーケンサは、その保持レ
ジスタへの入力データワードの転送を促進するた
めに必要なリクエスト／肯定応答のハンドシエー
キングを実行するCPUインタフエースのアテン
シヨンを直ちにリクエストする。次に、CPUイ
ンタフエースはDMA書込みサイクルを実行し、
このサイクル後、KCPカード１１２とのハンド
シエーキングを終了する。KCPシーケンサはそ
のデバイスビジ−状態をリセツトし、その走査を
再開する。 ｂ DMA出力（コアからの読出し） DMA出力の転送は入力転送と同様な方法で開
始される。メモリアドレスの転送は上述のように
達成される。しかしながら、KCPのシーケンサ
は、CPUインタフエースによつて監視される
DMA方向指示子の信号をセツトする。次に、
CPUインタフエースはDMA読出しサイクルをリ
クエストする。このメモリサイクルの終了の際、
CPUインタフエースはKCPカード１１２のアテ
ンシヨンをリクエストする。KCPのシーケンサ
はワード転送を容易にするために必要なハンドシ
エーキングを実行し、その後そのデバイスビジ−
状態をリセツトし、その走査を再開する。ビジ−
状態を監視しているMCC１１０は出力ワードを
検索する。
なされるべきミニコンピユータのデマンドを可能
にし、マイクロコンピユータの制御下でミニコン
ピユータのコアメモリに保持されるプラントイメ
ージでなされるべき走査を可能にするためミニコ
ンピユータとマイクロコンピユータ間にインタフ
エースが設けられている。このインタフエースは
汎用であるように構成される。すなわち、システ
ムで使用されるミニコンピユータまたはマイクロ
コンピユータの種類の変更で、インタフエースの
限られた部分だけはその変更に適合するように再
設計される必要がある。好ましくは、インタフエ
ースは50フイートまでのツイストペアケーブルに
よつて結合される２つの部分（WPIカードおよ
びKCPカード）である。もしミニコンピユータ
が変更されるならば、WPIカードは取り替えら
れる。もしマイクロコンピユータが変更されるな
らば、KCPカードが変更される。したがつて、
もしどちらかのコンピユータが変更されるなら
ば、インタフエースはインタフエースの半分だけ
を再設計する必要があるため機能的にケーブルで
分離している。 詳細に説明すると、走査は、ミニコンピユータ
プログラムの介入なしにDMAチヤネルを介して
ミニコンピユータのメモリの遠隔入出力装置のイ
メージの形成および更新を与える。したがつて、
ソフトウエアのオーバヘツドは最少にされる。デ
マンドは、ミニコンピユータレベルのソフトウエ
アシステムに正規の走査プロセスを中断し、リア
ルタイムの特定の瞬時に特定のシステムポイント
への動作を実行する制御を与える。 走査／デマンド概念は全体のシステム動作を高
める。しかしながら、この種の混合動作は通信ア
クテイビテイの潜在的競合を持ち出す。一端での
ミニコンピユータの入出力バスおよび他端での遠
隔入出力装置のデータウエイは同時に通信動作を
開始することができる。インタフエース回路は競
合を解決し、優先動作を行うことを許し、低位の
優先動作を処理しなければならない。 この能力を与えるために、インタフエースのミ
ニコンピユータ部（WPI）およびインタフエー
スのマイクロコンピユータ（KCP）はプログラ
マブルシーケンサを使用する。シーケンサに含ま
れるフアームウエアプログラムは、シーケンサは
互いに通信でき、競合状態を適当に解決すること
ができる。 インタフエース回路の構造は、ミニコンピユー
タの入出力バスおよびミニコンピユータのデータ
ウエイのそれぞれのためのインタフエースブロツ
ク、一時的データおよびインタフエースを通る時
アドレス信号のバツフアリングまたは蓄積のため
の保持レジスタ、およびインタフエース動作を制
御するため２つのインタフエース部分のためのそ
れぞれのシーケンサを備えている。 それぞれのシーケンサプログラムは類似し、下
記のように配置される。 WPI KCP 走 査 走 査 直接出力 直接データ／遠隔 指令出力 直接入力 直接データ入力 DMA転送 遠隔状態入力 DMA転送 シーケンサの走査ルーチンは、バツクプレーン
およびポートインタフエースの両方からの入力が
監視されるアイドルループである。入力が検出さ
れると、プログラムは走査ルーチンから適当なデ
ータ転送ルーチンへの跳び越しを実行する。転送
ルーチンが終了後、走査ルーチンは再入される。 データ転送ルーチン中、入力は監視され続け
る。もし競合状態が生じるならば［唯一のデータ
転送が一度に起こり得る時、両端から同時データ
転送を同時に要求するアクテイビテイ］、ミニコ
ンピユータで開始される機能［デマンド］は優先
順位を与えられ、終了まで処理される。次に、遠
隔入出力装置で開始される機能［走査］は再開さ
れ、終了まで処理される。一般に、特定の実施例
では、WPIカードはKCPカードとのハンドシエ
ーキングを制御し、競合状態を解決する。 WPI／KCPの信号インタフエース、ドライ
バ／レシーバおよびシーケンサ回路の動作につい
ての詳細は下記に説明される。 コンピユータシステムのインタフエース ここに開示された入出力装置の重要な特性は、
その可搬性、すなわち、広範囲の中央プロセツサ
に容易に適合する特性である。遠隔入出力装置と
CPU間の信号通信は、２つのカードおよび相互
接続ケーブルによつて行われる。ここで説明され
ているKCP（CAMACコンピユータポート）カー
ド１１２はマスタクレート１０８内にある。他方
のカードは、インタフエースされるべき特定の
CPUの入出力バスにプラグで差し込まれる。後
者のカードはCPUの種類に応じて変更すること
ができ、この場合は、W2500コンピユータとイン
タフエースするように配置される。したがつて、
第１図の遠隔ポートインタフエース（WPIカー
ド）W2500コンピユータのために備えられてい
る。 KCPカード１１２およびWPIカード１１９は、
MCC１１０の制御下にあるコンピユータのメモ
リへのポートを与える。デイジタルコンピユータ
１０２は、ポートを通して従属容量でサービスを
リクエストする。情報転送は２つのモードの内の
一つのモードで行われる。指令／状態の交換およ
び一連の事象の見地から時間的に極めてあぶない
データの転送は直接チヤネルを介して行われる。
リスト転送およびプラントのイメージング
（MCC１１０は指定されたコアメモリを現データ
で絶えず更新する）は、DMAチヤネルを介して
行われる。 上述したようにKCPカード１１２は、
CAMAC遠隔入出力装置と予め選択されたCPU
１０２間の16ビツトの並列通信リンクとして特定
のCPUインタフエースと共に使用するように意
図されている。CPU１０２は直接指令出力を使
用することでアクテイビテイをリクエストするだ
けである。その直接指令出力のデータフイールド
は実行されるべき機能または直接データ出力を特
定する。この意味で、CPU１０２はMCC１１０
に対してスレーブである。CPU１０２とMCC１
１０との情報転送について説明すると、出力転送
はCPU１０２からMCC１１０へ通信される情報
に帰する。逆に、入力転送はMCC１１０から
CPU１０２への通信に帰する。 １ 直接出力 直接出力の転送はCPU１０２によつて開始さ
れる。遠隔入出力装置へ通信されるべき情報の内
容は、制御線または特定のアドレスビツトによつ
てCPUインタフエースに指定される指令または
データのどちらかである。CPUインタフエース
のプログラマブルシーケンサは、KCPカードに
よつてアテンシヨンをリクエストするためその走
査を中断する。このリクエストに応答して、
KCPカード１１２のプログラマブルシーケンサ
は、必要なリクエストを実行し、ハンドシエーキ
ングを肯定応答するためその走査を中断する。
KCPシーケンサはCPUインタフエースによつて
与えられる指令／データ指示信号を監視し、この
情報を適当なレジスタにロードし、対応する
LAM状態ビツトをセツトし、そのLAM信号を上
げる。次に、KCPカード１１２はLAM状態入力
の保留、LAM信号のクリア、およびMCC１１０
による適当なレジスタの読出しを休止する。その
走査を再開する前に、KCP１１２はCPUインタ
フエースとのハンドシエーキングを終了する。 ２ 直接入力 直接入力転送は、遠隔状態であれあるいは入力
データであれ、MCC１１０によつて開始される。
書込遠隔状態指令または書込入力データ指令のど
ちらかに応じて、KCPカードのシーケンサは、
その走査を中断し、CPUインタフエースへ中継
されるべき遠隔状態／データ指示信号を適当にセ
ツトし、CPUインタフエースによるアテンシヨ
ンをリクエストする。開始指令はまた、MCC１
１０によつて監視されるデバイスビジ−状態ビツ
トをセツトさせる。 CPUインタフエースのシーケンサは、情報転
送を容易にするために必要なリクエスト／肯定応
答のハンドシエーキングを実行するためその走査
を中断する。ハンドシエーキングの終了の際、
KCPカード１１２は、情報がCPU１０２へ転送
されたことを確信させる。次に、KCPカード１
１２はそのデバイスビジ−状態をリセツトし、そ
の走査を再開する。MCC１１０はデバイスビジ
−状態を監視しているので、リクエストされた転
送が終了していることの指示を受信する。万一ビ
ジ−状態が数ミリ秒以内で非能動にならないなら
ば、MCC回路に含まれている総計タイマが切れ、
打ち切りおよび再試行を起こさせる。 ３ DMA転送 入力および出力のDMA転送はMCC１１０によ
つて開始される。ブロツク転送が必要である場合
には、MCC１１０はまた、特定の転送に使用さ
れるコアメモリのアドレスおよびワード計数状態
の制御を維持する。この情報は、直接指令／デー
タチヤネルを介して転送するしばらく前にMCC
１１０へ中継される。 CPUインタフエースのレジスタにおけるより
もむしろMCC１１０におけるアドレスおよびワ
ード計数の制御と共に、MCC１１０は作業メモ
リを備えているので、CPUプログラムは、種々
のアナログの接点入力および／または接点出力の
遠隔点を直接チヤネル初期設定ルーチンで非隣接
のコア記憶位置に割り当てる。MCC１１０は、
種々の遠隔入力点を走査し、点／コアのアドレス
の相関関係を実行し、遠隔プラントのコアイメー
ジを更新するため予めプログラムされている。出
力点のために、MCCサブルーチンは、ある記憶
位置を周期的に抽出し、コアのアドレス／点の相
関関係を実行し、現データパターンを出力するよ
うに付加されることができる。この構成の利点
は、それがCPUプログラムの制御とは独立して
動作する（初期設定は除く）ことである。プログ
ラムはロードまたは記憶の交換でもつぱらコアメ
モリと相互に作用する。しかしながら、これは、
一連の事象の臨界的用途のため直接チヤネルを介
しての直接プログラムの介入を阻まないし、指令
転送を介して優先順位を与えることができる
（CRTへおよびCRTからのような）リスト転送
を阻まない。 ａ DMA入力（コアへの書込み） もしメモリアドレスがMCC１１０へ通信され
るならば、後者は、まずデータを出力し、次にメ
モリアドレスをKCPカード１１２に出力するこ
とによりある時間でDMA入力転送を開始する。
データは、２相入力動作の第２の相の間、その存
在を確かめるためにまずKCP１１２へ供給され
る。DMA転送の第１の相、すなわちCPUインタ
フエースへのメモリアドレスの通信は、DMAの
入出力は両方共同一であるが、なお別々のNAF
コードが入力および出力をそれぞれ識別するため
に使用される。両者は、KCPのメモリアドレス
レジスタの書込みおよびデバイスビジ−状態のセ
ツトを達成するが、その各々はKCPのシーケン
サによつて実行されるべき別々のプログラムをト
リガする。 MCC入力コードに応答して、KCPのシーケン
サは、その走査を中断し、CPUインタフエース
のアテンシヨンをリクエストする。インタフエー
スのシーケンサは、それ自身のメモリアドレスレ
ジスタへのメモリアドレスの転送を容易にするた
めに必要なリクエスト／肯定応答のハンドシエー
キングを実行するためその走査を中断する。この
転送に続き、KCPのシーケンサは、その保持レ
ジスタへの入力データワードの転送を促進するた
めに必要なリクエスト／肯定応答のハンドシエー
キングを実行するCPUインタフエースのアテン
シヨンを直ちにリクエストする。次に、CPUイ
ンタフエースはDMA書込みサイクルを実行し、
このサイクル後、KCPカード１１２とのハンド
シエーキングを終了する。KCPシーケンサはそ
のデバイスビジ−状態をリセツトし、その走査を
再開する。 ｂ DMA出力（コアからの読出し） DMA出力の転送は入力転送と同様な方法で開
始される。メモリアドレスの転送は上述のように
達成される。しかしながら、KCPのシーケンサ
は、CPUインタフエースによつて監視される
DMA方向指示子の信号をセツトする。次に、
CPUインタフエースはDMA読出しサイクルをリ
クエストする。このメモリサイクルの終了の際、
CPUインタフエースはKCPカード１１２のアテ
ンシヨンをリクエストする。KCPのシーケンサ
はワード転送を容易にするために必要なハンドシ
エーキングを実行し、その後そのデバイスビジ−
状態をリセツトし、その走査を再開する。ビジ−
状態を監視しているMCC１１０は出力ワードを
検索する。
【表】
【表】
イスビジー
ブロツク図 第１５図はKCPカード１１２を構成する基本
的な機能回路を示している。このブロツク図は情
報転送を取り巻く特定の事象シーケンスを理解す
る助けとなる。特に注目する点は下記に示されて
いる。 １ 16の差動レシーバ２３０はCPUインタフエ
ースから出力データを受け取。 ２ ４ワード×16ビツトのレジスタフアイル２３
２は出力データを記憶するように備えられてい
る。４つのレジスタのうちの３つのレジスタ
は、(a)直接出力指令、(b)直接出力データ、(c)
DMA出力データを記憶するために使用され
る。 出力レジスタフアイル２３２は適当なNAF
コードに応答してMCC１１０によつて読出さ
れる。第４番目のレジスタはこの用途では使用
されない。 ３ 出力フアイル選択回路２３４は、出力フアイ
ルの内容をロードし、表示するために設けられ
ている。 ４ ３ビツト状態レジスタ２３６は機能弁別のた
めに備えられている。 ５ ８つの２：１マルチプレクサ２３８は、８ビ
ツトのハード配線されるカード記述子情報（カ
ードの機能、カードの番号などを示す）および
３ビツトの状態情報を多重化するために設けら
れている。その結果、読出しデータを形成する
ように出力レジスタフアイル２３２からの16ビ
ツトのデータで配線多重化（コレクタオア結
合）される。 ６ 16のレシーバは４ワード×16ビツトの入力レ
ジスタフアイル２４２に記憶されるデータを書
込みバス２４０から受け取る。 ４つのレジスタは、(a)直接遠隔入力状態、(b)
直接入力データ、(c)DMA入力データ、(d)
DMAアドレスを記憶するために使用中であ
る。 このレジスタ２４２は適当なNAFコードに
応答してMCC１１０によつてロードされる。 ７ 入力フアイル選択回路２４４は、入力フアイ
ル２４２の各レジスタの内容をロードし、表示
するために設けられている。 ８ 16の差動ドライバ２４６は、CPUインタフ
エースへ入力情報を中継するために備えられて
いる。 ９ 差動ドライバおよびレシーバ２４８はKCP
カード１１２とCPUインタフエース間のリク
エスト／肯定応答のハンドシエーキングのため
に設けられている。 10 差動レシーバ２５０は、CPUインタフエー
スからの指令／データ直接出力の指示子信号の
ために設けられている。 11 ２つの差動ドライバ２５２はCPUインタフ
エースへ中継される状態／データ直接入力およ
びDMAのDNR入力の指示子信号のために設け
られている。 12 差動レシーバ２５４およびデータウエイドラ
イバ２５６は遠隔入出力装置をリセツトさせる
初期設定信号のために設けられている。 13 ROMデコード回路２５８は、データウエイ
からの得られた機能およびサブアドレスの両方
をデコードするために設けられている。 14 プログラマブルシーケンサ２６０は、CPU
インタフエースとデータウエイの両方とのハン
ドシエーキングおよび事象シーケンス制御を調
整する。 15 フリツプフロツプ２６２は、バスタイミング
信号でゲートされる適当なNAFコードによつ
てセツトされ、プログラマブルシーケンサ２６
０によつて走査される。フリツプフロツプ２６
２はKCPのシーケンサとデータウエイ間の非
同期タイミング問題を解決する。 動 作 KCPプログラマブルシーケンサ２６０は、
KCPカード１１２に要求された種々の制御監視
機能を実行する。それはROM論理回路および４
つの命令レパートリーを使用する。 ａ OP（出力パルス） 特定の線に約250ナノ秒
のパルスを出力する。 ｂ PP（一時中止） 特定の入力がハイレベルに
なるまで、休止する。 ｃ IF（もし） 特定の入力がローレベルならば
次の命令をスキツプする。 ｄ UJ（無条件飛び越し） ROMプログラムの
特定の場所に飛び越す。 これらの命令は、CPU１０２で幾つかの種類
の情報転送を行う際、KCPカード１１２で果た
される役目を調整するプログラムに配置されてい
る。５つの一般プログラム、すなわち、直接出
力、遠隔状態入力、直接データ入力、DMA出力
およびDMA入力がこの場合に設けられている。
特定のプログラムへのエントリは第４番目のプロ
グラム、すなわち走査プログラムの制御下にあ
る。 走査プログラムは打ち切り指令Ｆ（25）Ａ（12）
または初期設定信号（Ｚ）に応答して最初に入力
される。走査プログラムは、KCPのシーケンサ
２６０をして５つの入力線を逐次監視させ、５つ
の入力線のうちの一つにヒツトが生じるならば、
適当なプログラムへ飛び越す。プログラムの終了
の際、UJ命令は制御を走査へ戻す。後続する解
析は、各種類の転送中KCPのシーケンサ２６０
の見地から事象シーケンスを調べる。 １ 直接出力 直接出力の転送（指令またはデータのどちら
か）は、遠隔入出力装置とのインタフエースを通
つてCPU１０２によつて開始される唯一の転送
である。走査中監視される５つの入力のうちの一
つであるDOR信号は上げられ、走査で遭遇する
有効ヒツトの結果、直接出力ルーチンへ飛び越
す。シーケンサが指令／データの指示子信号をチ
エツクし、もしそれがハイレベルであるならば、
情報は指令出力レジスタへラツチされ、指令
LAM状態ビツトはセツトされる。もし指令／デ
ータの指示子信号がローレベルであるならば、情
報は直接出力データレジスタへラツチされ、直接
出力データLAM状態ビツトはセツトされる。と
にかく、LAMは上げられる。保留の状態入力Ｆ
（１）Ａ（14），LAMのＦ（23）Ａ（12）のクリア、
MCCによるデータの読出しを休止する。これは、
指令出力レジスタのためのＦ（１）Ａ（11）コード
または直接出力データレジスタのためのＦ（０）
Ａ（12）コードで達成される。この読出しに続い
て、KCPのシーケンサは転送の終了を示すDOA
信号を上げる。次に、それはDOR信号のクリア
を一時中止し、DOAをローレベルにし、転送を
トリガするフリツプフロツプをリセツトし、その
走査を再開する。 ２ 直接遠隔状態入力 Ｆ（17）Ａ（15）のコード化動作は、KCPカー
ド１１２の遠隔状態入力レジスタへ遠隔状態を書
込む。それはまた、その出力が走査によつて監視
される線のうちの一つであるフリツプフロツプを
セツトする。同じフリツプフロツプは、この時能
動にされるデバイスビジ−状態信号源として作用
する。走査によつて遭遇される有効ヒツトの結
果、遠隔状態入力ルーチンに飛び越す。KCPの
シーケンサは遠隔状態／データの指示子信号を論
理１にセツトし、遠隔状態入力レジスタの内容を
DATI線へゲートし、DIRを上げる。プログラム
はDORまたはDIAのどちらかをチエツクする。 MCC１１０が遠隔状態入力を開始すると同時
にCPU１０２は直接出力転送をリクエストする
ことが可能である。発生するかもしれない競合問
題を阻止するために、KCPカード１１２はDIR
線およびDIA線を監視する。万一前者が能動であ
るならば、KCPのシーケンサは直接出力ルーチ
ンへ飛び越し、このルーチンを実行し、走査へ戻
り、遠隔状態フリツプフロツプのビツトを検出
し、遠隔状態入力ルーチンへ戻る。 一般に、競合状態はなく、CPUインタフエー
スは遠隔状態を入力し、それをCPU１０２へ中
継し、DIA信号を上げる。次に、KCPのシーケ
ンサはDIR信号をローレベルにして、遠隔状態／
データの指示子をクリアし、DATI線から遠隔状
態を除き、走査フリツプフロツプをリセツトし、
後者のアクテイビテイの結果としてデバイスビジ
−状態フラグを非能動にする。したがつて、この
状態を監視しているMCC１１０は転送の終了を
知らされる。 ３ 直接データ入力 直接入力データは遠隔状態と同様な方法で転送
される。それは、MCC１１０がKCPカード１１
２の入力データレジスタへの書込みを実行する
時、トリガされる。この動作はまた、その出力は
走査プログラムによつて監視される５つの線のう
ちの別の線であるフリツプフロツプをセツトす
る。遭遇するヒツトは直接データ入力ルーチンへ
飛び越させる。KCPのシーケンサは直接データ
入力レジスタの内容をDATIへゲートする。遠隔
状態／データの指示子信号はハイレベルにセツト
されない。このルーチンの残りの部分は遠隔状態
入力のそれと同じである。 ４ DMA転送 下記の説明は、メモリの開始アドレスおよび可
能なワード計数情報がある時点よりも以前に直接
出力チヤネルを介してMCC１１０へ通信された
という過程に基づく。この情報が与えられると、
MCC１１０はDMA出力または入力転送のどちら
かを開始する。 ａ DMA入力（コアへの書込み） CPU１０２へ転送されるべきデータはＦ（16）
Ａ（13）のコード化データウエイ動作へ供給され
る。これは、Ｆ（17）Ａ（14）の動作を伴い、指定
されたメモリアドレスをメモリアドレスレジスタ
へ書込む。同じ動作はまた、その出力がデバイス
ビジ−状態を発生し、走査によつて監視されるフ
リツプフロツプをセツトする。走査によつて遭遇
される有効ヒツトの結果、DMA入力ルーチンへ
飛び越す。プログラムは、メモリアドレスレジス
タの内容をDATI線へゲートさせ、DMAIR線を
上げられるようにする。KCPのシーケンサは、
発生するかもしれない競合問題を阻止するために
DORおよびDMAIAの両方のチエツクを実行す
る。もしいかなる競合問題もないならば、CPU
インタフエースはメモリアドレスをラツチする。
DMA DRNはセツトされていないため、CPUイ
ンタフエースは、DMAコア書込みサイクルが
DMAIAに追従し、これを上げることを知らされ
る。次に、KCPのシーケンサはDATI線からメモ
リアドレスを除き、DMAIRをクリアする。 DMA入力ルーチンの次の相は、CPUインタフ
エースへの入力データワードの通信を伴う。
KCPのシーケンサは入力データレジスタの内容
をDATI線へゲートし、再びDMAIRを上げる。
CPUインタフエースはそのDMA入力ルーチンへ
ロツクされ、よつてこの時に競合問題の可能性を
除去する。CPUインタフエースは入力データを
受け取り、DMAコア書込みを実行し、DMAIA
に応動する。この信号を受信すると、KCPのシ
ーケンサはDMAIA線からデータを除き、その
DMAIRをローレベルにし、適当な走査フリツプ
フロツプをリセツトする。この最後のアクテイビ
テイはデバイスビジ−状態をクリアし、よつて転
送終了をMCCに知らせる。 ｂ DMA出力（コアからの読出し） Ｆ（17）Ａ（11）のコード化動作は、カードのメ
モリアドレスレジスタへメモリアドレスを書込
む。それはまた、その出力がデバイスビジ−状態
を能動にし、走査によつて監視されるフリツプフ
ロツプをセツトする。走査プログラムによつて遭
遇される有効ヒツトの結果、DMA出力ルーチン
へ飛び越す。このプログラムは、メモリアドレス
レジスタの内容をDATI線へゲートさせ、DMA
コア読出しは実行されるべきであることをCPU
インタフエースに示すようにDMA DRN信号を
ハイレベルにセツトさせ、DMAIR線を上げられ
るようにさせる。次に、KCPのシーケンサは、
発生するかもしれない競合問題を阻止するために
DORおよびDMAIAの両方のチエツクを実行す
る。もしいかなる競合問題もないならば、CPU
インタフエースはメモリアドレスおよび転送方向
をラツチし、DMAIAを上げる。KCPカード１１
２はメモリアドレスをDATI線から除き、
DMAIR線およびDMA DRN線の両方をクリア
する。それから、KCPのシーケンサはCPUイン
タフエースからDAMOR信号を監視する。これ
は、DMAコア読出しが実行されたことおよびデ
ータはDATO線で待機していることを示してい
る。データはKCPカード１１２のDMA出力デー
タレジスタへラツチされる。KCPのシーケンサ
はカードビジ−状態を非能動にする走査フリツプ
フロツプをリセツトし、Ｆ（０）Ａ（13）動作を介
してMCC１１０によるデータの保留読出しを休
止する。次に、KCPのシーケンサはDMAOA線
を上げ、DMAORのクリアを一時中止し、
DMAOA線をローレベルにし、走査プログラム
を再開する。 第１６図のWPIカード１１９は、W2500CPU
とCAMAC遠隔入出力装置間の16ビツトの並列通
信リンクとしてKCPカード１１２と共に使用さ
れる。WPIカード１１９は、情報の直接および
DMA転送の両者のための回路を備えている。前
述のように、全体としてのコンピユータポート
は、遠隔入出力装置のマスタクレートコントロー
ラ１１０の制御下にある。CPU１０２は、直接
指令出力（IOAD８＝１）または直接データ出力
（IOAD８＝０）を使用することによつて、アク
テイビテイをリクエストするだけである。その出
力データのフイールドは実行されるべき機能を特
定する。この意味で、CPU１０２は、MCC１１
０に対してスレーブである。 １ 直接出力 直接出力転送はCPU１０２によつて開始され
る。遠隔入出力装置へ通信されるべき情報の内容
は、IOAD８＝１またはIOAD８＝０のそれぞれ
によつて指定される指令またはデータのいずれか
である。情報の通信はWPIカード１１９によつ
てどちらの場合も同一に扱われる。IOAD８は、
W2500の直接入出力サイクル中16ビツトのデータ
と共にラツチされる。WPIカード１１９のプロ
グラマブルシーケンサは、KCPカード１１２と
共に必要なリクエスト／肯定応答のハンドシエー
キングを実行するためにその走査を中断する。転
送が終了すると、WPIのシーケンサは適当なカ
ード状態フリツプフロツプをセツトし、割り込み
信号を上げ、保留のCPUの肯定応答を休止し、
保留のカード状態入力を休止し、その走査を再開
する。直接およびDMA出力データは両方共同一
の１６の差動ドライバへ多重化されるけれども、
各転送モードは、DMAブロツク転送中データの
損失なしでプログラムの介入を許すように別々の
出力データレジスタおよび別々のリクエスト／肯
定応答のハンドシエーキングを介して達成され
る。 ２ 直接入力 直接入力転送は、遠隔状態または入力データの
いずれの場合もマスタクレートコントローラ１１
０によつて開始される。WPIカード１１９のプ
ログラマブルシーケンサは、KCPカード１１２
からの直接入力のリクエストに応答してその走査
を中断する。１６の差動レシーバは遠隔状態また
はデータを受け取る。この遠隔状態またはデータ
は、その後入力データレジスタにラツチされる。
直接入力転送およびDMA入力転送の両方はマス
タクレートコントローラ１１０によつて開始され
るため、別々の入力レジスタは不要である。別々
のリクエスト／肯定応答のハンドシエーキングが
備えられている。直接入力転送中、WPIカード
１１９は状態／データの指示子信号を監視し、カ
ード状態（差動レシーバを介して転送される遠隔
状態と間違えられるべきでない）のフリツプフロ
ツプを適当にセツトする。次に、WPIカード１
１９は、W2500の割り込み信号を上げ、保留のカ
ード状態入力を休止し、W2500のIOA入力を介し
ての保留の直接入力を休止し、KCPカード１１
２とのハンドシエーキングを終了し、その走査を
再開する。 ３ 直接インタフエース制御 直接チヤネルの４つの特別の指令によつて、
WPIカードとKCPカード間で16ビツトの情報は
転送されない。開始走査指令（IOAD８＝１，
IOAS９＝１，IOAD１０＝１）は、WPIのプロ
グラマブルシーケンサをアイドル休止状態から
WPI／KCPの交換を開始する幾つかの状態のう
ちの能動走査状態へ飛び越させる。打ち切り
WPI指令（IOAD８＝１，IOAD１０＝１）は、
保守パネルのリセツトボタンを押下すると、
WPIカード１１９をリセツトさせる。WPIのシ
ーケンサは、打ち切りWPIに応答してそのアイ
ドル状態に戻る。初期設定指令（IOAD８＝１，
IOAS９＝１）によつて、KCPカード１１２に約
10マイクロ秒のパルスを送信する。このパルス
は、マスタクレートデータウエイのリセツト線
（初期設定）へ直接結合される。最後の指令は
WPI状態入力（IOAD７＝１，IOAD８＝１）で
あり、これによつて、WPIカード１１９は16ビ
ツトのカード状態／デバイス番号をそのデータ線
へゲートさせる。 W2500のIOAアドレスコードの要約は下記の表
のようになる。
ブロツク図 第１５図はKCPカード１１２を構成する基本
的な機能回路を示している。このブロツク図は情
報転送を取り巻く特定の事象シーケンスを理解す
る助けとなる。特に注目する点は下記に示されて
いる。 １ 16の差動レシーバ２３０はCPUインタフエ
ースから出力データを受け取。 ２ ４ワード×16ビツトのレジスタフアイル２３
２は出力データを記憶するように備えられてい
る。４つのレジスタのうちの３つのレジスタ
は、(a)直接出力指令、(b)直接出力データ、(c)
DMA出力データを記憶するために使用され
る。 出力レジスタフアイル２３２は適当なNAF
コードに応答してMCC１１０によつて読出さ
れる。第４番目のレジスタはこの用途では使用
されない。 ３ 出力フアイル選択回路２３４は、出力フアイ
ルの内容をロードし、表示するために設けられ
ている。 ４ ３ビツト状態レジスタ２３６は機能弁別のた
めに備えられている。 ５ ８つの２：１マルチプレクサ２３８は、８ビ
ツトのハード配線されるカード記述子情報（カ
ードの機能、カードの番号などを示す）および
３ビツトの状態情報を多重化するために設けら
れている。その結果、読出しデータを形成する
ように出力レジスタフアイル２３２からの16ビ
ツトのデータで配線多重化（コレクタオア結
合）される。 ６ 16のレシーバは４ワード×16ビツトの入力レ
ジスタフアイル２４２に記憶されるデータを書
込みバス２４０から受け取る。 ４つのレジスタは、(a)直接遠隔入力状態、(b)
直接入力データ、(c)DMA入力データ、(d)
DMAアドレスを記憶するために使用中であ
る。 このレジスタ２４２は適当なNAFコードに
応答してMCC１１０によつてロードされる。 ７ 入力フアイル選択回路２４４は、入力フアイ
ル２４２の各レジスタの内容をロードし、表示
するために設けられている。 ８ 16の差動ドライバ２４６は、CPUインタフ
エースへ入力情報を中継するために備えられて
いる。 ９ 差動ドライバおよびレシーバ２４８はKCP
カード１１２とCPUインタフエース間のリク
エスト／肯定応答のハンドシエーキングのため
に設けられている。 10 差動レシーバ２５０は、CPUインタフエー
スからの指令／データ直接出力の指示子信号の
ために設けられている。 11 ２つの差動ドライバ２５２はCPUインタフ
エースへ中継される状態／データ直接入力およ
びDMAのDNR入力の指示子信号のために設け
られている。 12 差動レシーバ２５４およびデータウエイドラ
イバ２５６は遠隔入出力装置をリセツトさせる
初期設定信号のために設けられている。 13 ROMデコード回路２５８は、データウエイ
からの得られた機能およびサブアドレスの両方
をデコードするために設けられている。 14 プログラマブルシーケンサ２６０は、CPU
インタフエースとデータウエイの両方とのハン
ドシエーキングおよび事象シーケンス制御を調
整する。 15 フリツプフロツプ２６２は、バスタイミング
信号でゲートされる適当なNAFコードによつ
てセツトされ、プログラマブルシーケンサ２６
０によつて走査される。フリツプフロツプ２６
２はKCPのシーケンサとデータウエイ間の非
同期タイミング問題を解決する。 動 作 KCPプログラマブルシーケンサ２６０は、
KCPカード１１２に要求された種々の制御監視
機能を実行する。それはROM論理回路および４
つの命令レパートリーを使用する。 ａ OP（出力パルス） 特定の線に約250ナノ秒
のパルスを出力する。 ｂ PP（一時中止） 特定の入力がハイレベルに
なるまで、休止する。 ｃ IF（もし） 特定の入力がローレベルならば
次の命令をスキツプする。 ｄ UJ（無条件飛び越し） ROMプログラムの
特定の場所に飛び越す。 これらの命令は、CPU１０２で幾つかの種類
の情報転送を行う際、KCPカード１１２で果た
される役目を調整するプログラムに配置されてい
る。５つの一般プログラム、すなわち、直接出
力、遠隔状態入力、直接データ入力、DMA出力
およびDMA入力がこの場合に設けられている。
特定のプログラムへのエントリは第４番目のプロ
グラム、すなわち走査プログラムの制御下にあ
る。 走査プログラムは打ち切り指令Ｆ（25）Ａ（12）
または初期設定信号（Ｚ）に応答して最初に入力
される。走査プログラムは、KCPのシーケンサ
２６０をして５つの入力線を逐次監視させ、５つ
の入力線のうちの一つにヒツトが生じるならば、
適当なプログラムへ飛び越す。プログラムの終了
の際、UJ命令は制御を走査へ戻す。後続する解
析は、各種類の転送中KCPのシーケンサ２６０
の見地から事象シーケンスを調べる。 １ 直接出力 直接出力の転送（指令またはデータのどちら
か）は、遠隔入出力装置とのインタフエースを通
つてCPU１０２によつて開始される唯一の転送
である。走査中監視される５つの入力のうちの一
つであるDOR信号は上げられ、走査で遭遇する
有効ヒツトの結果、直接出力ルーチンへ飛び越
す。シーケンサが指令／データの指示子信号をチ
エツクし、もしそれがハイレベルであるならば、
情報は指令出力レジスタへラツチされ、指令
LAM状態ビツトはセツトされる。もし指令／デ
ータの指示子信号がローレベルであるならば、情
報は直接出力データレジスタへラツチされ、直接
出力データLAM状態ビツトはセツトされる。と
にかく、LAMは上げられる。保留の状態入力Ｆ
（１）Ａ（14），LAMのＦ（23）Ａ（12）のクリア、
MCCによるデータの読出しを休止する。これは、
指令出力レジスタのためのＦ（１）Ａ（11）コード
または直接出力データレジスタのためのＦ（０）
Ａ（12）コードで達成される。この読出しに続い
て、KCPのシーケンサは転送の終了を示すDOA
信号を上げる。次に、それはDOR信号のクリア
を一時中止し、DOAをローレベルにし、転送を
トリガするフリツプフロツプをリセツトし、その
走査を再開する。 ２ 直接遠隔状態入力 Ｆ（17）Ａ（15）のコード化動作は、KCPカー
ド１１２の遠隔状態入力レジスタへ遠隔状態を書
込む。それはまた、その出力が走査によつて監視
される線のうちの一つであるフリツプフロツプを
セツトする。同じフリツプフロツプは、この時能
動にされるデバイスビジ−状態信号源として作用
する。走査によつて遭遇される有効ヒツトの結
果、遠隔状態入力ルーチンに飛び越す。KCPの
シーケンサは遠隔状態／データの指示子信号を論
理１にセツトし、遠隔状態入力レジスタの内容を
DATI線へゲートし、DIRを上げる。プログラム
はDORまたはDIAのどちらかをチエツクする。 MCC１１０が遠隔状態入力を開始すると同時
にCPU１０２は直接出力転送をリクエストする
ことが可能である。発生するかもしれない競合問
題を阻止するために、KCPカード１１２はDIR
線およびDIA線を監視する。万一前者が能動であ
るならば、KCPのシーケンサは直接出力ルーチ
ンへ飛び越し、このルーチンを実行し、走査へ戻
り、遠隔状態フリツプフロツプのビツトを検出
し、遠隔状態入力ルーチンへ戻る。 一般に、競合状態はなく、CPUインタフエー
スは遠隔状態を入力し、それをCPU１０２へ中
継し、DIA信号を上げる。次に、KCPのシーケ
ンサはDIR信号をローレベルにして、遠隔状態／
データの指示子をクリアし、DATI線から遠隔状
態を除き、走査フリツプフロツプをリセツトし、
後者のアクテイビテイの結果としてデバイスビジ
−状態フラグを非能動にする。したがつて、この
状態を監視しているMCC１１０は転送の終了を
知らされる。 ３ 直接データ入力 直接入力データは遠隔状態と同様な方法で転送
される。それは、MCC１１０がKCPカード１１
２の入力データレジスタへの書込みを実行する
時、トリガされる。この動作はまた、その出力は
走査プログラムによつて監視される５つの線のう
ちの別の線であるフリツプフロツプをセツトす
る。遭遇するヒツトは直接データ入力ルーチンへ
飛び越させる。KCPのシーケンサは直接データ
入力レジスタの内容をDATIへゲートする。遠隔
状態／データの指示子信号はハイレベルにセツト
されない。このルーチンの残りの部分は遠隔状態
入力のそれと同じである。 ４ DMA転送 下記の説明は、メモリの開始アドレスおよび可
能なワード計数情報がある時点よりも以前に直接
出力チヤネルを介してMCC１１０へ通信された
という過程に基づく。この情報が与えられると、
MCC１１０はDMA出力または入力転送のどちら
かを開始する。 ａ DMA入力（コアへの書込み） CPU１０２へ転送されるべきデータはＦ（16）
Ａ（13）のコード化データウエイ動作へ供給され
る。これは、Ｆ（17）Ａ（14）の動作を伴い、指定
されたメモリアドレスをメモリアドレスレジスタ
へ書込む。同じ動作はまた、その出力がデバイス
ビジ−状態を発生し、走査によつて監視されるフ
リツプフロツプをセツトする。走査によつて遭遇
される有効ヒツトの結果、DMA入力ルーチンへ
飛び越す。プログラムは、メモリアドレスレジス
タの内容をDATI線へゲートさせ、DMAIR線を
上げられるようにする。KCPのシーケンサは、
発生するかもしれない競合問題を阻止するために
DORおよびDMAIAの両方のチエツクを実行す
る。もしいかなる競合問題もないならば、CPU
インタフエースはメモリアドレスをラツチする。
DMA DRNはセツトされていないため、CPUイ
ンタフエースは、DMAコア書込みサイクルが
DMAIAに追従し、これを上げることを知らされ
る。次に、KCPのシーケンサはDATI線からメモ
リアドレスを除き、DMAIRをクリアする。 DMA入力ルーチンの次の相は、CPUインタフ
エースへの入力データワードの通信を伴う。
KCPのシーケンサは入力データレジスタの内容
をDATI線へゲートし、再びDMAIRを上げる。
CPUインタフエースはそのDMA入力ルーチンへ
ロツクされ、よつてこの時に競合問題の可能性を
除去する。CPUインタフエースは入力データを
受け取り、DMAコア書込みを実行し、DMAIA
に応動する。この信号を受信すると、KCPのシ
ーケンサはDMAIA線からデータを除き、その
DMAIRをローレベルにし、適当な走査フリツプ
フロツプをリセツトする。この最後のアクテイビ
テイはデバイスビジ−状態をクリアし、よつて転
送終了をMCCに知らせる。 ｂ DMA出力（コアからの読出し） Ｆ（17）Ａ（11）のコード化動作は、カードのメ
モリアドレスレジスタへメモリアドレスを書込
む。それはまた、その出力がデバイスビジ−状態
を能動にし、走査によつて監視されるフリツプフ
ロツプをセツトする。走査プログラムによつて遭
遇される有効ヒツトの結果、DMA出力ルーチン
へ飛び越す。このプログラムは、メモリアドレス
レジスタの内容をDATI線へゲートさせ、DMA
コア読出しは実行されるべきであることをCPU
インタフエースに示すようにDMA DRN信号を
ハイレベルにセツトさせ、DMAIR線を上げられ
るようにさせる。次に、KCPのシーケンサは、
発生するかもしれない競合問題を阻止するために
DORおよびDMAIAの両方のチエツクを実行す
る。もしいかなる競合問題もないならば、CPU
インタフエースはメモリアドレスおよび転送方向
をラツチし、DMAIAを上げる。KCPカード１１
２はメモリアドレスをDATI線から除き、
DMAIR線およびDMA DRN線の両方をクリア
する。それから、KCPのシーケンサはCPUイン
タフエースからDAMOR信号を監視する。これ
は、DMAコア読出しが実行されたことおよびデ
ータはDATO線で待機していることを示してい
る。データはKCPカード１１２のDMA出力デー
タレジスタへラツチされる。KCPのシーケンサ
はカードビジ−状態を非能動にする走査フリツプ
フロツプをリセツトし、Ｆ（０）Ａ（13）動作を介
してMCC１１０によるデータの保留読出しを休
止する。次に、KCPのシーケンサはDMAOA線
を上げ、DMAORのクリアを一時中止し、
DMAOA線をローレベルにし、走査プログラム
を再開する。 第１６図のWPIカード１１９は、W2500CPU
とCAMAC遠隔入出力装置間の16ビツトの並列通
信リンクとしてKCPカード１１２と共に使用さ
れる。WPIカード１１９は、情報の直接および
DMA転送の両者のための回路を備えている。前
述のように、全体としてのコンピユータポート
は、遠隔入出力装置のマスタクレートコントロー
ラ１１０の制御下にある。CPU１０２は、直接
指令出力（IOAD８＝１）または直接データ出力
（IOAD８＝０）を使用することによつて、アク
テイビテイをリクエストするだけである。その出
力データのフイールドは実行されるべき機能を特
定する。この意味で、CPU１０２は、MCC１１
０に対してスレーブである。 １ 直接出力 直接出力転送はCPU１０２によつて開始され
る。遠隔入出力装置へ通信されるべき情報の内容
は、IOAD８＝１またはIOAD８＝０のそれぞれ
によつて指定される指令またはデータのいずれか
である。情報の通信はWPIカード１１９によつ
てどちらの場合も同一に扱われる。IOAD８は、
W2500の直接入出力サイクル中16ビツトのデータ
と共にラツチされる。WPIカード１１９のプロ
グラマブルシーケンサは、KCPカード１１２と
共に必要なリクエスト／肯定応答のハンドシエー
キングを実行するためにその走査を中断する。転
送が終了すると、WPIのシーケンサは適当なカ
ード状態フリツプフロツプをセツトし、割り込み
信号を上げ、保留のCPUの肯定応答を休止し、
保留のカード状態入力を休止し、その走査を再開
する。直接およびDMA出力データは両方共同一
の１６の差動ドライバへ多重化されるけれども、
各転送モードは、DMAブロツク転送中データの
損失なしでプログラムの介入を許すように別々の
出力データレジスタおよび別々のリクエスト／肯
定応答のハンドシエーキングを介して達成され
る。 ２ 直接入力 直接入力転送は、遠隔状態または入力データの
いずれの場合もマスタクレートコントローラ１１
０によつて開始される。WPIカード１１９のプ
ログラマブルシーケンサは、KCPカード１１２
からの直接入力のリクエストに応答してその走査
を中断する。１６の差動レシーバは遠隔状態また
はデータを受け取る。この遠隔状態またはデータ
は、その後入力データレジスタにラツチされる。
直接入力転送およびDMA入力転送の両方はマス
タクレートコントローラ１１０によつて開始され
るため、別々の入力レジスタは不要である。別々
のリクエスト／肯定応答のハンドシエーキングが
備えられている。直接入力転送中、WPIカード
１１９は状態／データの指示子信号を監視し、カ
ード状態（差動レシーバを介して転送される遠隔
状態と間違えられるべきでない）のフリツプフロ
ツプを適当にセツトする。次に、WPIカード１
１９は、W2500の割り込み信号を上げ、保留のカ
ード状態入力を休止し、W2500のIOA入力を介し
ての保留の直接入力を休止し、KCPカード１１
２とのハンドシエーキングを終了し、その走査を
再開する。 ３ 直接インタフエース制御 直接チヤネルの４つの特別の指令によつて、
WPIカードとKCPカード間で16ビツトの情報は
転送されない。開始走査指令（IOAD８＝１，
IOAS９＝１，IOAD１０＝１）は、WPIのプロ
グラマブルシーケンサをアイドル休止状態から
WPI／KCPの交換を開始する幾つかの状態のう
ちの能動走査状態へ飛び越させる。打ち切り
WPI指令（IOAD８＝１，IOAD１０＝１）は、
保守パネルのリセツトボタンを押下すると、
WPIカード１１９をリセツトさせる。WPIのシ
ーケンサは、打ち切りWPIに応答してそのアイ
ドル状態に戻る。初期設定指令（IOAD８＝１，
IOAS９＝１）によつて、KCPカード１１２に約
10マイクロ秒のパルスを送信する。このパルス
は、マスタクレートデータウエイのリセツト線
（初期設定）へ直接結合される。最後の指令は
WPI状態入力（IOAD７＝１，IOAD８＝１）で
あり、これによつて、WPIカード１１９は16ビ
ツトのカード状態／デバイス番号をそのデータ線
へゲートさせる。 W2500のIOAアドレスコードの要約は下記の表
のようになる。
【表】
示されている。
【表】
４ DMA転送
入力および出力のDMA転送はMCC１１０によ
つて開始される。MCC１１０はまた、ブロツク
転送が必要な場合、特定の転送に使用されるワー
ド計数状態およびコアメモリアドレスの制御を維
持する。この情報は、直接指令／データチヤネル
を介して転送する少し前にMCC１１０に中継さ
れる。WPIレジスタよりもむしろMCC１１０に
アドレスおよびワード計数制御を置くことは幾つ
かの重要な意味がある。 MCC１１０はそれ自身のランダムアクセス作
業用メモリを備えているので、CPUプログラム
は、隣接しないコア記憶位置を直接チヤネルの初
期設定ルーチンで種々のアナログ入力、接点入力
および／または接点出力の遠隔点へ割り当てるこ
とができる。MCC１１０は、種々の遠隔入力点
を走査し、点／コアアドレスの相関関係を実行
し、遠隔プラントのコアイメージを更新するする
ように予めプログラム化されることができる。出
力点のため、MCCサブルーチンは、あるコア記
憶位置を周期的に抽出し、コアアドレス／点の相
関関係を実行し、現データパターンを出力するた
めに付加される。この構成の利点は、それが
CPUプログラムの制御とは独立して作動する
（初期設定を除く）ことである。 このプログラムはロードまたは記憶の交換の
際、単にコアメモリと相互作用する。しかしなが
ら、これは、事象シーケンスの重要な用途のため
に直接チヤネルを介して直接プログラムの介入を
排除しなく、リスト転送（指令転送を介して優先
権を与えることができるCRTへの転送および
CRTからの転送のような）も排除しない。 ａ DMA入力 MCC１１０と通信されるメモリアドレスと共
に、後者は、入力データおよびメモリアドレスを
KCPカード１１２に出力することによつてある
時間にDMA入力転送を開始する。KCPカード１
１２は、入力データ線でメモリアドレスの情報を
使用可能にすると同時にDMA入力をリクエスト
する。WPIカード１１９のプログラマブルシー
ケンサは、その走査を中断し、16ビツトのメモリ
アドレスをそのアドレスレジスタにラツチし、ま
たKCPカード１１２によつて与えられるDMA方
向の指示子信号をラツチする（入力に対して
DMA方向＝０である）。後続する入力動作を認
識すると、WPIカード１１９はリクエスト／肯
定応答のハンドシエーキングを終了する。それ
は、入力データワードのための保留の待機してい
る類似のリクエスト／肯定応答の交換を休止す
る。この転送に続いて、WPIカード１１９は、
W2500のDMAのコア書込みサイクルをリクエス
トし、保留のW2500のDMAのコア書込みサイク
ルを休止し、KCPカード１１２とのリクエス
ト／肯定応答のハンドシエーキングを終了し、そ
の走査を再開する。 ｂ DMA出力 DMA出力の転送は入力転送が開始される方法
で開始される。メモリアドレスの転送は、上記の
ように行われる。しかしながら、WPIシーケン
サは、DMA方向＝１（出力）を検出すると、
W2500DMAの出力サイクルをリクエストし、一
時中止するまで進む。次に、それはワードを
KCPカード１１２へ転送するのに必要なリクエ
スト／肯定応答のハンドシエーキングを開始し、
ハンドシエーキングの終了後、その走査を再開す
る。 第１６図は、WPIカード１１９に含まれる基
本機能回路を示している。特別注目する点は次の
点である。 １ ２つの16ビツトレジスタ２７０および２７２
は、直接出力指令／データおよびDMA出力デ
ータのためにそれぞれ備えられている。これら
はブロツク２７４で、１６の差動出力ドライバ
２７６へ多重化される。 ２ IOAD８信号は、直接転送の指令／データ性
の指示子として差動ドライバを通して、ラツチ
され、KCPカード１１２へ転送される。 ３ IOAD９信号は、ラツチされ、真である時、
初期設定パルスを発生し遠隔入出力装置をリセ
ツトするため使用される。IOAD９信号はま
た、差動ドライバを通して通信される。 ４ １６の差動レシーバ２７８は、KCPカード
１１２から直接入力データもしくはDMA入力
データまたはメモリアドレス情報を受け取る。
この情報は２つの16ビツトのビツトレジスタ２
８０および２８２のうちの一つに適当にラツチ
される。 ５ 差動レシーバ２８４は、DMA方向信号およ
び遠隔状態／データ信号のために設けられてい
る。前者はメモリアドレスと共にラツチされ
る。後者は直接入力転送中シーケンサ２８５に
よつて監視される。 ６ 差動ドライバ２８６およびレシーバ２８８
は、WPIカード１１９およびKCPカード１１
２間のリクエスト／肯定応答のハンドシエーキ
ングのために設けられている。 ７ ７ビツトのアドレス比較器２９０は、W2500
の入出力アドレスと７位置デイジタルスイツチ
２９２によつて与えられるカードアドレスとを
比較する。アドレス一致出力はカードのアクテ
イビテイを初期設定する際、使用される。 ８ 16ビツトの状態／装置番号および16ビツトの
入力データはW2500の双方向のアドレス線
（DATA０〜１５）で使用するためマルチプレ
クサ２９４で多重化される。 ９ 16ビツトのメモリアドレスは、ブロツク２９
６でW2500の双方向のアドレス線（IOAD０〜
１５）とインタフエースされる。 10 W2500の入出力バスコントローラ２９８は直
接動作およびDMA動作の両方に必要な制御ハ
ンドシエーキングを備えている。 11 プログラマブルシーケンサ２８５は、WPI
カード１１９のラツチ機能、ゲート機能および
監視機能を達成するためにROM論理を使用す
る。 動 作 WPIのプログラマブルシーケンサは、KCPカ
ード１１２について上述したように、WPI１１
９の要求された種々の制御機能および監視機能を
実行する。 １ 直接出力 遠隔指令または直接データ出力１０Ａのどちら
かがWPIカード１１９に達するならば、RSフリ
ツプフロツプがセツトされる。RSフリツプフロ
ツプの出力は、走査プログラムによつて監視され
る線の一つである。走査によつて遭遇される有効
ヒツトの結果、直接出力プログラムまたはルーチ
ンまで飛び越す。このルーチンは、転送されるべ
き情報が指令であるかデータであることを知るこ
となしに動作する。この事実は、出力データと共
にIOAD８をラツチし、それを指令／データの指
示子信号として送信することによつてKCPカー
ド１１２へ通信される。 直接出力ルーチンで実行される第１のタスク
は、その入力を推進したRSフリツプフロツプを
クリアすることである。DATO線のその情報を
ゲートし、そのDOR線を上げる。プログラムは
次に、KCPカード１１２がMCC１１０への情報
の転送を終了したことを示すDOAを一時中止す
る。それは、そのデータドライバを使用不可能に
し、そのDORをクリアし、直接出力の転送終了
のカード状態ビツトをセツトし、割り込みリクエ
ストを上げる。プログラムはその割り込みのサー
ビスおよび後続するWPIの状態入力の両方を一
時中止する。走査に戻る前に、プログラムは、
DOAがローレベルにされたことを検出するため
にチエツクを行い、直接出力の転送終了状態ビツ
トをリセツトする。 ２ 直接入力 走査ルーチンによつて監視される第２の線は、
KCPカード１１２を通してMCC１１０の制御下
に実際あるDIRである。この線で遭遇したヒツト
の結果、直接入力ルーチンへ飛び越す。このルー
チンは、DATI線に現在あるデータをラツチす
る。次に、遠隔状態／データ線をチエツクし、デ
ータ待機の直接入力または遠隔状態の待機直接入
力のカード状態ビツトのどちらかをセツトし、割
り込みリクエストを上げる。この時、プログラム
は、その割り込みのサービスおよびその結果得ら
れた状態入力を一時中止する。このプログラムは
初期にセツトされた特定のカード状態ビツトをリ
セツトさせる。次に、それは直接データの入力を
CPU１０２によつて一時中止する。この事象が
起こる時、プログラムはDIAを上げる。それは、
DIRがローレベルにされることを待ち、DIAをロ
ーレベルにし、走査ルーチンまで飛び戻る。 ３ DMA転送 下記の説明は、メモリの開始アドレスおよび可
能なワード計数情報はちよつと前に直接出力チヤ
ネルを通してMCC１１０と通信されたという仮
定に基づいている。DMA入力および出力動作は
両方共KCPカード１１２を通してMCC１１０の
制御下にある。走査プログラムによつて監視され
る第３の線はDMAIR線である。この線で遭遇す
るヒツトの結果、DMA転送ルーチンへ飛び越
す。メモリアドレスがWPIカード１１９と通信
されるこのルーチンの半分は出力および入力の両
方共同じである。シーケンサのプログラムは
DATI線のメモリアドレスをメモリアドレスレジ
スタへラツチする。それはまた、DMA DRN信
号を１ビツトラツチへラツチする。次に、それ
は、それがデータを受信したことを示すDMAIA
を上げ、DMAIRをローレベルにすることを一時
中止し、その後、DMAIAをローレベルにする。
その後、DMA転送ルーチンの共有相は終了す
る。プログラムはDMA DRN信号の状態をチエ
ツクする。 ａ DMA出力 もしDMA DRN＝１ならば、プログラムはそ
のDMA出力セグメントへ飛び越す。それは、直
ちにDMAリクエストを上げ、DMA出力のコア
読出しサイクルが起こつたことの受け取り通知を
一時中止する。次に、DMA出力レジスタの蓄積
から得られるデータをDATO線へゲートし、
DMAORを上げる。ここでルーチンは、出力デ
ータがMCC１１０へ中継されたことを示す
DMAOAを上げることを一時中止する。それは、
DATOドライバを使用不可能にし、DMAORを
ローレベルにする。走査ルーチンへ飛び戻りする
前に、それはDMAOAのローレベルを一時中止
する。 ｂ DMA入力 もしDMA DRN＝０ならば、プログラムはそ
のDMA入力セグメントへ飛び越す。ここで、そ
れは、KCPカード１１２を通してMCC１１０が
適当なメモリアドレスでコアメモリへ入力される
べきDATI線のデータを備えていることを示して
いる上げられているDMAIRを一時中止する。こ
のプログラムはこのデータを入力データレジスタ
へラツチする。次に、DMAリクエストを上げ、
DMA入力のコア書込みサイクルが起こつたこと
の受け取り通知を一時中止する。この事象が発生
すると、プログラムはDMAIAを上げ、DMAIR
をローレベルにすることを一時中止し、その後、
DMAIAをローレベルにする。その最終の動作は
走査ルーチンへ飛び戻ることである。 ｃ W2500の大容量コアメモリの互換性 WPIカード１１９は、W2500の大容量コアメ
モリ（LCM）システムでの使用法を容易にする
ため７つの付加DMAアドレスドライバを備えて
いる。カードの装置番号はメモリページ計算のた
めの根拠として使用されるべき入出力バス
（DDAO〜６）へ供給される。 マスタクレートコントローラ マスタクレートコントローラ（MCC）１１０
は、それが機能的には動作のためのホストCPU
１０２とのリンクを必要としないスタンドアロー
ン装置であるような独立したプログラムを有する
能力を有するマイクロプロセツサである。しかし
ながら、このシステムでは、MCC１１０は前述
のようにCPU１０２と結合されることが好まし
い。それは、２３と同数のLAM信号に応動する
能力を含んでいる。MCCのプログラムはKMPま
たはKMDモジユールに記憶されているマクロ指
令からなる。 MCC１１０は、コントローラ命令（命令セツ
トと称される）から成る適当なルーチンを実行す
ることによつてマクロ指令に応動する。MCCル
ーチンは、KMBモジユールの512ワード×16ビ
ツトのROMアレイに記憶されている。 コントローラ命令の実行は、制御PROMシー
ケンサによつて特定命令の所定機能コードの翻訳
を伴う。この翻訳は、１組の時間に動作などとし
て実行される。制御PROMは、KMAモジユール
に配置された64ワード×16ビツトのアレイであ
る。 １ KMP−プログラムメモリモジユール 第２３Ｂ図に示されたKMPプログラムメモリ
モジユール３００は、512ワード×24ビツトの最
大容量を有するCAMAC規格に合つたモジユール
である。ソケツトは、プログラムメモリが32ワー
ドの増加に使用可能であるようにPROMチツプ
３０２のために備えられている。メモリの構成部
品は、インタシル社製IM5600（または等価物）の
PROMチツプである。メモリのサイクルタイム
の応答は１マイクロ秒の最少のデータウエイのト
ランザクシヨンタイム内である。 PROMチツプの電力消費が大きいため、トラ
ンジスタは、チツプの付勢を制御するため電源電
圧とPROMVccピン間に置かれる。特定の
PROMの記憶位置がアドレス指定されたときだ
け、その記憶位置に関連した３つのPROMが付
勢される。他のPROMは全て消勢されたままで
ある。 KMPモジユール３００は、読出された記憶位
置を指す９ビツトのアドレスレジスタ３０４を含
んでいる。非同期でまたはパワーアツプで発生す
るデータウエイの初期設定動作は、アドレスレジ
スタ３０４を０にリセツトする。このアドレスレ
ジスタ３０４はまた、データウエイの書込み指令
Ｎ（ｎ），Ａ（０），Ｆ（17）（ここで、（ｎ）は適当
なKMPモジユールのステーシヨン番号である）
によつて所望のようにプリセツトされる。 下記の使用法のモードは、KMPモジユール３
００と共に使用可能である。 １ ランダムアクセス（２データウエイサイク
ル） Ａ アドレスレジスタ３０４を重ね書き（プリ
セツト）する、Ｎ（ｎ），Ａ（０），Ｆ（17） Ｂ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（０）
でデータを読出す。 ２データウエイサイクルは連続動作である
必要はない。 ２ 逐次アクセス（１データウエイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０４を増加する、Ｎ（ｎ），Ａ（０），Ｆ(4) ３ アドレスレジスタ３０４の内容を読出す（質
問する）（１データウエイサイクル）、Ｎ（ｎ），
Ａ（０），Ｆ(1) ４ 記述子レジスタを読出す（１データウエイサ
イクル）、Ｎ（ｎ），Ａ（15），Ｆ(1) ２ KMD−データメモリモジユール 第２３Ｃ図に示されたKMDデータメモリモジ
ユールは、1024ワード×24ビツトの静的MOS・
RAMメモリの容量を有する標準CAMACモジユ
ールである。この場合のメモリの構成部品は2102
形RAMチツプである。 KMDモジユール３０６は、読出し／書込み動
作のための所望の記憶位置を指す11ビツトのアド
レスレジスタ３０８を含んでいる。非同期でまた
はパワーアツプで発生するデータウエイの初期設
定動作はアドレスレジスタ３０８を０にリセツト
する。アドレスレジスタ３０８はまた、所望のよ
うにデータウエイ書込指令Ｎ（ｎ），Ａ（０），Ｆ
（17）（ここで、（ｎ）は適当なKMDモジユール
３０６のステーシヨン番号である）によつてプリ
セツトされる。 24ビツトの１ワードバツフア３１０は、書込動
作のためKMDモジユール３０６に備えられてい
る。バツフア３１０は、単一の１マイクロ秒のト
ランザクシヨンでデータウエイによる読出しまた
は書込み動作の実行を可能にする。しかしなが
ら、内部のアドレス操作およびRAM記憶位置の
実際の読出しまたは書込みを実行するために約
1.5マイクロ秒がKMDモジユール３０６によつて
要求される。 任意の２つの連続するデータウエイサイクル時
にKMDモジユール３０６へのアクセスを許可す
るために、CAMACが保持する特徴が実施され
る。保持線(H)は、KMDモジユール３０６が、指
令（Ｎ，Ａ，Ｆ）をその受信から150ナノ秒以内
に実行できない時、KMDモジユール３０６が
CAMACデータウエイサイクルを保持することを
許す。その内部動作が終了すると、KMDモジユ
ール３０６は、Ｈの１−０トランザクシヨンを開
始する。CAMACサイクルは、発生されるＳ１と
共に再開される。一旦、Ｓ１が開始するかまたは
Ｈの開放後150±50ナノ秒すると、Ｈ線のいかな
るアクテイビテイもCAMACサイクルに影響しな
い。KMDモジユール３０６は、連続する最少の
時間のデータウエイサイクルで循環されるなら
ば、保持する特徴がデータウエイサイクルへ約
0.5マイクロ秒の遅延を注入する。 下記の使用法のモードはKMDモジユール３０
６と共に使用可能である。 １ ランダムアクセス（２データウエイサイク
ル） Ａ アドレスレジスタ３０８を重ね書きする
（プリセツトする）、Ｎ（ｎ），Ａ（０），Ｆ（17） Ｂ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（０）
でデータを読出すまたは Ｃ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（16）
でデータを書込む データウエイサイクルＡ，Ｂ，Ｃは連続する
動作である必要がない。 ２ 逐次アクセス（１データウエイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０８を増加する、Ｎ（ｎ），Ａ（０），Ｆ
（４） ３ スタツクアクセスをポツプする（１データウ
エイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０８を増加する、Ｎ（ｎ），Ａ（15），Ｆ(4) ４ スタツクアクセスをプツシユする（１データ
ウエイサイクル） Ａ アドレスレジスタ３０８を増加し、それか
ら新しいアドレスでデータを書込む、Ｎ
（ｎ），Ａ（０），Ｆ（20） ５ アドレスレジスタ３０８の内容を読出す（質
問する）（１データウエイサイクル）、Ｎ（ｎ），
Ａ（０），Ｆ(1) ６ 記述子レジスタにアドレスレジスタ３０８の
内容をロードする（１データウエイサイクル）、
Ｎ（ｎ），Ａ（０），Ｆ(12) ７ 記述子レジスタを読出す（１データウエイサ
イクル）、Ｎ（ｎ），Ａ（15），Ｆ(1) ３ KMB−CAMACデータウエイコントローラ
モジユール KMBは、全てのデータウエイ動作に対して直
接制御し、この動作のための時間軸を発生する
CAMAC規格に合うモジユールである。多段のミ
ニシーケンサはデータウエイ信号のタイミングお
よびゲーテイングを与える。 データウエイ動作の開始前に、KMAモジユー
ル（第２３Ｄ図）は、書込みデータ、適当なＮ，
Ａ，Ｆコードなどのような必要な条件を形成す
る。次に、ラツチＮ，Ａ，Ｆおよび開始入出力
は、３２２で示すようにKMAモジユールから
KMBモジユールへ送られ、よつてデータウエイ
サイクルを開始する。 動作は、Ｘ（受け取られた指令）線を適当に監
視するKMBモジユールで行われる。データウエ
イ動作の終了に、入出力終了信号がKMAモジユ
ール３２０へ送られる。もしデータウエイサイク
ル中にＸが生じなかつたならば、入出力エラー信
号が３２６で示されたように入出力終了信号を伴
い、データウエイの選択されたモジユールが指令
によつて要求された動作を実行できなかつたこと
を示す。 KMBモジユールの第２のおよび等しい重要な
機能は、クレートと関連したモジユールから
LAM線の状態を監視することである。システム
プログラムの適当な点で、KMAモジユール３２
０はKMBモジユールへ３２８で示されるような
ラツチLAM状態信号を送る。LAMレジスタはロ
ードされ、よつてその時点でクレートからの全て
のLAM線の状態を捕まえる。LAMレジスタの出
力は優先権エンコーダへ供給される。このエンコ
ーダは５ビツト数＋優先権フラグへデコードす
る。この優先権フラグはKMAモジユール３２０
へ送り返される。能動時、それは少なくとも一つ
のLAM線がLAMレジスタに記憶された情報で能
動であることを示している。５ビツト数は最高の
優先権の能動LAMの２進表示である。 LAMロツクアウトタイマ（5.5ミリ秒にセツト
された）は、連続するLAMの問い合わせ間の過
大な時間間隔を検出するために備えられている。
ロツクアウト違反の指示は、処理するためKMA
モジユールへ送られる。 ４ KMA−演算制御モジユール KMAモジユール３２０は、MCC１１０内のデ
ータハンドリングを含む全ての演算論理動作を実
行する標準CAMACモジユールである。KMAモ
ジユール３２０の中心は演算論理装置（ALU）
３３０である。このALU３３０は、16の２進演
算動作および16の別々の論理機能を実行すること
ができる。ALUの制御および動作選択は３３１
で示されるように７つの専用制御PROM出力ビ
ツトによる。多段ミニシーケンサ３３２は、制御
PROMのためのクロツクとして役立つ。特定の
コントローラ命令機能コードの翻訳は、ミニシー
ケンササイクルの特定の時間間隔で生じる適当な
ALU機能、データ移送などを有するミニシーケ
ンサ３３２の１または２以上のサイクルを伴う。 動作規則 マスタクレートコントローラは４つのモジユー
ルを備えている。それは、全てCAMACシステム
のアクテイビテイのための制御センターとして役
立つ。局部および遠隔アクテイビテイは両方共こ
の点から起こる。マスタクレーの初期設定は、
KMBプラグイン装置およびデータウエイによつ
て実行される。 パワーアツプ時、制御パネルからのリセツトの
実行時またはデータウエイのモジユールによつて
Ｚ（初期設定）の能動時、KMBは初期状態にリ
セツトされる。定義によりCAMACシステムはＳ
２およびＢに伴つたＺの発生を伴う。KMBは、
任意のリセツトアクテイビテイの一部としてデー
タウエイのアドレス指定されていない動作を実行
しなければならない。したがつて、KMBのリセ
ツト時、シーケンサおよび関連回路は初期状態に
セツトされる。これに続いてデータウエイサイク
ルの実行が行われる。このサイクルは、この時点
でKMAからの制御は無効であるのでサイクル開
始はKMB動作によつて厳密であるという点で、
正常動作とは異なる。このシステムは、今まさに
動作を開始しようとしている。初期状態のKMA
は０へクリアされるそのＳカウンタ（マクロレジ
スタ）およびＰカウンタを有する。KMPおよび
KMDのメモリは、メモリ記憶位置を０へリセツ
トするそれぞれのMARレジスタを有する。 もし初期設定シーケンスが制御パネルからのリ
セツトの手動実行の結果として起こつたならば、
マスタクレートコントローラは停止状態にある。
しかしながら、もし初期設定シーケンスがデータ
ウエイのモジユールによつてパワーアツプまたは
Ｚアクテイビテイから実行されるならば、マスタ
クレートコントローラは実行状態へ移り、命令の
実行へ入る。 KMAコントローラ命令のPROMはマクロ指令
を実行するためのルーチンを含んでいる。これら
のルーチンは制御マイクロ命令から成る。命令セ
ツトに含まれるコントローラ命令は下記のように
規定される。 OPコード＝LDA Ｚレジスタ３４０の内容はアキユムレータ
３４２に記憶されている。Ｚレジスタ３４
０の内容は変更されない。 OPコード＝ADD Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容に加算される。その結果はア
キユムレータ３４２に記憶される。Ｚレジ
スタ３４０の内容は変更されない。 OPコード＝SUB Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容から減算される。その結果は
アキユムレータ３４２に記憶される。Ｚレ
ジスタ３４０の内容は変更されない。 OPコード＝COM Ｚレジスタ３４０の内容はＡ−Ｚとしてア
キユムレータ３４２の内容と比較される。
対応する指示子は、その結果が正、負、ま
たは０である毎にセツトされる。Ｚレジス
タ３４０およびアキユムレータ３４２の内
容は変更されない。正の指示子はまた、０
状態に対してセツトされる。 OPコード＝RSH Ｚレジスタ３４０の内容は１桁（拡張され
た符号）右へシフトされる。その結果は、
Ｚレジスタ３４０およびアキユムレータ３
４２に記憶される。 OPコード＝AND Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的にアンドが取られ
る。Ｚレジスタの内容は変更されない。 OPコード＝EOR Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的に排他的オアがとら
れる。その結果はアキユムレータ３４２に
記憶される。Ｚレジスタ３４０の内容は変
更されない。 OPコード＝IOR Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的に反転オアがとられ
る。その結果はアキユムレータ３４２に記
憶される。Ｚレジスタ３４０の内容は変更
されない。 OPコード＝LSH Ｚ Ｚレジスタ３４０の内容は１桁左へシフト
される。その結果はアキユムレータ３４２
に記憶される。Ｚレジスタ３４０の内容は
変更されない。 OPコード＝LSH Ａ アキユムレータ３４２の内容は１桁左へシ
フトされる。その結果はアキユムレータ３
４２に記憶される。 OPコード＝INC Ｚ Ｚレジスタ３４０の内容は１だけ減少され
る。その結果はアキユムレータに記憶され
る。Ｚレジスタの内容は変更されない。 OPコード＝DEC Ｚ Ｚレジスタ３４０の内容は１だけ減少され
る。その結果はアキユムレータ３４２に記
憶される。Ｚレジスタ３４０の内容は変更
されない。 OPコード＝DEC Ａ アキユムレータ３４２の内容は１だけ減少
される。その結果はアキユムレータ３４２
に記憶される。 OPコード＝SLS LAMレジスタはMCC１１０から全ての
LAMの現在の状態（LAM状態を記憶す
る）でロードされる。 OPコード＝STP KMAモジユール３２０のクロツク３３２
は現在のクロツクサイクルの終了時に禁止
される（停止）。実行状態は制御パネルの
“実行”に続いて行われる“ステツプ”ボ
タンの押下によつて再入力されることがで
きる。 OPコード＝JMP 無条件跳び越し。KMAモジユール３２０
のＳカウンタ３３４は、マイクロ命令記憶
の５１２の記憶位置のどれかへ跳び越しを
許可するコントローラの命令レジスタの下
位９ビツトの内容でロードされる。 OPコード＝PJMP，NJMP，ZJMP，EJMP 正負、零およびエラーの指示子のそれぞれ
の状態に基づいた条件跳び越し。 もし判定が跳び越し無しならば、Ｓカウン
タ３３４が１だけ増加され、次の命令が実
行される。 もし判定が跳び越しならば、次の動作は
無条件跳び越しの場合と同一である。 OPコード＝READ MODULE データは命令ワードによつて規定されたデ
ータウエイ指令動作によつてモジユールか
ら読出される。 OPコードは特定の読出し指令機能コード
を意味する。 OPコード＝WRITE MODULE アキユムレータからのデータは命令ワード
によつて規定されたデータウエイ指令動作
によつて送られる。 OPコード＝CONTROL MODULE 制御指令は命令ワードによつて規定された
データウエイ指令動作によつてモジユール
へ送られる。いかなるデータ転送も伴わな
い。 コントローラ命令のOPコードは制御PROMへ
のアドレス入力として役立つ。制御PROMは命
令OPコードを命令実行のための特定の16ビツト
パターンへ翻訳する。 コントローラ命令のPROMの記憶位置０に含
まれるコントローラ命令は、read moduleであ
る。 フオーマツトは下記のようになる。 Ｎ＝第１のKMPモジユールのステーシヨン番号 Ａ＝サブアドレス（モジユールのセクシヨンを選
択する） OPコード＝特定の機能コードＦ(4)を有する
READ MODULE 最上位桁ビツト＝マクロをフエツチする。この情
報は、マクロレジスタのロードがいつ適当
であるかを判定するため使用される。 KMAモジユール３２０のミニシーケンサ３３
２は、実行が開始される時、開始される。ロード
コントローラ命令レジスタはミニシーケンサ３３
２の第１段によつて実行される。コントローラ命
令はコントローラ命令PROMから発せられ、コ
ントローラ命令レジスタ３８に記憶される。第１
の命令は下記のように実行される。 １ Ｆ，Ａ，ＮコードはKMBモジユールのフア
ンレジスタ３２０Ａ（第２３Ａ図）へ転送され、
そこにロードされる。入出力開始信号が発生す
ると、非同期クロツクおよびゲート制御回路３
２１Ａ（第２３Ａ図）を介してデータウエイ動
作を開始する。それ自身のミニシーケンサを有
するKMBモジユールは動作を実行する。この
場合の特定の指令はKMPモジユール３００へ
であり、読出しデータであり、それから増加ア
ドレスＦ(4)，Ａ（０），Ｎ（ｎ）である。 ２ データウエイ指令動作のＳ１の立ち下がり
で、KMBモジユールはKMPモジユール３０
０からの読出しデータをKMAモジユール３２
０のＺレジスタ３４０へロードする（第２３Ａ
図の３２２Ａ）。 ３ データウエイ動作の終わりに、KMBモジユ
ールはKMAモジユール３２０へ入出力終了
（第２３Ａ図の３２３Ａ）をKMAモジユール
３２０へ送る。 ４ KMAモジユール３２０のデータセレクタ３
３６は、Ｚレジスタ出力に対して使用可能であ
る。 ５ ロード・マクロ・レジスタ信号が発生する
と、丁度今フエツチされたマクロ指令を実行す
るのに必要な命令ブロツクに対応するコントロ
ーラ命令PROMへアドレス入力を供給する。 ６ クロツクサイクル（約500ナノ秒）は、シー
ケンサ３３２の第１段によつて発生されるロー
ドコントローラ指令レジスタで繰り返される。 丁度今入力されたルーチンの特定の構成は、
KMPまたはKMDメモリに記憶されたマクロ指
令によつて決定される。実行されるべき機能によ
つて複雑度を変更する。マイクロ命令ルーチン群
は、標準マイクロプログラムとして、規定され、
コントローラ命令PROMにある。 かなり複雑なマクロの例がBNLAM（もしいか
なるLAMも能動でないならば、分岐する）であ
る。BNLAMは、マスタクレートコントローラ
が最高優先順位の能動LAM３２５Ａを決定する
ことを許す。このモードでは、動作は疑似割り込
み機構に基づく。“コード化された優先順位”の
LAMは、後続するアクテイビテイをトリガする
ために使用される。この機構は、BNLAMがど
のルーチンが次に入力されるべきであるかを判定
するためにルーチンの終わりだけに使用される点
で真の割り込み装置とは異なる。一旦入力された
ルーチンは割り込み不可能である。 演算論理動作は、ALU３３０および２つのオ
ペランドレジスタでKMAモジユール内で実行さ
れる。データウエイ動作中読出されたデータは、
Ｚレジスタ３４０に記憶される。それは、右シフ
トを除いて、ALU３３０によつて動作される。
その結果はアキユムレータ３４２に記憶される。
データウエイ動作中書込まれるべきデータはアキ
ユムレータ３４２で生じる。それは、ALU３３
０を通つてデータウエイ・データドライバへ転送
される。コントローラマイクロ命令の実行に必要
なALU機能は下記の通りである。
つて開始される。MCC１１０はまた、ブロツク
転送が必要な場合、特定の転送に使用されるワー
ド計数状態およびコアメモリアドレスの制御を維
持する。この情報は、直接指令／データチヤネル
を介して転送する少し前にMCC１１０に中継さ
れる。WPIレジスタよりもむしろMCC１１０に
アドレスおよびワード計数制御を置くことは幾つ
かの重要な意味がある。 MCC１１０はそれ自身のランダムアクセス作
業用メモリを備えているので、CPUプログラム
は、隣接しないコア記憶位置を直接チヤネルの初
期設定ルーチンで種々のアナログ入力、接点入力
および／または接点出力の遠隔点へ割り当てるこ
とができる。MCC１１０は、種々の遠隔入力点
を走査し、点／コアアドレスの相関関係を実行
し、遠隔プラントのコアイメージを更新するする
ように予めプログラム化されることができる。出
力点のため、MCCサブルーチンは、あるコア記
憶位置を周期的に抽出し、コアアドレス／点の相
関関係を実行し、現データパターンを出力するた
めに付加される。この構成の利点は、それが
CPUプログラムの制御とは独立して作動する
（初期設定を除く）ことである。 このプログラムはロードまたは記憶の交換の
際、単にコアメモリと相互作用する。しかしなが
ら、これは、事象シーケンスの重要な用途のため
に直接チヤネルを介して直接プログラムの介入を
排除しなく、リスト転送（指令転送を介して優先
権を与えることができるCRTへの転送および
CRTからの転送のような）も排除しない。 ａ DMA入力 MCC１１０と通信されるメモリアドレスと共
に、後者は、入力データおよびメモリアドレスを
KCPカード１１２に出力することによつてある
時間にDMA入力転送を開始する。KCPカード１
１２は、入力データ線でメモリアドレスの情報を
使用可能にすると同時にDMA入力をリクエスト
する。WPIカード１１９のプログラマブルシー
ケンサは、その走査を中断し、16ビツトのメモリ
アドレスをそのアドレスレジスタにラツチし、ま
たKCPカード１１２によつて与えられるDMA方
向の指示子信号をラツチする（入力に対して
DMA方向＝０である）。後続する入力動作を認
識すると、WPIカード１１９はリクエスト／肯
定応答のハンドシエーキングを終了する。それ
は、入力データワードのための保留の待機してい
る類似のリクエスト／肯定応答の交換を休止す
る。この転送に続いて、WPIカード１１９は、
W2500のDMAのコア書込みサイクルをリクエス
トし、保留のW2500のDMAのコア書込みサイク
ルを休止し、KCPカード１１２とのリクエス
ト／肯定応答のハンドシエーキングを終了し、そ
の走査を再開する。 ｂ DMA出力 DMA出力の転送は入力転送が開始される方法
で開始される。メモリアドレスの転送は、上記の
ように行われる。しかしながら、WPIシーケン
サは、DMA方向＝１（出力）を検出すると、
W2500DMAの出力サイクルをリクエストし、一
時中止するまで進む。次に、それはワードを
KCPカード１１２へ転送するのに必要なリクエ
スト／肯定応答のハンドシエーキングを開始し、
ハンドシエーキングの終了後、その走査を再開す
る。 第１６図は、WPIカード１１９に含まれる基
本機能回路を示している。特別注目する点は次の
点である。 １ ２つの16ビツトレジスタ２７０および２７２
は、直接出力指令／データおよびDMA出力デ
ータのためにそれぞれ備えられている。これら
はブロツク２７４で、１６の差動出力ドライバ
２７６へ多重化される。 ２ IOAD８信号は、直接転送の指令／データ性
の指示子として差動ドライバを通して、ラツチ
され、KCPカード１１２へ転送される。 ３ IOAD９信号は、ラツチされ、真である時、
初期設定パルスを発生し遠隔入出力装置をリセ
ツトするため使用される。IOAD９信号はま
た、差動ドライバを通して通信される。 ４ １６の差動レシーバ２７８は、KCPカード
１１２から直接入力データもしくはDMA入力
データまたはメモリアドレス情報を受け取る。
この情報は２つの16ビツトのビツトレジスタ２
８０および２８２のうちの一つに適当にラツチ
される。 ５ 差動レシーバ２８４は、DMA方向信号およ
び遠隔状態／データ信号のために設けられてい
る。前者はメモリアドレスと共にラツチされ
る。後者は直接入力転送中シーケンサ２８５に
よつて監視される。 ６ 差動ドライバ２８６およびレシーバ２８８
は、WPIカード１１９およびKCPカード１１
２間のリクエスト／肯定応答のハンドシエーキ
ングのために設けられている。 ７ ７ビツトのアドレス比較器２９０は、W2500
の入出力アドレスと７位置デイジタルスイツチ
２９２によつて与えられるカードアドレスとを
比較する。アドレス一致出力はカードのアクテ
イビテイを初期設定する際、使用される。 ８ 16ビツトの状態／装置番号および16ビツトの
入力データはW2500の双方向のアドレス線
（DATA０〜１５）で使用するためマルチプレ
クサ２９４で多重化される。 ９ 16ビツトのメモリアドレスは、ブロツク２９
６でW2500の双方向のアドレス線（IOAD０〜
１５）とインタフエースされる。 10 W2500の入出力バスコントローラ２９８は直
接動作およびDMA動作の両方に必要な制御ハ
ンドシエーキングを備えている。 11 プログラマブルシーケンサ２８５は、WPI
カード１１９のラツチ機能、ゲート機能および
監視機能を達成するためにROM論理を使用す
る。 動 作 WPIのプログラマブルシーケンサは、KCPカ
ード１１２について上述したように、WPI１１
９の要求された種々の制御機能および監視機能を
実行する。 １ 直接出力 遠隔指令または直接データ出力１０Ａのどちら
かがWPIカード１１９に達するならば、RSフリ
ツプフロツプがセツトされる。RSフリツプフロ
ツプの出力は、走査プログラムによつて監視され
る線の一つである。走査によつて遭遇される有効
ヒツトの結果、直接出力プログラムまたはルーチ
ンまで飛び越す。このルーチンは、転送されるべ
き情報が指令であるかデータであることを知るこ
となしに動作する。この事実は、出力データと共
にIOAD８をラツチし、それを指令／データの指
示子信号として送信することによつてKCPカー
ド１１２へ通信される。 直接出力ルーチンで実行される第１のタスク
は、その入力を推進したRSフリツプフロツプを
クリアすることである。DATO線のその情報を
ゲートし、そのDOR線を上げる。プログラムは
次に、KCPカード１１２がMCC１１０への情報
の転送を終了したことを示すDOAを一時中止す
る。それは、そのデータドライバを使用不可能に
し、そのDORをクリアし、直接出力の転送終了
のカード状態ビツトをセツトし、割り込みリクエ
ストを上げる。プログラムはその割り込みのサー
ビスおよび後続するWPIの状態入力の両方を一
時中止する。走査に戻る前に、プログラムは、
DOAがローレベルにされたことを検出するため
にチエツクを行い、直接出力の転送終了状態ビツ
トをリセツトする。 ２ 直接入力 走査ルーチンによつて監視される第２の線は、
KCPカード１１２を通してMCC１１０の制御下
に実際あるDIRである。この線で遭遇したヒツト
の結果、直接入力ルーチンへ飛び越す。このルー
チンは、DATI線に現在あるデータをラツチす
る。次に、遠隔状態／データ線をチエツクし、デ
ータ待機の直接入力または遠隔状態の待機直接入
力のカード状態ビツトのどちらかをセツトし、割
り込みリクエストを上げる。この時、プログラム
は、その割り込みのサービスおよびその結果得ら
れた状態入力を一時中止する。このプログラムは
初期にセツトされた特定のカード状態ビツトをリ
セツトさせる。次に、それは直接データの入力を
CPU１０２によつて一時中止する。この事象が
起こる時、プログラムはDIAを上げる。それは、
DIRがローレベルにされることを待ち、DIAをロ
ーレベルにし、走査ルーチンまで飛び戻る。 ３ DMA転送 下記の説明は、メモリの開始アドレスおよび可
能なワード計数情報はちよつと前に直接出力チヤ
ネルを通してMCC１１０と通信されたという仮
定に基づいている。DMA入力および出力動作は
両方共KCPカード１１２を通してMCC１１０の
制御下にある。走査プログラムによつて監視され
る第３の線はDMAIR線である。この線で遭遇す
るヒツトの結果、DMA転送ルーチンへ飛び越
す。メモリアドレスがWPIカード１１９と通信
されるこのルーチンの半分は出力および入力の両
方共同じである。シーケンサのプログラムは
DATI線のメモリアドレスをメモリアドレスレジ
スタへラツチする。それはまた、DMA DRN信
号を１ビツトラツチへラツチする。次に、それ
は、それがデータを受信したことを示すDMAIA
を上げ、DMAIRをローレベルにすることを一時
中止し、その後、DMAIAをローレベルにする。
その後、DMA転送ルーチンの共有相は終了す
る。プログラムはDMA DRN信号の状態をチエ
ツクする。 ａ DMA出力 もしDMA DRN＝１ならば、プログラムはそ
のDMA出力セグメントへ飛び越す。それは、直
ちにDMAリクエストを上げ、DMA出力のコア
読出しサイクルが起こつたことの受け取り通知を
一時中止する。次に、DMA出力レジスタの蓄積
から得られるデータをDATO線へゲートし、
DMAORを上げる。ここでルーチンは、出力デ
ータがMCC１１０へ中継されたことを示す
DMAOAを上げることを一時中止する。それは、
DATOドライバを使用不可能にし、DMAORを
ローレベルにする。走査ルーチンへ飛び戻りする
前に、それはDMAOAのローレベルを一時中止
する。 ｂ DMA入力 もしDMA DRN＝０ならば、プログラムはそ
のDMA入力セグメントへ飛び越す。ここで、そ
れは、KCPカード１１２を通してMCC１１０が
適当なメモリアドレスでコアメモリへ入力される
べきDATI線のデータを備えていることを示して
いる上げられているDMAIRを一時中止する。こ
のプログラムはこのデータを入力データレジスタ
へラツチする。次に、DMAリクエストを上げ、
DMA入力のコア書込みサイクルが起こつたこと
の受け取り通知を一時中止する。この事象が発生
すると、プログラムはDMAIAを上げ、DMAIR
をローレベルにすることを一時中止し、その後、
DMAIAをローレベルにする。その最終の動作は
走査ルーチンへ飛び戻ることである。 ｃ W2500の大容量コアメモリの互換性 WPIカード１１９は、W2500の大容量コアメ
モリ（LCM）システムでの使用法を容易にする
ため７つの付加DMAアドレスドライバを備えて
いる。カードの装置番号はメモリページ計算のた
めの根拠として使用されるべき入出力バス
（DDAO〜６）へ供給される。 マスタクレートコントローラ マスタクレートコントローラ（MCC）１１０
は、それが機能的には動作のためのホストCPU
１０２とのリンクを必要としないスタンドアロー
ン装置であるような独立したプログラムを有する
能力を有するマイクロプロセツサである。しかし
ながら、このシステムでは、MCC１１０は前述
のようにCPU１０２と結合されることが好まし
い。それは、２３と同数のLAM信号に応動する
能力を含んでいる。MCCのプログラムはKMPま
たはKMDモジユールに記憶されているマクロ指
令からなる。 MCC１１０は、コントローラ命令（命令セツ
トと称される）から成る適当なルーチンを実行す
ることによつてマクロ指令に応動する。MCCル
ーチンは、KMBモジユールの512ワード×16ビ
ツトのROMアレイに記憶されている。 コントローラ命令の実行は、制御PROMシー
ケンサによつて特定命令の所定機能コードの翻訳
を伴う。この翻訳は、１組の時間に動作などとし
て実行される。制御PROMは、KMAモジユール
に配置された64ワード×16ビツトのアレイであ
る。 １ KMP−プログラムメモリモジユール 第２３Ｂ図に示されたKMPプログラムメモリ
モジユール３００は、512ワード×24ビツトの最
大容量を有するCAMAC規格に合つたモジユール
である。ソケツトは、プログラムメモリが32ワー
ドの増加に使用可能であるようにPROMチツプ
３０２のために備えられている。メモリの構成部
品は、インタシル社製IM5600（または等価物）の
PROMチツプである。メモリのサイクルタイム
の応答は１マイクロ秒の最少のデータウエイのト
ランザクシヨンタイム内である。 PROMチツプの電力消費が大きいため、トラ
ンジスタは、チツプの付勢を制御するため電源電
圧とPROMVccピン間に置かれる。特定の
PROMの記憶位置がアドレス指定されたときだ
け、その記憶位置に関連した３つのPROMが付
勢される。他のPROMは全て消勢されたままで
ある。 KMPモジユール３００は、読出された記憶位
置を指す９ビツトのアドレスレジスタ３０４を含
んでいる。非同期でまたはパワーアツプで発生す
るデータウエイの初期設定動作は、アドレスレジ
スタ３０４を０にリセツトする。このアドレスレ
ジスタ３０４はまた、データウエイの書込み指令
Ｎ（ｎ），Ａ（０），Ｆ（17）（ここで、（ｎ）は適当
なKMPモジユールのステーシヨン番号である）
によつて所望のようにプリセツトされる。 下記の使用法のモードは、KMPモジユール３
００と共に使用可能である。 １ ランダムアクセス（２データウエイサイク
ル） Ａ アドレスレジスタ３０４を重ね書き（プリ
セツト）する、Ｎ（ｎ），Ａ（０），Ｆ（17） Ｂ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（０）
でデータを読出す。 ２データウエイサイクルは連続動作である
必要はない。 ２ 逐次アクセス（１データウエイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０４を増加する、Ｎ（ｎ），Ａ（０），Ｆ(4) ３ アドレスレジスタ３０４の内容を読出す（質
問する）（１データウエイサイクル）、Ｎ（ｎ），
Ａ（０），Ｆ(1) ４ 記述子レジスタを読出す（１データウエイサ
イクル）、Ｎ（ｎ），Ａ（15），Ｆ(1) ２ KMD−データメモリモジユール 第２３Ｃ図に示されたKMDデータメモリモジ
ユールは、1024ワード×24ビツトの静的MOS・
RAMメモリの容量を有する標準CAMACモジユ
ールである。この場合のメモリの構成部品は2102
形RAMチツプである。 KMDモジユール３０６は、読出し／書込み動
作のための所望の記憶位置を指す11ビツトのアド
レスレジスタ３０８を含んでいる。非同期でまた
はパワーアツプで発生するデータウエイの初期設
定動作はアドレスレジスタ３０８を０にリセツト
する。アドレスレジスタ３０８はまた、所望のよ
うにデータウエイ書込指令Ｎ（ｎ），Ａ（０），Ｆ
（17）（ここで、（ｎ）は適当なKMDモジユール
３０６のステーシヨン番号である）によつてプリ
セツトされる。 24ビツトの１ワードバツフア３１０は、書込動
作のためKMDモジユール３０６に備えられてい
る。バツフア３１０は、単一の１マイクロ秒のト
ランザクシヨンでデータウエイによる読出しまた
は書込み動作の実行を可能にする。しかしなが
ら、内部のアドレス操作およびRAM記憶位置の
実際の読出しまたは書込みを実行するために約
1.5マイクロ秒がKMDモジユール３０６によつて
要求される。 任意の２つの連続するデータウエイサイクル時
にKMDモジユール３０６へのアクセスを許可す
るために、CAMACが保持する特徴が実施され
る。保持線(H)は、KMDモジユール３０６が、指
令（Ｎ，Ａ，Ｆ）をその受信から150ナノ秒以内
に実行できない時、KMDモジユール３０６が
CAMACデータウエイサイクルを保持することを
許す。その内部動作が終了すると、KMDモジユ
ール３０６は、Ｈの１−０トランザクシヨンを開
始する。CAMACサイクルは、発生されるＳ１と
共に再開される。一旦、Ｓ１が開始するかまたは
Ｈの開放後150±50ナノ秒すると、Ｈ線のいかな
るアクテイビテイもCAMACサイクルに影響しな
い。KMDモジユール３０６は、連続する最少の
時間のデータウエイサイクルで循環されるなら
ば、保持する特徴がデータウエイサイクルへ約
0.5マイクロ秒の遅延を注入する。 下記の使用法のモードはKMDモジユール３０
６と共に使用可能である。 １ ランダムアクセス（２データウエイサイク
ル） Ａ アドレスレジスタ３０８を重ね書きする
（プリセツトする）、Ｎ（ｎ），Ａ（０），Ｆ（17） Ｂ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（０）
でデータを読出すまたは Ｃ 現在のアドレスＮ（ｎ），Ａ（０），Ｆ（16）
でデータを書込む データウエイサイクルＡ，Ｂ，Ｃは連続する
動作である必要がない。 ２ 逐次アクセス（１データウエイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０８を増加する、Ｎ（ｎ），Ａ（０），Ｆ
（４） ３ スタツクアクセスをポツプする（１データウ
エイサイクル） Ａ データを読出し、それからアドレスレジス
タ３０８を増加する、Ｎ（ｎ），Ａ（15），Ｆ(4) ４ スタツクアクセスをプツシユする（１データ
ウエイサイクル） Ａ アドレスレジスタ３０８を増加し、それか
ら新しいアドレスでデータを書込む、Ｎ
（ｎ），Ａ（０），Ｆ（20） ５ アドレスレジスタ３０８の内容を読出す（質
問する）（１データウエイサイクル）、Ｎ（ｎ），
Ａ（０），Ｆ(1) ６ 記述子レジスタにアドレスレジスタ３０８の
内容をロードする（１データウエイサイクル）、
Ｎ（ｎ），Ａ（０），Ｆ(12) ７ 記述子レジスタを読出す（１データウエイサ
イクル）、Ｎ（ｎ），Ａ（15），Ｆ(1) ３ KMB−CAMACデータウエイコントローラ
モジユール KMBは、全てのデータウエイ動作に対して直
接制御し、この動作のための時間軸を発生する
CAMAC規格に合うモジユールである。多段のミ
ニシーケンサはデータウエイ信号のタイミングお
よびゲーテイングを与える。 データウエイ動作の開始前に、KMAモジユー
ル（第２３Ｄ図）は、書込みデータ、適当なＮ，
Ａ，Ｆコードなどのような必要な条件を形成す
る。次に、ラツチＮ，Ａ，Ｆおよび開始入出力
は、３２２で示すようにKMAモジユールから
KMBモジユールへ送られ、よつてデータウエイ
サイクルを開始する。 動作は、Ｘ（受け取られた指令）線を適当に監
視するKMBモジユールで行われる。データウエ
イ動作の終了に、入出力終了信号がKMAモジユ
ール３２０へ送られる。もしデータウエイサイク
ル中にＸが生じなかつたならば、入出力エラー信
号が３２６で示されたように入出力終了信号を伴
い、データウエイの選択されたモジユールが指令
によつて要求された動作を実行できなかつたこと
を示す。 KMBモジユールの第２のおよび等しい重要な
機能は、クレートと関連したモジユールから
LAM線の状態を監視することである。システム
プログラムの適当な点で、KMAモジユール３２
０はKMBモジユールへ３２８で示されるような
ラツチLAM状態信号を送る。LAMレジスタはロ
ードされ、よつてその時点でクレートからの全て
のLAM線の状態を捕まえる。LAMレジスタの出
力は優先権エンコーダへ供給される。このエンコ
ーダは５ビツト数＋優先権フラグへデコードす
る。この優先権フラグはKMAモジユール３２０
へ送り返される。能動時、それは少なくとも一つ
のLAM線がLAMレジスタに記憶された情報で能
動であることを示している。５ビツト数は最高の
優先権の能動LAMの２進表示である。 LAMロツクアウトタイマ（5.5ミリ秒にセツト
された）は、連続するLAMの問い合わせ間の過
大な時間間隔を検出するために備えられている。
ロツクアウト違反の指示は、処理するためKMA
モジユールへ送られる。 ４ KMA−演算制御モジユール KMAモジユール３２０は、MCC１１０内のデ
ータハンドリングを含む全ての演算論理動作を実
行する標準CAMACモジユールである。KMAモ
ジユール３２０の中心は演算論理装置（ALU）
３３０である。このALU３３０は、16の２進演
算動作および16の別々の論理機能を実行すること
ができる。ALUの制御および動作選択は３３１
で示されるように７つの専用制御PROM出力ビ
ツトによる。多段ミニシーケンサ３３２は、制御
PROMのためのクロツクとして役立つ。特定の
コントローラ命令機能コードの翻訳は、ミニシー
ケンササイクルの特定の時間間隔で生じる適当な
ALU機能、データ移送などを有するミニシーケ
ンサ３３２の１または２以上のサイクルを伴う。 動作規則 マスタクレートコントローラは４つのモジユー
ルを備えている。それは、全てCAMACシステム
のアクテイビテイのための制御センターとして役
立つ。局部および遠隔アクテイビテイは両方共こ
の点から起こる。マスタクレーの初期設定は、
KMBプラグイン装置およびデータウエイによつ
て実行される。 パワーアツプ時、制御パネルからのリセツトの
実行時またはデータウエイのモジユールによつて
Ｚ（初期設定）の能動時、KMBは初期状態にリ
セツトされる。定義によりCAMACシステムはＳ
２およびＢに伴つたＺの発生を伴う。KMBは、
任意のリセツトアクテイビテイの一部としてデー
タウエイのアドレス指定されていない動作を実行
しなければならない。したがつて、KMBのリセ
ツト時、シーケンサおよび関連回路は初期状態に
セツトされる。これに続いてデータウエイサイク
ルの実行が行われる。このサイクルは、この時点
でKMAからの制御は無効であるのでサイクル開
始はKMB動作によつて厳密であるという点で、
正常動作とは異なる。このシステムは、今まさに
動作を開始しようとしている。初期状態のKMA
は０へクリアされるそのＳカウンタ（マクロレジ
スタ）およびＰカウンタを有する。KMPおよび
KMDのメモリは、メモリ記憶位置を０へリセツ
トするそれぞれのMARレジスタを有する。 もし初期設定シーケンスが制御パネルからのリ
セツトの手動実行の結果として起こつたならば、
マスタクレートコントローラは停止状態にある。
しかしながら、もし初期設定シーケンスがデータ
ウエイのモジユールによつてパワーアツプまたは
Ｚアクテイビテイから実行されるならば、マスタ
クレートコントローラは実行状態へ移り、命令の
実行へ入る。 KMAコントローラ命令のPROMはマクロ指令
を実行するためのルーチンを含んでいる。これら
のルーチンは制御マイクロ命令から成る。命令セ
ツトに含まれるコントローラ命令は下記のように
規定される。 OPコード＝LDA Ｚレジスタ３４０の内容はアキユムレータ
３４２に記憶されている。Ｚレジスタ３４
０の内容は変更されない。 OPコード＝ADD Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容に加算される。その結果はア
キユムレータ３４２に記憶される。Ｚレジ
スタ３４０の内容は変更されない。 OPコード＝SUB Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容から減算される。その結果は
アキユムレータ３４２に記憶される。Ｚレ
ジスタ３４０の内容は変更されない。 OPコード＝COM Ｚレジスタ３４０の内容はＡ−Ｚとしてア
キユムレータ３４２の内容と比較される。
対応する指示子は、その結果が正、負、ま
たは０である毎にセツトされる。Ｚレジス
タ３４０およびアキユムレータ３４２の内
容は変更されない。正の指示子はまた、０
状態に対してセツトされる。 OPコード＝RSH Ｚレジスタ３４０の内容は１桁（拡張され
た符号）右へシフトされる。その結果は、
Ｚレジスタ３４０およびアキユムレータ３
４２に記憶される。 OPコード＝AND Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的にアンドが取られ
る。Ｚレジスタの内容は変更されない。 OPコード＝EOR Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的に排他的オアがとら
れる。その結果はアキユムレータ３４２に
記憶される。Ｚレジスタ３４０の内容は変
更されない。 OPコード＝IOR Ｚレジスタ３４０の内容はアキユムレータ
３４２の内容と論理的に反転オアがとられ
る。その結果はアキユムレータ３４２に記
憶される。Ｚレジスタ３４０の内容は変更
されない。 OPコード＝LSH Ｚ Ｚレジスタ３４０の内容は１桁左へシフト
される。その結果はアキユムレータ３４２
に記憶される。Ｚレジスタ３４０の内容は
変更されない。 OPコード＝LSH Ａ アキユムレータ３４２の内容は１桁左へシ
フトされる。その結果はアキユムレータ３
４２に記憶される。 OPコード＝INC Ｚ Ｚレジスタ３４０の内容は１だけ減少され
る。その結果はアキユムレータに記憶され
る。Ｚレジスタの内容は変更されない。 OPコード＝DEC Ｚ Ｚレジスタ３４０の内容は１だけ減少され
る。その結果はアキユムレータ３４２に記
憶される。Ｚレジスタ３４０の内容は変更
されない。 OPコード＝DEC Ａ アキユムレータ３４２の内容は１だけ減少
される。その結果はアキユムレータ３４２
に記憶される。 OPコード＝SLS LAMレジスタはMCC１１０から全ての
LAMの現在の状態（LAM状態を記憶す
る）でロードされる。 OPコード＝STP KMAモジユール３２０のクロツク３３２
は現在のクロツクサイクルの終了時に禁止
される（停止）。実行状態は制御パネルの
“実行”に続いて行われる“ステツプ”ボ
タンの押下によつて再入力されることがで
きる。 OPコード＝JMP 無条件跳び越し。KMAモジユール３２０
のＳカウンタ３３４は、マイクロ命令記憶
の５１２の記憶位置のどれかへ跳び越しを
許可するコントローラの命令レジスタの下
位９ビツトの内容でロードされる。 OPコード＝PJMP，NJMP，ZJMP，EJMP 正負、零およびエラーの指示子のそれぞれ
の状態に基づいた条件跳び越し。 もし判定が跳び越し無しならば、Ｓカウン
タ３３４が１だけ増加され、次の命令が実
行される。 もし判定が跳び越しならば、次の動作は
無条件跳び越しの場合と同一である。 OPコード＝READ MODULE データは命令ワードによつて規定されたデ
ータウエイ指令動作によつてモジユールか
ら読出される。 OPコードは特定の読出し指令機能コード
を意味する。 OPコード＝WRITE MODULE アキユムレータからのデータは命令ワード
によつて規定されたデータウエイ指令動作
によつて送られる。 OPコード＝CONTROL MODULE 制御指令は命令ワードによつて規定された
データウエイ指令動作によつてモジユール
へ送られる。いかなるデータ転送も伴わな
い。 コントローラ命令のOPコードは制御PROMへ
のアドレス入力として役立つ。制御PROMは命
令OPコードを命令実行のための特定の16ビツト
パターンへ翻訳する。 コントローラ命令のPROMの記憶位置０に含
まれるコントローラ命令は、read moduleであ
る。 フオーマツトは下記のようになる。 Ｎ＝第１のKMPモジユールのステーシヨン番号 Ａ＝サブアドレス（モジユールのセクシヨンを選
択する） OPコード＝特定の機能コードＦ(4)を有する
READ MODULE 最上位桁ビツト＝マクロをフエツチする。この情
報は、マクロレジスタのロードがいつ適当
であるかを判定するため使用される。 KMAモジユール３２０のミニシーケンサ３３
２は、実行が開始される時、開始される。ロード
コントローラ命令レジスタはミニシーケンサ３３
２の第１段によつて実行される。コントローラ命
令はコントローラ命令PROMから発せられ、コ
ントローラ命令レジスタ３８に記憶される。第１
の命令は下記のように実行される。 １ Ｆ，Ａ，ＮコードはKMBモジユールのフア
ンレジスタ３２０Ａ（第２３Ａ図）へ転送され、
そこにロードされる。入出力開始信号が発生す
ると、非同期クロツクおよびゲート制御回路３
２１Ａ（第２３Ａ図）を介してデータウエイ動
作を開始する。それ自身のミニシーケンサを有
するKMBモジユールは動作を実行する。この
場合の特定の指令はKMPモジユール３００へ
であり、読出しデータであり、それから増加ア
ドレスＦ(4)，Ａ（０），Ｎ（ｎ）である。 ２ データウエイ指令動作のＳ１の立ち下がり
で、KMBモジユールはKMPモジユール３０
０からの読出しデータをKMAモジユール３２
０のＺレジスタ３４０へロードする（第２３Ａ
図の３２２Ａ）。 ３ データウエイ動作の終わりに、KMBモジユ
ールはKMAモジユール３２０へ入出力終了
（第２３Ａ図の３２３Ａ）をKMAモジユール
３２０へ送る。 ４ KMAモジユール３２０のデータセレクタ３
３６は、Ｚレジスタ出力に対して使用可能であ
る。 ５ ロード・マクロ・レジスタ信号が発生する
と、丁度今フエツチされたマクロ指令を実行す
るのに必要な命令ブロツクに対応するコントロ
ーラ命令PROMへアドレス入力を供給する。 ６ クロツクサイクル（約500ナノ秒）は、シー
ケンサ３３２の第１段によつて発生されるロー
ドコントローラ指令レジスタで繰り返される。 丁度今入力されたルーチンの特定の構成は、
KMPまたはKMDメモリに記憶されたマクロ指
令によつて決定される。実行されるべき機能によ
つて複雑度を変更する。マイクロ命令ルーチン群
は、標準マイクロプログラムとして、規定され、
コントローラ命令PROMにある。 かなり複雑なマクロの例がBNLAM（もしいか
なるLAMも能動でないならば、分岐する）であ
る。BNLAMは、マスタクレートコントローラ
が最高優先順位の能動LAM３２５Ａを決定する
ことを許す。このモードでは、動作は疑似割り込
み機構に基づく。“コード化された優先順位”の
LAMは、後続するアクテイビテイをトリガする
ために使用される。この機構は、BNLAMがど
のルーチンが次に入力されるべきであるかを判定
するためにルーチンの終わりだけに使用される点
で真の割り込み装置とは異なる。一旦入力された
ルーチンは割り込み不可能である。 演算論理動作は、ALU３３０および２つのオ
ペランドレジスタでKMAモジユール内で実行さ
れる。データウエイ動作中読出されたデータは、
Ｚレジスタ３４０に記憶される。それは、右シフ
トを除いて、ALU３３０によつて動作される。
その結果はアキユムレータ３４２に記憶される。
データウエイ動作中書込まれるべきデータはアキ
ユムレータ３４２で生じる。それは、ALU３３
０を通つてデータウエイ・データドライバへ転送
される。コントローラマイクロ命令の実行に必要
なALU機能は下記の通りである。
【表】
もし付加コントローラマイクロ命令が要求さ
れ、命令セツトに加算されるならば、他のALU
機能は実現されることができる。ALU機能の実
現は制御PROM出力パターンの一部である７ビ
ツトパターンによつて制御される。 マクロ命令フオーマツト マクロ指令は、24ビツトの構成要素として
KMP（PROM）またはKMD（RAMにある。マク
ロ命令フオーマツトは下記の通りである。
れ、命令セツトに加算されるならば、他のALU
機能は実現されることができる。ALU機能の実
現は制御PROM出力パターンの一部である７ビ
ツトパターンによつて制御される。 マクロ命令フオーマツト マクロ指令は、24ビツトの構成要素として
KMP（PROM）またはKMD（RAMにある。マク
ロ命令フオーマツトは下記の通りである。
【表】
１状態＝マクロ指令のＮフイールドで規定され
たメモリステーシヨン番号でKMBモジユールの
能動メモリレジスタ３２４Ａをロードする。 MI識別子は実行されるべきマイクロ命令ルー
チンへのポインタとして役立つ。 Ｆ，Ａ，Ｎの使用は任意である。存在する時
は、これらの３つのフイールドは実行されるべき
データウエイ動作のためのＦ（ ），Ａ（ ），Ｎ
（ ）として役立つ。 命令アドレス指定モード マスタクレートコントローラのハードウエア構
成およびフアームウエア構成は、多数のアドレス
指定モードが実行されるべきデータウエイ動作の
細目を規定するために使用されることを許す。 マイクロ命令フオーマツトは、Ｆコード（OP
コード）、ＡフイールドおよびＮフイールドを提
供する。上述のようにマクロ命令もまた、Ｆフイ
ールド、Ａフイールド、Ｎフイールドを提供す
る。下記の使用法モードが実現される。 １ Ｎはマイクロ命令で特定化される。その時、
マイクロ命令からのＦ，Ａ，Ｎはデータウエイ
動作のために使用される。これは、通常のデー
タウエイ動作およびマクロ命令フエツチの両方
に対して真である。 ２ Ｎはマイクロ命令で特定化されない（＝０）。 Ａ もしデータウエイ動作がマクロフエツチな
らば、Ｆ，Ａは、マイクロ命令から得られる
と共に、Ｎは能動メモリレジスタの内容から
得られる。 Ｂ もしデータウエイ動作がマクロフエツチで
ないならば、Ｆ，Ａはマクロ命令から得られ
る。 (1) もしＮがマクロ命令で特定化されるなら
ば、マクロ命令のＮフイールドは使用され
ない。 (2) もしＮがマクロ命令で特定化されない
ならば（＝０）、Ｎは現在能動のLAMから
得られる。 アドレス指定モードを表すフローチヤートは第
２３Ｇ図で示されるようになる。 MCC遠隔入出力（RIO）走査プログラム 遠隔入出力走査を制御するマスタクレートに常
駐するフアームウエアモジユールはRIO走査プロ
グラムと呼ばれる。それは、マスタクレートブー
トストラツプ動作中MCC１１０の読出し書込み
メモリへ転送されるイメージの一部である。 RIO走査プログラムの主な機能は、遠隔入出力
装置のコントローラとCPUメモリ間でデータを
連続して転送することにある。データフローは、
DMAチヤネルを介して起こり、それが一旦開始
されると、走査はCPUプログラムからのいかな
る他のアテンシヨンを必要としない。3000〜5000
ワード／秒（１ワードは16ビツトからなる）のデ
ータ速度が達成される。 ホストコンピユータのメモリからMCCの読出
し書込みメモリへの走査プログラムのダウンロー
ドは、前述したように、ホストCPU／MCCイン
タフエースを使用するシステムの便宜的特徴であ
る。 ホストCPUとの連結無しでMCCを使用するシ
ステムにおける走査プログラムは、MCCの
PROMメモリ（第２３Ｂ図のKMBモジユール参
照）に常駐することができる。この場合、RIO走
査プログラムの主な機能は、遠隔入出力コントロ
ーラとMCCメモリ間でデータを連続して転送す
ることである。この動作モードは、MCCのスタ
ンドアローン能力を利用する。 ホストコンピユータがこのシステムに存在する
時、最少量のPROMフアームウエアがMCCメモ
リに存在しなければならない。ブートストラツプ
プログラムと称されるこのフアームウエアは、そ
の保守装置と通信する能力およびホストコンピユ
ータへのリンクを与える。ホストコンピユータか
らのフオームウエアのダウンロードは、このプロ
グラムが焼き付ける必要がない特定のシステム要
求に対するために設計された注文品および普通の
注文品のPROMであることを許す。 走査の幾つかの重要な特徴は下記のとおりであ
る。 (a) 局部および遠隔入出力装置のハンドリング
（すなわち、KIOコントローラはマスタクレー
トおよび遠隔クレートにある）。 (b) 自動伝送エラー検出・訂正。 (c) 送信未請求割り込み状態としてインタフエー
ス化されたCPUへの走査同期データの選択伝
送。 (d) インタフエース化されたCPUおよび他の装
置の両方からのサービスリクエストへの走査の
一時的割り込み（デマンド）。 (e) 走査によつて要求されるデータバツフアおよ
びパラメータはCPUにあり、DMAチヤンネル
を通してアクセスされる。その後、走査パラメ
ータは容易に編集され、走査プログラムの大き
さはシステムの大きさおよび構成には本質的に
依存しない。 RIO走査プログラムは、ステーシヨンアドレス
１５および１６のMCの読出し書込みメモリにあ
る。それは、MCのブートストラツプシーケンス
中、CPUメモリのイメージからMCへ転送され
る。それは一旦MCに常駐すると、下記のソフト
ウエア構成要素とインタフエースする。 (A) RIOのLAMハンドラ：走査監視制御（開始、
停止、リセツトなど）を与えるMC常駐プログ
ラム。 (B) WPIハンドラ：走査監視制御のためのプロ
グラマインタフエースを与えるCPU常駐プロ
グラム。 (C) 走査パラメータテーブル＆データバツフア：
DMAチヤネルを通して走査プログラムによつ
てアクセスされる受動CPU常駐ソフトウエア、
この受動ソフトウエアは走査 によつて要求されるシステム依存データの大部分
を含んでいる。したがつて、走査プログラム自体
の大きさは本質的にシステム構成に依存しない。 第１７図は、ソフトウエアでサポートされた
種々のRIO装置の構成を示している。マスタクレ
ート毎の多重CPU，CPU毎の多重マスタクレー
トおよびマスタクレート毎の多重直列ループは全
て可能な変更例である。 RIO走査プログラムはCPUポート（KCPコン
トローラ）、直列ポート（KSPコントローラ）お
よび標準RIO装置のコントローラ（KIO，KSE）
と直接に通信する。 全てRIOコントローラはデータウエイ命令を使
用して質問されることができる記述子レジスタを
組み込んでいる。LAMを発生するコントローラ
のために、記述子レジスタはコントローラの種類
およびステーシヨンアドレスを含んでいる。 RIO走査プログラムは、標準遠隔入出力装置の
コントローラ（例えば、KIO，KSE）とW2500
コアメモリ間で直接にデータを転送して連続的な
高速走査を実行する。このデータはCPUソフト
ウエア介入無しでDMAチヤネルを介して転送さ
れる。走査を動作するのに加えて、プログラム
は、 (A) 伝送エラーを自動的に検出し、再試行する。 (B) 能動外部リクエストを処理するために走査動
作を一時的に中断する。 (C) 送信未請求割り込み状態としてインタフエー
ス化されたCPUへ走査同期データを選択的に
伝送する。 CPUプログラムはWPIハンドラへの呼び出し
によつて走査を通じて監視制御（開始、停止、選
択的可能／不可能）を実行することができる。 第１８図はRIO走査プログラム３５０のインタ
フエースを示している。これらはCPU常駐およ
びMC常駐のソフトウエアおよびフアームウエア
の両方を含んでいる。明瞭にするため、図面はマ
スタクレートの外部にある関連するハードウエア
の項目を含んでいる。 １ RIOのLAMハンドラインタフエース (A) 監視走査制御 監視走査制御は、マスタクレートへの呼び出
しを伝送するWPIハンドラ３５１へのCPU常
駐プログラムの呼び出しによつて開始される。
マスタクレートで、この呼び出しは外部リクエ
ストとして検出され、RIOのLAMハンドラ３
５２によつて動作される。個々の走査および監
視制御機能の動作はWPIハンドラ３５１およ
びRIOのLAMハンドラ３５２と共に説明され
ている。リクエストされることができるこのよ
うなリストは、 走査のリセツト 走査のトリガ 走査の停止 KSP走査ループの使用不可能 KSP走査ループの使用可能 走査のためのCPUポートの使用不可能 走査のためのCPUポートの使用可能 走査リストの使用不可能 走査リストの使用可能 走査状態伝送のためのターゲツトCPUのコ
アアドレスの変更 である。 (B) 能動外部リクエストの処理を開始された走査 各点の終了時に、走査プログラムはLAMを
チエツクし、必要ならば、LAMのアクテイビ
テイを処理するためRIOのLAMハンドラ３５
２を呼び出す。呼び出しシーケンスは、 RTJMP.19.PRCLAM.R.RTN.である。 ここで、 19＝LAMを処理するサブルーチンのMCCのス
テーシヨンアドレス PRCLAM＝LAMを処理するサブルーチンに
第１のワードアドレス Ｒ＝戻りのMCCのメモリステーシヨンアドレ
ス RTN＝戻りのメモリモジユール内のワードア
ドレス である。 ２ 送信未請求状態の割り込みインタフエース RIO走査プログラム３５０は送信未請求状態の
割り込み機構によつてCPU常駐ソフトウエアと
通信する。状態情報は２つの16ビツトワードを含
んでいる。一方は、割り込みが能動にされる前
に、DMAチヤネルを介して一定のCPUのコア記
憶位置へ伝送され、他方は割り込みを能動にする
ためDIOチヤネルを介して伝送される。 送信未請求状態を送信するための呼び出しシー
ケンスは、 RTJMP.19.UNSXM.R.RTN.ここで、 19＝送信未請求状態の伝送サブルーチンの
MCCのステーシヨンアドレス UNSXM＝送信未請求状態の伝送サブルーチ
ンの第１のワードアドレス Ｒ＝戻りのMCCのメモリステーシヨンアドレ
ス RTN＝戻りのメモリモジユール内のワードア
ドレス である。 呼び出しが発せられる前に、MCCのメモリス
テーシヨン２０の記述子レジスタはDIO状態ワー
ドを含まなければならないし、MCCメモリステ
ーシヨン１６の記憶位置０はDMA状態ワードを
含まなければならないしメモリステーシヨン１６
のためのメモリアドレスレジスタは記憶位置０を
指さなければならない。 ３ 走査パラメータおよびデータインタフエース RIO走査プログラム３５０の動作は２組のパラ
メータ、すなわち走査制御テーブル３５４および
走査パケツトリスト３５６によつて行われる。走
査制御テーブル３５４はハードウエア構成の記述
およびCPU常駐パラメータに必要な結合からな
る。走査パケツトリスト３５６はオンライン編集
により必要ならしいパラメータを含んでいる。し
たがつて、走査制御テーブル３５４はMCCに常
駐し、一方走査パケツトリストはCPUメモリに
常駐し、DMAチヤネルを通してアクセスされ
る。 フイールドは下記の通りである。 (1) クレートアドレス：ターゲツトコントローラ
を含むクレートのアドレスである。各直列ルー
プはアドレス１〜６２を有する６２までの遠隔
クレートを制御することができる。アドレス０
はマスタクレートのコントローラを特定する。
局部入出力パケツトは任意の周波数リストに付
加することができる。 (2) Ｒ／Ｗ：読出し書込みビツトである。１は遠
隔装置からCPUへの読出しを特定する。 (3) Ｓ：もしＳ＝１ならば、パケツト処理終了時
にCPUへ走査同期状態を送信する。 (4) DF：もし１ならば、パケツト処理終了時に
このパケツトを含む周波数リストを使用不可能
にする。 (5) Ｅ：もし１ならば、パケツトデータを処理す
ることをスキツプする。ともかく、Ｓおよび
DFの任意選択を処理する。 (6) Ｉ：もし１ならば、伝送エラーの再試行を禁
止する。 (7) コントローラのステーシヨン：ターゲツトコ
ントローラのステーシヨンアドレスで、マスタ
クレートでは１〜12であり、遠隔クレートでは
１〜22である。 (8) 遠隔サブアドレス：このアドレスはデータワ
ードを受信するかまたは供給するかするために
コントローラの第１装置を特定する。このアド
レスは次のデータワードのために１だけ増加さ
れる。KIOコントローラの場合、サブアドレス
のスペースは１〜255である。 (9) このパケツトによつてサービスされるべき遠
隔サブアドレスのポイント数の番号：１〜２５
５。０計数の結果、いかなるデータ転送も行わ
ないが、任意選択はなお処理される。 (10) 初期のCPU値のバツフアアドレス：データ
イメージのための絶対CPUコアアドレスであ
る。 (11) 次のパケツトアドレス：次のパケツトの絶対
CPUコアアドレスである。 動 作 第１９Ａ図〜第１９Ｃ図はRIO走査動作のフロ
ーチヤートを示している。 RIO走査プログラム３５０は、マスタクレート
の読出し書込みメモリに常駐し、２つのテーブル
で下記のように駆動される。 (A) 走査制御テーブルはマスタクレートのメモリ
ステーシヨン１６に常駐し、走査プログラム３
５０の統合部分と考えられる。それは、ハード
ウエア構成のようなシステム生成時に固定され
る走査変数である。 (B) パラメータパケツトリストはCPUメモリに
常駐し、DMAチヤネルを通して走査によつて
アクセスされる。これらのリストは、走査され
るべきポイント数、走査の相対周波数、ポイン
トアドレスなどのようなオンライン変更しがち
である走査変数を含んでいる。 １ 走査プログラム動作 第２０Ａ図および第２０Ｂ図に示されているよ
うに、走査制御テーブルは実際にはマスタクレー
トを通るデータパスの表形式の記述である。用語
“ノード”はCPUメモリから遠隔コントローラへ
の特定のパスに沿つてデータを転送するために必
要とされるテーブルのパラメータクラスタと称す
る。FRQノードパラメータはパケツトに位置し、
KCPノードはCPUポートを規定し、KSPノード
は通信ループを規定する。 動作時、プログラム３５０（第１９Ａ図〜第１
９Ｂ図）はソースノードで開始し、第２０Ｂ図の
一番左のパスへステツプダウンし、それが通過さ
れるように各ノードからのパラメータで現在のパ
ケツトブロツクを初期設定する。したがつて、ノ
ードFRQ０００に達すると、現在のパケツトブ
ロツクはCPU（KCP００）の周波数リストからの
パケツトおよび直列ループ（KSPO）のパケツト
を処理するために必要である全てのパラメータを
含んでいる。次に、このプログラムはこのリスト
の場合周波数の数と等しいFRQ０００のリスト
からの多数のパケツトを処理し、リストFRQ０
０１へ転送する。このプロセスは、全ての周波数
リストがサービスされるまで続く。それから、こ
のプログラムはリストFRQ０００へ戻り、繰り
返す。 この動作の結果、走査パケツトはパケツトリス
ト周波数の数に比例する相対速度で処理される。
すなわち、FRQノードにわたる一つの完全なパ
スで、全部の周波数の数の和と等しい多数のパケ
ツトが処理される。その時、各リストに割り当て
られた全体のパケツト走査速度の分数は1／1＋
2……＋oである。ここで1は問題の周波数の
数、1……oは周波数の数の和である。もしＰが
所定リストのパケツト毎の平均ワード数であるな
らば、各リストに割り当てられた全体のワード走
査速度の分数は1P1／1P1＋2P2……oP2……o
Poである。したがつて、どのリストの場合もワ
ード走査速度は周波数の数およびパケツト毎のワ
ードの平均数の両方に依存する。 最大全走査速度は、リストのパケツト数（構成
単位と呼ばれる状態）と等しい全周波数の数をセ
ツトすることによつて得られる。次に、走査速度
は構成単位の分数値に等しい幾つかの周波数の数
をセツトすることによつて選択的に減少される。 出力パケツトを処理するために、プログラム
は、マスタクレートメモリのスクラツチバツフア
に（DMAを通して）パケツトデータの全部を読
出す。それは、MCC１１０へ初期KIOマルチプ
レクサアドレスを次にデータワードを送信する。
入力パケツトのため、プログラムはコントローラ
へ初期KIOマルチプレクサアドレスを送信し、コ
ントローラからマスタクレートメモリのスクラツ
チバツフアへ読出す。次に、それはCPU１０２
へデータを送信する。 各ワードをKIOコントローラへ送信した後、プ
ログラムはLAMアクテイビテイをチエツクする。
もし外部リクエストが能動であれば、プログラム
はそれを処理するためRIOのLAMハンドラを呼
び出す。ただ一つのリクエストが呼び出し毎に処
理されると、どつと起こるアクテイビテイは走査
を停止しない。 各パケツト処理後、プログラム３５０はDFお
よびＳの任意選択をチエツクする。もしDFがセ
ツトされるならば、プログラムは現在の周波数リ
ストを使用不可能とする。この場合、CPU１０
２からの適当にリスト可能であるリクエストがサ
ービスされるまで、このリストからのパケツトは
もはや処理されない。もしＳがセツトされている
ならば、プログラムは同期化のためCPU１０２
へ送信未請求状態の割り込みを送信する。 ２ エラー検出および訂正 もし試みられたDMA使用時にタイムアウトが
発生するならば、プログラム３５０はポートを使
用するため走査による他の試みを防止するように
関連するKCPノードで使用不可能フラグをセツ
トする。その時、もし故障ポートが送信未請求状
態のために使用されるポートでないならば、プロ
グラム３５０は状態CPU１０２への割り込みを
上げ、故障を指示するため16進のＦ状態コードを
送信する。 遠隔伝送時、プログラム３５０はKSPのタイ
ムアウト（すなわち、伝送応答無し）および応答
状態ワードのエラー指示の両方をチエツクする。
もしチエツクが遠隔データウエイエラー（KIOは
応答しない）を示すならば、いかなる再試行も試
みられない。プログラム３５０は状態CPU１０
２への16進のＡのエラーコードで送信未請求割り
込みを上げる。もし伝送エラーまたはKSPのタ
イムアウトが検出されるならば、プログラム３５
０はKSPを打ち切り、遠隔装置へ現在のKIOマ
ルチプレクサアドレスを出力し、データ伝送を再
試行する。もしエラーが特定の再試行数後にクリ
アしなければ、プログラムは状態CPU１０２へ
の16進のＢのエラーコードで送信未請求割り込み
を上げる。パケツトデータ転送の残りがスキツプ
されるが、ＳおよびDFの任意選択はなお実行さ
れる。 MCCの遠隔入出力LAMハンドラ 能動RIOを処理するマスタクレートフアームウ
エアモジユールはまた、マスタクレートのブート
ストラツプ動作中RAMメモリへ転送されるイメ
ージの一部である。 LAMは、マスタクレートのソフトウエアアテ
ンシヨンを要する外部条件が発生したことを指示
するためRIO装置のコントローラによつて発生さ
れた信号である。その優先権システムの下で、マ
スタクレートのソフトウエアが能動LAMをチエ
ツクし、一つのLAMが検出される時、RIOの
LAMハンドラを呼び出す。呼び出されると、
LAMハンドラ３５２はLAMを発生するコントロ
ーラの識別を読出し、コントローラの種類に基づ
く動作を行う。最高の優先順位の能動LAMだけ
が各呼び出しでサービスされる。 CPUポートまたは付属ステーシヨン以外の
RIOコントローラの種類からのLAMはこのモジ
ユールによつてインタフエース化されたCPU１
０２へ渡される。ここで、それは送信未請求の遠
隔状態割り込みとして検出され、CPUのソフト
ウエアによつてサービスされる。任意選択とし
て、ユーザに書かれたソフトウエアはマスタクレ
ートで直接任意のLAMを処理するためこのモジ
ユールに付加される。 MCCのスタンドアローン特性の他の面 CPUポートのコントローラからのLAMは、
CPU常駐プログラムがRIO装置へリクエストを
発生する時（デマンド）、能動にされる。CPUプ
ログラムのリクエストはこのモジユールで完全に
サービスされる。このリクエストは下記のものを
含んでいる。 標準Ｗ RIO装置のコントローラ（例えば、
KIO，KSE）とCPUメモリ間でデータブロツク
を転送すること。データは実際UIOB常駐ポイン
トカードから転送されるし、UIOB常駐ポイント
カードへ転送されることに注目されたい。任意の
CAMAC互換性の装置コントローラとCPUメモ
リ間でデータ、制御または状態情報を転送するこ
と。 RIO走査、例えば開始、停止、使用可能、使用
不可能などを監視制御すること。 このモジユールは付属ステーシヨンからLAM
をサービスするため付属ステーシヨン常駐のプロ
グラムを呼び出す。 RIOのLAMハンドラ３５２はマスタクレート
の読出し書込みメモリのステーシヨンアドレス１
６，１７，１８、および１９に常駐する。それが
一旦マスタクレートに常駐すると、それはその動
作のためにCPU常駐WPIハンドラ３５１のみ必
要とする。 RIOのLAMハンドラ３５２はCPUポート
（KCPコントローラ）、直列ポート（KSPコント
ローラ）、標準RIO装置コントローラ（KIO，
KSE）と直接通信する。RIOのLAMハンドラ３
５２は、アイドルルーチンおよび能動LAMサー
ビスサブルーチンを含んでいる。アイドルルーチ
ンはマスタクレートブートストラツプ（CPUか
ら下方へ）に続いて実行するための第１のプログ
ラムである。それは、能動LAMを連続してチエ
ツクし、それが能動LAMを検出するとサービス
のために呼び出すプログラムである。LAMサー
ビスサブルーチンは、最高優先順位の能動LAM
を処理するために任意のマスタクレート常駐ソフ
トウエアによつて呼び出される。 第２１図はRIOのLAMハンドラ３５２のイン
タフエースを示している。これらはCPU常駐お
よびマスタクレート常駐プログラムの両方を示し
ている。明瞭にするため、図面にはマスタクレー
トの外部の関連するハードウエア項目も含んでい
る。 １ 外部インタフエース (a) WPIハンドラの遠隔リクエストインタフエ
ース CPU常駐のWPIハンドラ３５１は、CPUプロ
グラムリクエストをRIO装置に渡す。遠隔機能を
開始するため、それは遠隔指示語の制御ブロツク
のCPUコアアドレスをマスタクレートへ送信す
る。それによつて、KCPのLAMを能動にする。
次に、マスタクレートへの入力である遠隔指示語
の制御ブロツクはリクエストされることができる
各RIO機能のための独特の指示語数を含んでい
る。 (b) WPIハンドラの遠隔状態インタフエース CPU１０２へ送信される２種類の遠隔割り込
み状態は終了状態および送信未請求状態である。
終了割り込み状態は、それがどのCPUで開始さ
れたリクエストのサービスを終了する時、RIOの
LAMハンドラ３５２によつて送信される。この
場合、DIO状態ワードだけが送信される。送信未
請求割り込み状態は、CPUポートまたは付属ス
テーシヨン以外のコントローラからの能動LAM
の識別を渡すためにRIOのLAMハンドラ３５２
によつてかまたはエラーが発生したことをCPU
１０２へ知らせるためにRIO走査プログラム３５
０によつてかのいずれかで送信される。この場
合、DIOおよびDMA状態ワードが送信される。 状態コードは割り込みを能動にするためにDIO
チヤネルを介して送信される。コントローラの識
別は、必要な時、状態コードの伝送前にDMAチ
ヤネルを介して特定のCPUのコア記憶位置へ送
信される。マスタクレートプログラムは処理前に
CPU１０２で読出されるDIOを待つので、CPU
はDMAワードを最初にアクセスすることができ
るので、それによつてオーバランされた状態を防
止する。 (c) マスタクレートのブートストラツププログラ
ムのインタフエース マスタクレートのブートストラツプ動作終了
時、マスタクレートのブートストラツププログラ
ム３５８は、ステーシヨンアドレス１９にある読
出し書込みメモリモジユールの記憶位置０へプロ
グラム制御を転送する。RIOのLAMハンドラ３
５２のアイドルルーチンはこの記憶位置に常駐し
ているので、それはマスタクレートブートストラ
ツプの終わりに自動的に実行する。 (d) RIOの走査プログラムインタフエース RIOの走査プログラム３５０はその周期的チエ
ツク中能動LAMを検出すると、それはLAM識別
および転送サブルーチンエントリ３６０（第２２
Ａ図）でLAMハンドラ３５２を呼び出す。これ
は、最高優先順位の能動LAMのサービスを制御
し、発呼者に戻る形式１のサブルーチンである。
この同一の呼び出しは、能動LAMサービスをリ
クエストするためにアイドルルーチンを含んでい
る全マスタクレートのソフトウエアによつて使用
される。 呼び出しシーケンスは、 RTJMP.19.PRCLAM.R.RKここで、 19＝LAM識別および転送サブルーチンのステ
ーシヨンアドレス PRCLAM＝LAM識別および転送サブルーチ
ンの第１のワードアドレス RK＝戻りのワードアドレス である。 エントリで、 KMBモジユール３２５Ａの能動LAMレジス
タ＝最高優先順位の能動LAMを発生したコント
ローラのステーシヨンアドレスである。これは
LAMアクテイビテイのチエツク命令（SLS）に
よつて自動的にセツトされ、次のアクテイビテイ
のチエツクが行われるまでセツトされたままであ
る。 RIO命令セツトは、形式１および形式２と称さ
れる２つのサブルーチンインタフエースを提供
し、各々はそれ自身の戻りアドレスメモリを有す
る。呼び出し命令および出口命令は下記の通りで
ある。 形式 呼び出し 出口 １ RTJMP RTN ２ RTJMP２ RTN２ サブルーチンネステイングの２つのレベルは下
記のように許される。 形式１のサブルーチンは形式２のサブルーチン
を呼び出せる。 形式２のサブルーチンは形式１のサブルーチン
を呼び出せる。 形式１のサブルーチンは形式１のサブルーチン
を呼び出せず、形式２のサブルーチンは形式２の
サブルーチンを呼び出せない。 (e) RIO走査制御テーブルのインタフエース RIOのLAMハンドラ３５２は、マスタクレー
ト常駐の走査制御テーブル３５４に含まれる状態
ワードを変更することによつてRIO走査を通じて
監視制御を行う。前述のように、走査制御テーブ
ル３５４はマスタクレートを通る可能なデータパ
ス、すなわち直列ループ、CPUポートおよび走
査周波数パラメータリストの数および配置を表形
式で記述している。 (f) 走査パケツトリストのインタフエース リセツト走査動作中、RIOのLAMハンドラ３
５２は、DMAを通してCPUのコアアドレスおよ
びリクエストしているCPU１０２の各走査パケ
ツトリストの周波数の数を読出し、この情報を走
査制御テーブル３５４へ記憶する。パケツトリス
トのアドレスおよび周波数の数は、リストヘツド
テーブルでCPU１０２へ維持される。 パケツトリストは走査パラメータの閉じられた
つなぎリストである。 ２ 内部インタフエース 下記の用語が使用される。 Ｔ１＝ステーシヨン２０におけるメモリモジユー
ルの記述子レジスタ Ｔ２＝ステーシヨン１９におけるメモリモジユー
ルの記述子レジスタ Ｔ３＝ステーシヨン１８におけるメモリモジユー
ルの記述子レジスタ Ｔ４＝ステーシヨン１７におけるメモリモジユー
ルの記述子レジスタ LR＝LAMレジスタ (a) 読出しDMAワードサブルーチンのインタフ
エース これは形式２のサブルーチンである。応動する
KCPのステーシヨンアドレスがLAMレジスタで
コード化される時（すなわち、最高優先順位の能
動LAMはKCPからであるLAMアクテイビテイ
チエツクに続く）、それは1DMAワードを読出す
ためにマスタクレートのソフトウエアによつて呼
び出される。 呼び出しシーケンスは、 RTJMP2.19.RDMA.R.RK. ここで、 19＝読出しDMAワードサブルーチンのステー
シヨンアドレス RDMA＝読出しDMAワードサブルーチンの第
１のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス である。 エントリで、 LR＝ターゲツトCPUポート（KCP）のステー
シヨンアドレス Ｔ１＝CPUのコアアドレス である。 戻りで、 Ｔ１＝（T1）＋１ Ｔ２＝データワード Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (b) 書込みDMAワードサブルーチンのインタフ
エース これは形式２のサブルーチンである。応動する
KCPステーシヨンアドレスがLAMレジスタでコ
ード化される時（すなわち、最高優先順位の能動
LAMがKCPからであるLAMアクテイビテイチ
エツクに続く）、それは1DMAワードを書込むた
めにマスタクレートのソフトウエアによつて呼び
出される。 呼び出しシーケンス、 RTJMP２ ．M.MK.R.RK. ここで、 Ｍ＝19＝書込みDMAワードサブルーチンのス
テーシヨンアドレス MK＝WDMA＝書込みDMAワードサブルーチ
ンの第１のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス である。 エントリで、 LR＝ターゲツトCPUポート（KCP）のステー
シヨンアドレス Ｔ１＝CPUコアアドレス Ｔ２＝データワード である。 戻りで、 Ｔ１＝（T1）＋１ Ｔ２＝変更されない Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (c) 書込みDIOワードサブルーチンのインタフエ
ース これは形式２のサブルーチンである。応動する
KCPステーシヨンアドレスがLAMレジスタでコ
ード化される時（すなわち、最高優先順位の能動
LAMがKCPからであるLAMポーリングに続
く）、それは1DIOワードを書込むためマスタクレ
ートのソフトウエアによつて呼び出される。 呼び出しシーケンスは、 RTJMP２ ．19.WDIO.R.RK. ここで、 19＝書込みDIOワードサブルーチンのステーシ
ヨンアドレス WDIO＝書込みDIOワードサブルーチンの第１
のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス だある。 エントリで、 Ｔ２＝変更されない Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (d) LAM処理ルーチンのインタフエース これは、このシステムに付加されるユーザが書
いた特別のルーチンを含んでいる全部のLAM処
理ルーチンを呼び出すためにLAM識別および転
送サブルーチンによつて使用されるインタフエー
スである。 呼び出しシーケンスは： このルーチンはテーブル“LAMVCT”に含ま
れている大域跳び越し命令（JMPG）を使用して
入力される。テーブル指数は（３＊LAMTYPE）
である。ここで、LAMTYPはコントローラの形
式番号である。 エントリで、 Ｔ２＝LAMが発生されたコントローラの場合
は記述子レジスタの内容 Ｔ３＝マスタクレートのコントローラの場合は
０であり、遠隔クレートのコントローラの
場合はKSPステーシヨンアドレスである。 Ｔ４＝マスタクレートのコントローラの場合、
使用されない。遠隔クレートのコントロー
ラの場合、ビツト０〜５＝クレートアドレ
ス、ビツト６〜１０＝ステーシヨンアドレ
スである。 LR＝処理されたLAMを発生したコントローラ
のステーシヨンアドレス である。 LAMVCTテーブルはKDS，KCP、および
KSPのコントローラのLAMだけのエントリを含
み、このエントリは他のLAM発生コントローラ
の場合適当な指数位置で付加されることができ
る。このような付加は、ユーザが書いた特別の
LAM処理ルーチンまたはこのモジユールに含ま
れているデフオルトLAMルーチンのどちらかに
跳び越す。デフオルトLAMルーチンが呼び出さ
れると、それは送信未請求割り込み状態として
CPU１０２へLAM I.Dを送信する。 実行時、LAM処理ルーチンは発呼者への形式
１のサブルーチンの戻り（RTN）を実行しなけ
ればならない。 (e) KCP−指示語処理ルーチンのインタフエー
ス これは、このシステムに付加されるユーザが書
いた特別のルーチンを含む個々のLAM指示語処
理ルーチンを呼び出すためKCPのLAM処理ルー
チンによつて使用される。 呼び出しシーケンス： テーブル“DIRVCT”に含まれる大域跳び越
し命令（JMPG）を使用して入力される。テーブ
ル指数は指示語数の３倍である。 エントリで、 Ｔ１＝RIO指示語の制御ブロツクワード１の
CPUアドレス Ｔ２＝RIO指示語の制御ブロツクワード０ である。 (f) デフオルトLAM処理ルーチン このルーチンは、KCP，KDS（付属ステーシヨ
ン）またはKSP以外のコントローラからのLAM
が発生する時、状態CPU１０２へDMAおよび
DIOの状態ワードを送信する。状態伝送終了時
に、それは最後の形式１のサブルーチン発呼者へ
制御を戻す。 呼び出しシーケンスは、 JMPG ．19.DFLTLAM. ここで、 19＝デフオルトLAMサービスルーチンのステ
ーシヨンアドレス DFLTAM＝デフオルトLAMサービスルーチ
ンの第１のワードアドレス である。 エントリで、 Ｔ２＝能動LAMの記述子レジスタの内容 Ｔ３＝KSP記述子レジスタまたは０ Ｔ４＝もし遠隔LAMならば、ビツト０〜５＝
能動LAMのクレートアドレス、ビツト６
〜10＝能動LAMのステーシヨンアドレス、
もし局部LAMならば、ドントケアである。 である。 動 作 第２２Ａ図はRIOのLAMハンドラプログラム
３５２の組織的フローチヤートである。第２２Ｂ
図はプログラム動作の機能的フローチヤートであ
る。 RIOのLAMハンドラ３５２はアイドルルーチ
ンおよび能動LAMサービスルーチンを含んでい
る。アイドルルーチンはマスタクレートのブート
ストラツプに続いて実行するための第１のプログ
ラムである。それは能動LAMを連続してチエツ
クし、能動LAMが検出されるとサービスを要求
する。 能動LAMサービスルーチンは任意のマスタク
レート常駐のソフトウエアによつて呼び出され
る。それは最高優先順位の能動LAMをサービス
し、プログラム制御を発呼者または実行される
LAM機能（例えば、走査を開始するためのLAM
リクエストは走査プログラムへの跳び越しで終了
する）によつて指図された他のマスタクレート常
駐プログラムのいずれかへ戻る。 １ 能動LAMサービス 能動LAMのサービスルーチンは一つのレベル
でLAMを発生することができる異なる種類のコ
ントローラに応動し、次のレベルで特定のLAM
によつてリクエストされることができる異なる機
能に応動するように構成される幾つかのサブモジ
ユールからなる。この構成は第２２Ａ図に示され
ている。各サブモジユールの動作は後述のように
なる。 ２ LAM識別および転送サブモジユール このサブモジユールはLAMサービスエントリ
点を含んでいる。それは最高優先順位の能動
LAMを発生したコントローラの形式番号を読出
し、このコントローラの形式に特有なLAM処理
サブモジユールへ跳び越す。LAM処理サブモジ
ユール―コントローラの形式番号のテーブルは特
定形式のコントローラの場合、ユーザが書いた
LAM処理サブモジユールを含むように拡張され
ることができる。 ３ LAM処理サブモジユール RIOのLAMハンドラは、KCPおよびKSPコン
トローラ（それぞれCPUポートおよび直列ポー
ト）からのLAMを処理するためのサブモジユー
ルおよび他のコントローラからのLAMを処理す
るためのデフオルトサブモジユールを組み込んで
いる。しかしながら、付属ステーシヨンからの
KDSのLAMはROM常駐の付属ステーシヨンプ
ログラムによつて処理される。 ４ KSPのLAM処理サブモジユール KSPは直列ポートドライバである。KSPの
LAMのアクテイビテイは、遠隔クレートの装置
コントローラから発生されたLAMは直列システ
ムを介してマスタクレートへ送信されたことを示
している。このサブモジユールはLAMを発生し
た装置コントローラの識別を読出し、デフオルト
LAMルーチンへ跳び越す。 ５ デフオルトLAM処理サブモジユール このルーチンは送信未請求状態として特定の
CPU１０２へLAM識別を送信する。 ６ KCPのLAM処理サブモジユール このサブモジユールはCPUプログラムのクリ
エストの結果としてCPUポートから発生する
LAMを処理する。それは、リクエストしている
CPU１０２から遠隔指示語制御ブロツクを読出
し、この指示語に特有な処理サブモジユールへ跳
び越す。遠隔指示語の制御ブロツクはDMAチヤ
ネルを介してマスタクレートによつて読出され
る。 指示語処理サブモジユールのアドレス―指示語
数のテーブルはユーザが書いた特別の指示語サブ
モジユールを含むように拡張される。 下記の項目は遠隔指示語の処理サブモジユール
の動作を説明している。 ７ 指示語０，１；データブロツクの出力、入力 CPUメモリと標準RIO装置のコントローラ間
で16ビツトの１ワード〜255ワードを転送する。
終了時に発呼者へ戻る。 ８ 指示語２；マスタクレートのブートストラツ
プ マスタクレートのブートストラツププログラム
の実行を開始する。動作終了時にステーシヨン１
９の記憶位置０（アイドルルーチン）へプログラ
ム制御を転送する。 ９ 指示語３；LAM状態の入力 特定化された装置コントローラの現在の状態を
CPUメモリへ入力する。発呼者へ戻る。 10 指示語４；記述子レジスタの入力 特定化された装置コントローラの記述子レジス
タの内容をCPUメモリへ入力する。 11 指示語５；走査のリセツト CPU常駐走査リストヘツドテーブルから走査
パケツトリストのアドレスおよびリストの周波数
の数をDMAを介して読出す。この情報を走査制
御テーブルの適当な周波数リストのノードに記憶
する。更に、下記のことを行う。 (a) リストヘツドテーブルで参照されるKSPノ
ードを使用可能にする。 (b) リストヘツドテーブルで参照されるKCPノ
ードを使用可能にし、現在のKCPポインタを
リセツトする。 (c) リストヘツドテーブルで参照される周波数リ
ストのノードを使用不可能にし、現在の周波数
リストのポインタをリセツトする。終了時に発
呼者へ戻る。 12 指示語６：走査のトリガ プログラム制御をRIO走査プログラムの始めに
転送する。 13 指示語７；走査の停止 プログラム制御をステーシヨン１９の記憶位置
０（RIOシステムのアイドルルーチン）に転送す
る。 14 指示語８，９；走査ループの使用不可能／使
用可能 KSPの走査ループの使用不可能／使用可能状
態をセツトする。発呼者へ戻る。 15 指示語Ａ，Ｂ；CPUポート走査の使用不可
能／使用可能 特定化されたCPUに対してCPUポート走査の
使用不可能／使用可能状態をセツトする。発呼者
へ戻る。 16 指示語Ｃ，Ｄ；走査リストの使用不可能／使
用可能 特定化されたCPUに対して走査リストの使用
不可能／使用可能状態をセツトする。発呼者へ戻
る。 17 指示語Ｅ，Ｆ；非標準の出力／入力 特定化されたデータウエイの読出し／書込み命
令の管理の下でCPUメモリと装置コントローラ
間で１ワード〜255ワードを転送する。これは、
CAMAC互換である任意の装置コントローラへの
書込みおよび読出しを許す。発呼者へ戻る。 18 指示語1016；特定化されたデータウエイ制御
の実行 特定化されたデータウエイ制御命令を実行す
る。これは任意のCMAC互換装置の特別の制御
を許す。発呼者へ戻る。 19 指示語1116；送信未請求状態のDMAワード
に対してCPUアドレスの変更 CPUへ送信未請求状態のコントローラの識別
ワードを伝送するために使用されるべきCPUポ
ートおよびコアアドレスのための特定値を退避す
る。発呼者へ戻る。 20 エラー検出および訂正 もしタイムアウトが試みられたDMA使用時に
発生し、故障したポートが送信未請求状態のため
に使用されたポートでないならば、LAMハンド
ラ３５２は状態CPUへの割り込みを上げ、故障
を指示するため16進“Ｆ”状態コードを送信す
る。 遠隔伝送時、LAMハンドラ３５２はKSPタイ
ムアウト（すなわち、伝送応答無し）および応答
状態ワードのエラー表示の両方をチエツクする。
もしチエツクが遠隔データウエイエラー（KIOは
応動しなかつた）を指示するならば、いかなる再
試行も行われない。プログラムはCPU１０２へ
の２のエラーコードを有する終了割り込みを上げ
る。もし伝送エラーまたはKSPタイムアウトが
検出されるならば、プログラムはKSPを打ち切
り、現在のKIOマルチプレクサアドレスを遠隔装
置に出力し、データ伝送を再試行する。もしエラ
ーが特定数の再試行後にクリアされないならば、
プログラムはCPU１０２への３のエラーコード
を有する終了割り込みを上げる。データ転送の残
りはスキツプされるが、なおチエイニングは実行
される。 下記の説明は、様式１のオペレーテイングシス
テムのためのW2500の遠隔ポートインタフエース
（WPI）ハンドラ／外部マクロ／チヤネルドライ
バ・モジユールを規定している。 遠隔入出力装置は、プログラマブルコントロー
ラと伝送線で接続される遠隔装置の多重化装置か
らなる。それが自立装置として動作することがで
きるかまたはプログラマブルコントローラが更に
CPUへインタフエースされることができるかの
いずれかである。ここでは、CPU構成だけが考
察される。 CPU構成は入出力の２つの基本形を支える。 １ CPUのソフトウエアまたは遠隔装置コント
ローラによつて開始することができる事象向き
の入出力。 ２ 一旦始動すると、CPUからのいかなる他の
制御も必要ない入出力走査。 プログラマブル通信コントローラは、時分割モ
ードで同時に起こるようにこれらの２つの入出力
の形式のため必要であるシーケンスを取り扱う。
CPUの見地からすると、遠隔入出力装置の動作
は局部入出力装置と同一である。どちらの入出力
装置にも特別の考察もしないで局部および遠隔入
出力装置を混ぜて使用するプログラムが開発され
る。ソフトウエアコントローラ・モジユールは
W2500CPUとインタフエースされる遠隔入出力
装置のために必要とされる。 このモジユールは種々のモードで動作するハン
ドラ、チヤネルドライバおよび外部マクロを含ん
でいる。標準のユーザエントリ点と関連して、モ
ジユールは、ユーザのタスク範囲およびシーケン
ス外れ／ユーザのタスク共通データ範囲のサブル
ーチンとして実行する。それは再入可能であり、
一つよりも多いタスクによつて使用される。モジ
ユールの他の構成要素は、シーケンス外れ範囲お
よびシーケンス外れ／ユーザのタクス共通データ
範囲の外部マクロとして実行する。さらに、幾つ
かの構成要素はユーザのタスク範囲およびシーケ
ンス外れ／ユーザのタスク共通データ範囲のタス
クとして実行する。 モジユールはCPUのソフトウエアまたはRIO
装置コントローラのLAMによつて開始されるこ
とができる事象向きの入出力を制御する。
W2500CPUとインタフエースされる時、マスタ
クレートのソフトウエアと共にRIOハードウエア
は標準のDMA多重装置コントローラと同様な方
法で事象向きの入出力を取り扱うように設計され
ている。すなわち、デマンドアクテイビテイは開
始され、状態情報はDIOチヤネルを介して入力さ
れる。一方、他のデータ転送はDMAチヤネルを
介して行われる。 CPUのソフトウエアによつて開始されるデマ
ンド機能 WPIハンドラは、遠隔指示語制御ブロツク
（RDCB）のCPUコアアドレスをDIOチヤネルを
介してマスタクレートへ出力することによつて
RIOデマンド機能を開始する。マスタクレートの
ソフトウエアは、その周期的なLAMのポーリン
グ中能動LAMを検出し、DIOチヤネルから
RDCBアドレスを読出す。WPIハンドラのタス
クは、終了することをリクエストされた機能を待
つためこの点で中断される。 独特なRDCBフオーマツトが各RIOデマンド機
能に対して規定される。通常、ユーザはRDCBを
作成し、そのアドレスをハンドラ制御ブロツク
（HCB）に供給する。 RIO装置コントローラによつて開始されるデマ
ンド機能 RIO装置コントローラは、それにアテンシヨン
を要求する外部状態を知らせるためにマスタクレ
ートにLAM信号を送信する。マスタクレートの
ソフトウエアは、遠隔状態としてCPUへコント
ローラ識別ワードを送信することによつてこのよ
うなLAMを取り扱うように任意選択的にプログ
ラム化されている。この伝送はCPUへの送信未
請求状態割り込みを発生する。WPIハンドラは、
DIOからの遠隔状態ワードを読出し、それを送信
未請求状態の待ち行列に付加することによつて割
り込みを処理する。 WPIインタフエースの説明 第２４図は遠隔ポートインタフエース（WPI）
のブロツク図を示している。この図は下記のよう
な機能を示している。 WPI／マスタクレートへの出力 WPI／マスタクレートへの入力 １ 送信請求状態（デマンドリクエストの結果生
じる） ２ 送信未請求状態（マスタクレートの走査ソフ
トウエアによつて伝送される）モジユールは下
記のものとインタフエースを有する。 HCBを介してユーザ RIOSTATへのサブルーチン呼び出しを介して
ユーザ パワーオン／オフリセツト 送信未請求状態タスクに対する送信権要求 ユーザのインタフエース WPI入出力ハンドラへのエントリは下記の通
りである。 W2500（Ｐ）＝WPI入出力ハンドラ開始−１； レジスタ(B)＝HCBのアドレス； HCBの記憶位置１〜５はセツトされている。
配列バイトはセツトされている。 ソフトウエア状態バイト（ビツト14，15）はセ
ツトされている。 HCBセルの使用は下記の通りである。 ワード＃１：ハンドラのソフトウエア状態バイ
トおよび装置配列バイト ４つのソフトウエア状態の解釈は下記の通りで
ある。 １ レデイ／終了：ハンドラは入出力動作を開始
するため新しい装置配列で呼び出すことができ
る。動作が終了すると、ハンドラはこの状態で
ユーザへ戻る。 ２ ノツトレデイ：ハンドラは、現在の時間遅延
（または割り込みエントリ）が終了したこと示
すためにこの状態で呼び出される。ハンドラは
時間遅延をリクエストするためこの状態でユー
ザへ戻る。Ｅレジスタは遅延の整数のミリ秒を
含んでいる。 ３ 無動作：ハンドラはこの状態を拒否し、レデ
イ／終了モードで発呼者へ戻る。ハンドラは決
してこの状態へ戻らない。 ４ 進行中の動作：ハンドラはこの状態を拒否
し、レデイ／終了モードで発呼者へ戻る。ハン
ドラは決してこの状態へ戻らない。 拒否された呼び出し／受諾された呼び出し：こ
のビツトは、呼び出しがセツトされた時、それを
ハンドラが正しく処理することができなかつたこ
とを示す。 ハードウエア故障：このビツトは、呼び出し拒
否のための理由が不動作ハードウエアのせいであ
つたことをハンドラが判定する時、セツトされ
る。 アーギユメントエラー：このビツトは、無効遠
隔指示語が呼び出し拒否の責務を負つていたこと
を示す。 タイムアウトエラー：このビツトは、WPIハ
ンドラがWPI直接出力終了割り込みまたはユー
ザのデマンドリクエストの結果生じる遠隔状態割
り込みのいずれも受信しないことを示す。 ワード＃２：ハンドラによつて使用されないバ
イト計数 ワード＃３：ハンドラによつて使用されないバ
ツフアアドレス 注意： このようなデータを必要とする遠隔KCP指示
語のためのバイト計数およびバツフアドレスの情
報は遠隔入出力のKCP指示語ブロツクそれ自体
に含まれている。 ワード＃４：作成したユーザの絶対アドレスを
含んでいる。遠隔入出力KCP指示語制御ブ
ロツク（RDCB）。 ワード＃５：発呼者の戻りアドレス―１を含ん
でいる。 WPIハンドラとのユーザインタフエースは入
出力スケジユーラを介される。入出力スケジユー
ラおよびRDCBのためのサンプルUCBは下記の
とおりである。 UCB仕様 UCB1DAT X′64′ 状態／配列バイド UCB2DAT ０ 使用しない UCB3DAT ０ 使用しない UCB4DAT DEU＃ WPI装置番号 UCB5DAT RTN―１ 戻りアドレス UCB6DAT DIRBLK RDCBのアドレス UCB7DAT X′80′ ハンドラの配列 UCBワード１：状態配列バイト 配列バイトは、UCB(6)、RDCBアドレスが
WPIハンドラのHCB(4)へ転送されるよううにす
る１にセツトされたビツド２を有しなければなら
ない。上記の例では、配列バイトは、ハンドラ配
列がUCB(7)にあり、UCB(6)をHCB(4)へ転送され
るようにすることを特定化する。 UCBワード２＆３：使用されない UCBワード４：装置＃ これはWPIハンドラの入出力スケジユーラ
（SS0217）装置番号である。 UCBワード５：戻り これは入出力スケジユーラからの戻りアドレス
である。 UCBワード６：RDCBアドレス これは４ワード遠隔指示語制御ブロツクのアド
レスである。 UCBワード７：ハンドラ配列 WPIハンドラのためのハンドラ配列。上記の
例では、配列は転送のための初期設定である
X′80′である。 RDCB構成 DIRBLKDAT X′5′ リセツト DAT X′200′ チエイン DAT LISTHEAD DAT Ｏ DAT X′6′ DAT Ｏ DAT Ｏ DAT Ｏ 上記の例では２つのRDCBがある。１よりも多
いRDCBは同じ呼び出し（指示語チエイニング）
に含まれる。前記第１のRDCBはリセツト走査指
示語である。このブロツクの第２のワードは指示
語チエイニング使用を示している。他の指示語ブ
ロツクが続く。第３のワードはリセツト走査機能
のためのリストヘツドテーブルのアドレスであ
る。第４のワードは０である。 第２の指示語はトリガ走査指示語である。指示
語チエイニングは、それがチエインの最後のブロ
ツクであるので、特定化されていない。 全部の指示語はブートストラツプ指示語を除い
てチエイニングされる。リセツト走査が行われな
かつた時、もしユーザが走査をトリガすることを
試みるならば、WPIハンドラはまた、アーギユ
メントエラー状態に戻る。 送信未請求遠隔状態待ち行列のインタフエース ユーザの助けとして、WPIハンドラは遠隔状
態待ち行列からの次のエントリをフエツチするた
めサブルーチンインタフエースを提供する。呼び
出しシーケンスは、 フオートラン：CALL RIOSTAT（WPI DEV
＃，STATBUF） アセンブラ：SST＊＝RIOSTAT，Ｂ DATPOOL REL ADDR OF Ｉ／０
SCHEDULER DEVICE＃FOR RIO
SUBSYSTEM（INPUT） DATPOOL REL ADDR OF STATBUF
（OUTPUT） ここで、STATBUFは遠隔状態が下記のフオ
ーマツトで戻される３ワードバツフアである。
たメモリステーシヨン番号でKMBモジユールの
能動メモリレジスタ３２４Ａをロードする。 MI識別子は実行されるべきマイクロ命令ルー
チンへのポインタとして役立つ。 Ｆ，Ａ，Ｎの使用は任意である。存在する時
は、これらの３つのフイールドは実行されるべき
データウエイ動作のためのＦ（ ），Ａ（ ），Ｎ
（ ）として役立つ。 命令アドレス指定モード マスタクレートコントローラのハードウエア構
成およびフアームウエア構成は、多数のアドレス
指定モードが実行されるべきデータウエイ動作の
細目を規定するために使用されることを許す。 マイクロ命令フオーマツトは、Ｆコード（OP
コード）、ＡフイールドおよびＮフイールドを提
供する。上述のようにマクロ命令もまた、Ｆフイ
ールド、Ａフイールド、Ｎフイールドを提供す
る。下記の使用法モードが実現される。 １ Ｎはマイクロ命令で特定化される。その時、
マイクロ命令からのＦ，Ａ，Ｎはデータウエイ
動作のために使用される。これは、通常のデー
タウエイ動作およびマクロ命令フエツチの両方
に対して真である。 ２ Ｎはマイクロ命令で特定化されない（＝０）。 Ａ もしデータウエイ動作がマクロフエツチな
らば、Ｆ，Ａは、マイクロ命令から得られる
と共に、Ｎは能動メモリレジスタの内容から
得られる。 Ｂ もしデータウエイ動作がマクロフエツチで
ないならば、Ｆ，Ａはマクロ命令から得られ
る。 (1) もしＮがマクロ命令で特定化されるなら
ば、マクロ命令のＮフイールドは使用され
ない。 (2) もしＮがマクロ命令で特定化されない
ならば（＝０）、Ｎは現在能動のLAMから
得られる。 アドレス指定モードを表すフローチヤートは第
２３Ｇ図で示されるようになる。 MCC遠隔入出力（RIO）走査プログラム 遠隔入出力走査を制御するマスタクレートに常
駐するフアームウエアモジユールはRIO走査プロ
グラムと呼ばれる。それは、マスタクレートブー
トストラツプ動作中MCC１１０の読出し書込み
メモリへ転送されるイメージの一部である。 RIO走査プログラムの主な機能は、遠隔入出力
装置のコントローラとCPUメモリ間でデータを
連続して転送することにある。データフローは、
DMAチヤネルを介して起こり、それが一旦開始
されると、走査はCPUプログラムからのいかな
る他のアテンシヨンを必要としない。3000〜5000
ワード／秒（１ワードは16ビツトからなる）のデ
ータ速度が達成される。 ホストコンピユータのメモリからMCCの読出
し書込みメモリへの走査プログラムのダウンロー
ドは、前述したように、ホストCPU／MCCイン
タフエースを使用するシステムの便宜的特徴であ
る。 ホストCPUとの連結無しでMCCを使用するシ
ステムにおける走査プログラムは、MCCの
PROMメモリ（第２３Ｂ図のKMBモジユール参
照）に常駐することができる。この場合、RIO走
査プログラムの主な機能は、遠隔入出力コントロ
ーラとMCCメモリ間でデータを連続して転送す
ることである。この動作モードは、MCCのスタ
ンドアローン能力を利用する。 ホストコンピユータがこのシステムに存在する
時、最少量のPROMフアームウエアがMCCメモ
リに存在しなければならない。ブートストラツプ
プログラムと称されるこのフアームウエアは、そ
の保守装置と通信する能力およびホストコンピユ
ータへのリンクを与える。ホストコンピユータか
らのフオームウエアのダウンロードは、このプロ
グラムが焼き付ける必要がない特定のシステム要
求に対するために設計された注文品および普通の
注文品のPROMであることを許す。 走査の幾つかの重要な特徴は下記のとおりであ
る。 (a) 局部および遠隔入出力装置のハンドリング
（すなわち、KIOコントローラはマスタクレー
トおよび遠隔クレートにある）。 (b) 自動伝送エラー検出・訂正。 (c) 送信未請求割り込み状態としてインタフエー
ス化されたCPUへの走査同期データの選択伝
送。 (d) インタフエース化されたCPUおよび他の装
置の両方からのサービスリクエストへの走査の
一時的割り込み（デマンド）。 (e) 走査によつて要求されるデータバツフアおよ
びパラメータはCPUにあり、DMAチヤンネル
を通してアクセスされる。その後、走査パラメ
ータは容易に編集され、走査プログラムの大き
さはシステムの大きさおよび構成には本質的に
依存しない。 RIO走査プログラムは、ステーシヨンアドレス
１５および１６のMCの読出し書込みメモリにあ
る。それは、MCのブートストラツプシーケンス
中、CPUメモリのイメージからMCへ転送され
る。それは一旦MCに常駐すると、下記のソフト
ウエア構成要素とインタフエースする。 (A) RIOのLAMハンドラ：走査監視制御（開始、
停止、リセツトなど）を与えるMC常駐プログ
ラム。 (B) WPIハンドラ：走査監視制御のためのプロ
グラマインタフエースを与えるCPU常駐プロ
グラム。 (C) 走査パラメータテーブル＆データバツフア：
DMAチヤネルを通して走査プログラムによつ
てアクセスされる受動CPU常駐ソフトウエア、
この受動ソフトウエアは走査 によつて要求されるシステム依存データの大部分
を含んでいる。したがつて、走査プログラム自体
の大きさは本質的にシステム構成に依存しない。 第１７図は、ソフトウエアでサポートされた
種々のRIO装置の構成を示している。マスタクレ
ート毎の多重CPU，CPU毎の多重マスタクレー
トおよびマスタクレート毎の多重直列ループは全
て可能な変更例である。 RIO走査プログラムはCPUポート（KCPコン
トローラ）、直列ポート（KSPコントローラ）お
よび標準RIO装置のコントローラ（KIO，KSE）
と直接に通信する。 全てRIOコントローラはデータウエイ命令を使
用して質問されることができる記述子レジスタを
組み込んでいる。LAMを発生するコントローラ
のために、記述子レジスタはコントローラの種類
およびステーシヨンアドレスを含んでいる。 RIO走査プログラムは、標準遠隔入出力装置の
コントローラ（例えば、KIO，KSE）とW2500
コアメモリ間で直接にデータを転送して連続的な
高速走査を実行する。このデータはCPUソフト
ウエア介入無しでDMAチヤネルを介して転送さ
れる。走査を動作するのに加えて、プログラム
は、 (A) 伝送エラーを自動的に検出し、再試行する。 (B) 能動外部リクエストを処理するために走査動
作を一時的に中断する。 (C) 送信未請求割り込み状態としてインタフエー
ス化されたCPUへ走査同期データを選択的に
伝送する。 CPUプログラムはWPIハンドラへの呼び出し
によつて走査を通じて監視制御（開始、停止、選
択的可能／不可能）を実行することができる。 第１８図はRIO走査プログラム３５０のインタ
フエースを示している。これらはCPU常駐およ
びMC常駐のソフトウエアおよびフアームウエア
の両方を含んでいる。明瞭にするため、図面はマ
スタクレートの外部にある関連するハードウエア
の項目を含んでいる。 １ RIOのLAMハンドラインタフエース (A) 監視走査制御 監視走査制御は、マスタクレートへの呼び出
しを伝送するWPIハンドラ３５１へのCPU常
駐プログラムの呼び出しによつて開始される。
マスタクレートで、この呼び出しは外部リクエ
ストとして検出され、RIOのLAMハンドラ３
５２によつて動作される。個々の走査および監
視制御機能の動作はWPIハンドラ３５１およ
びRIOのLAMハンドラ３５２と共に説明され
ている。リクエストされることができるこのよ
うなリストは、 走査のリセツト 走査のトリガ 走査の停止 KSP走査ループの使用不可能 KSP走査ループの使用可能 走査のためのCPUポートの使用不可能 走査のためのCPUポートの使用可能 走査リストの使用不可能 走査リストの使用可能 走査状態伝送のためのターゲツトCPUのコ
アアドレスの変更 である。 (B) 能動外部リクエストの処理を開始された走査 各点の終了時に、走査プログラムはLAMを
チエツクし、必要ならば、LAMのアクテイビ
テイを処理するためRIOのLAMハンドラ３５
２を呼び出す。呼び出しシーケンスは、 RTJMP.19.PRCLAM.R.RTN.である。 ここで、 19＝LAMを処理するサブルーチンのMCCのス
テーシヨンアドレス PRCLAM＝LAMを処理するサブルーチンに
第１のワードアドレス Ｒ＝戻りのMCCのメモリステーシヨンアドレ
ス RTN＝戻りのメモリモジユール内のワードア
ドレス である。 ２ 送信未請求状態の割り込みインタフエース RIO走査プログラム３５０は送信未請求状態の
割り込み機構によつてCPU常駐ソフトウエアと
通信する。状態情報は２つの16ビツトワードを含
んでいる。一方は、割り込みが能動にされる前
に、DMAチヤネルを介して一定のCPUのコア記
憶位置へ伝送され、他方は割り込みを能動にする
ためDIOチヤネルを介して伝送される。 送信未請求状態を送信するための呼び出しシー
ケンスは、 RTJMP.19.UNSXM.R.RTN.ここで、 19＝送信未請求状態の伝送サブルーチンの
MCCのステーシヨンアドレス UNSXM＝送信未請求状態の伝送サブルーチ
ンの第１のワードアドレス Ｒ＝戻りのMCCのメモリステーシヨンアドレ
ス RTN＝戻りのメモリモジユール内のワードア
ドレス である。 呼び出しが発せられる前に、MCCのメモリス
テーシヨン２０の記述子レジスタはDIO状態ワー
ドを含まなければならないし、MCCメモリステ
ーシヨン１６の記憶位置０はDMA状態ワードを
含まなければならないしメモリステーシヨン１６
のためのメモリアドレスレジスタは記憶位置０を
指さなければならない。 ３ 走査パラメータおよびデータインタフエース RIO走査プログラム３５０の動作は２組のパラ
メータ、すなわち走査制御テーブル３５４および
走査パケツトリスト３５６によつて行われる。走
査制御テーブル３５４はハードウエア構成の記述
およびCPU常駐パラメータに必要な結合からな
る。走査パケツトリスト３５６はオンライン編集
により必要ならしいパラメータを含んでいる。し
たがつて、走査制御テーブル３５４はMCCに常
駐し、一方走査パケツトリストはCPUメモリに
常駐し、DMAチヤネルを通してアクセスされ
る。 フイールドは下記の通りである。 (1) クレートアドレス：ターゲツトコントローラ
を含むクレートのアドレスである。各直列ルー
プはアドレス１〜６２を有する６２までの遠隔
クレートを制御することができる。アドレス０
はマスタクレートのコントローラを特定する。
局部入出力パケツトは任意の周波数リストに付
加することができる。 (2) Ｒ／Ｗ：読出し書込みビツトである。１は遠
隔装置からCPUへの読出しを特定する。 (3) Ｓ：もしＳ＝１ならば、パケツト処理終了時
にCPUへ走査同期状態を送信する。 (4) DF：もし１ならば、パケツト処理終了時に
このパケツトを含む周波数リストを使用不可能
にする。 (5) Ｅ：もし１ならば、パケツトデータを処理す
ることをスキツプする。ともかく、Ｓおよび
DFの任意選択を処理する。 (6) Ｉ：もし１ならば、伝送エラーの再試行を禁
止する。 (7) コントローラのステーシヨン：ターゲツトコ
ントローラのステーシヨンアドレスで、マスタ
クレートでは１〜12であり、遠隔クレートでは
１〜22である。 (8) 遠隔サブアドレス：このアドレスはデータワ
ードを受信するかまたは供給するかするために
コントローラの第１装置を特定する。このアド
レスは次のデータワードのために１だけ増加さ
れる。KIOコントローラの場合、サブアドレス
のスペースは１〜255である。 (9) このパケツトによつてサービスされるべき遠
隔サブアドレスのポイント数の番号：１〜２５
５。０計数の結果、いかなるデータ転送も行わ
ないが、任意選択はなお処理される。 (10) 初期のCPU値のバツフアアドレス：データ
イメージのための絶対CPUコアアドレスであ
る。 (11) 次のパケツトアドレス：次のパケツトの絶対
CPUコアアドレスである。 動 作 第１９Ａ図〜第１９Ｃ図はRIO走査動作のフロ
ーチヤートを示している。 RIO走査プログラム３５０は、マスタクレート
の読出し書込みメモリに常駐し、２つのテーブル
で下記のように駆動される。 (A) 走査制御テーブルはマスタクレートのメモリ
ステーシヨン１６に常駐し、走査プログラム３
５０の統合部分と考えられる。それは、ハード
ウエア構成のようなシステム生成時に固定され
る走査変数である。 (B) パラメータパケツトリストはCPUメモリに
常駐し、DMAチヤネルを通して走査によつて
アクセスされる。これらのリストは、走査され
るべきポイント数、走査の相対周波数、ポイン
トアドレスなどのようなオンライン変更しがち
である走査変数を含んでいる。 １ 走査プログラム動作 第２０Ａ図および第２０Ｂ図に示されているよ
うに、走査制御テーブルは実際にはマスタクレー
トを通るデータパスの表形式の記述である。用語
“ノード”はCPUメモリから遠隔コントローラへ
の特定のパスに沿つてデータを転送するために必
要とされるテーブルのパラメータクラスタと称す
る。FRQノードパラメータはパケツトに位置し、
KCPノードはCPUポートを規定し、KSPノード
は通信ループを規定する。 動作時、プログラム３５０（第１９Ａ図〜第１
９Ｂ図）はソースノードで開始し、第２０Ｂ図の
一番左のパスへステツプダウンし、それが通過さ
れるように各ノードからのパラメータで現在のパ
ケツトブロツクを初期設定する。したがつて、ノ
ードFRQ０００に達すると、現在のパケツトブ
ロツクはCPU（KCP００）の周波数リストからの
パケツトおよび直列ループ（KSPO）のパケツト
を処理するために必要である全てのパラメータを
含んでいる。次に、このプログラムはこのリスト
の場合周波数の数と等しいFRQ０００のリスト
からの多数のパケツトを処理し、リストFRQ０
０１へ転送する。このプロセスは、全ての周波数
リストがサービスされるまで続く。それから、こ
のプログラムはリストFRQ０００へ戻り、繰り
返す。 この動作の結果、走査パケツトはパケツトリス
ト周波数の数に比例する相対速度で処理される。
すなわち、FRQノードにわたる一つの完全なパ
スで、全部の周波数の数の和と等しい多数のパケ
ツトが処理される。その時、各リストに割り当て
られた全体のパケツト走査速度の分数は1／1＋
2……＋oである。ここで1は問題の周波数の
数、1……oは周波数の数の和である。もしＰが
所定リストのパケツト毎の平均ワード数であるな
らば、各リストに割り当てられた全体のワード走
査速度の分数は1P1／1P1＋2P2……oP2……o
Poである。したがつて、どのリストの場合もワ
ード走査速度は周波数の数およびパケツト毎のワ
ードの平均数の両方に依存する。 最大全走査速度は、リストのパケツト数（構成
単位と呼ばれる状態）と等しい全周波数の数をセ
ツトすることによつて得られる。次に、走査速度
は構成単位の分数値に等しい幾つかの周波数の数
をセツトすることによつて選択的に減少される。 出力パケツトを処理するために、プログラム
は、マスタクレートメモリのスクラツチバツフア
に（DMAを通して）パケツトデータの全部を読
出す。それは、MCC１１０へ初期KIOマルチプ
レクサアドレスを次にデータワードを送信する。
入力パケツトのため、プログラムはコントローラ
へ初期KIOマルチプレクサアドレスを送信し、コ
ントローラからマスタクレートメモリのスクラツ
チバツフアへ読出す。次に、それはCPU１０２
へデータを送信する。 各ワードをKIOコントローラへ送信した後、プ
ログラムはLAMアクテイビテイをチエツクする。
もし外部リクエストが能動であれば、プログラム
はそれを処理するためRIOのLAMハンドラを呼
び出す。ただ一つのリクエストが呼び出し毎に処
理されると、どつと起こるアクテイビテイは走査
を停止しない。 各パケツト処理後、プログラム３５０はDFお
よびＳの任意選択をチエツクする。もしDFがセ
ツトされるならば、プログラムは現在の周波数リ
ストを使用不可能とする。この場合、CPU１０
２からの適当にリスト可能であるリクエストがサ
ービスされるまで、このリストからのパケツトは
もはや処理されない。もしＳがセツトされている
ならば、プログラムは同期化のためCPU１０２
へ送信未請求状態の割り込みを送信する。 ２ エラー検出および訂正 もし試みられたDMA使用時にタイムアウトが
発生するならば、プログラム３５０はポートを使
用するため走査による他の試みを防止するように
関連するKCPノードで使用不可能フラグをセツ
トする。その時、もし故障ポートが送信未請求状
態のために使用されるポートでないならば、プロ
グラム３５０は状態CPU１０２への割り込みを
上げ、故障を指示するため16進のＦ状態コードを
送信する。 遠隔伝送時、プログラム３５０はKSPのタイ
ムアウト（すなわち、伝送応答無し）および応答
状態ワードのエラー指示の両方をチエツクする。
もしチエツクが遠隔データウエイエラー（KIOは
応答しない）を示すならば、いかなる再試行も試
みられない。プログラム３５０は状態CPU１０
２への16進のＡのエラーコードで送信未請求割り
込みを上げる。もし伝送エラーまたはKSPのタ
イムアウトが検出されるならば、プログラム３５
０はKSPを打ち切り、遠隔装置へ現在のKIOマ
ルチプレクサアドレスを出力し、データ伝送を再
試行する。もしエラーが特定の再試行数後にクリ
アしなければ、プログラムは状態CPU１０２へ
の16進のＢのエラーコードで送信未請求割り込み
を上げる。パケツトデータ転送の残りがスキツプ
されるが、ＳおよびDFの任意選択はなお実行さ
れる。 MCCの遠隔入出力LAMハンドラ 能動RIOを処理するマスタクレートフアームウ
エアモジユールはまた、マスタクレートのブート
ストラツプ動作中RAMメモリへ転送されるイメ
ージの一部である。 LAMは、マスタクレートのソフトウエアアテ
ンシヨンを要する外部条件が発生したことを指示
するためRIO装置のコントローラによつて発生さ
れた信号である。その優先権システムの下で、マ
スタクレートのソフトウエアが能動LAMをチエ
ツクし、一つのLAMが検出される時、RIOの
LAMハンドラを呼び出す。呼び出されると、
LAMハンドラ３５２はLAMを発生するコントロ
ーラの識別を読出し、コントローラの種類に基づ
く動作を行う。最高の優先順位の能動LAMだけ
が各呼び出しでサービスされる。 CPUポートまたは付属ステーシヨン以外の
RIOコントローラの種類からのLAMはこのモジ
ユールによつてインタフエース化されたCPU１
０２へ渡される。ここで、それは送信未請求の遠
隔状態割り込みとして検出され、CPUのソフト
ウエアによつてサービスされる。任意選択とし
て、ユーザに書かれたソフトウエアはマスタクレ
ートで直接任意のLAMを処理するためこのモジ
ユールに付加される。 MCCのスタンドアローン特性の他の面 CPUポートのコントローラからのLAMは、
CPU常駐プログラムがRIO装置へリクエストを
発生する時（デマンド）、能動にされる。CPUプ
ログラムのリクエストはこのモジユールで完全に
サービスされる。このリクエストは下記のものを
含んでいる。 標準Ｗ RIO装置のコントローラ（例えば、
KIO，KSE）とCPUメモリ間でデータブロツク
を転送すること。データは実際UIOB常駐ポイン
トカードから転送されるし、UIOB常駐ポイント
カードへ転送されることに注目されたい。任意の
CAMAC互換性の装置コントローラとCPUメモ
リ間でデータ、制御または状態情報を転送するこ
と。 RIO走査、例えば開始、停止、使用可能、使用
不可能などを監視制御すること。 このモジユールは付属ステーシヨンからLAM
をサービスするため付属ステーシヨン常駐のプロ
グラムを呼び出す。 RIOのLAMハンドラ３５２はマスタクレート
の読出し書込みメモリのステーシヨンアドレス１
６，１７，１８、および１９に常駐する。それが
一旦マスタクレートに常駐すると、それはその動
作のためにCPU常駐WPIハンドラ３５１のみ必
要とする。 RIOのLAMハンドラ３５２はCPUポート
（KCPコントローラ）、直列ポート（KSPコント
ローラ）、標準RIO装置コントローラ（KIO，
KSE）と直接通信する。RIOのLAMハンドラ３
５２は、アイドルルーチンおよび能動LAMサー
ビスサブルーチンを含んでいる。アイドルルーチ
ンはマスタクレートブートストラツプ（CPUか
ら下方へ）に続いて実行するための第１のプログ
ラムである。それは、能動LAMを連続してチエ
ツクし、それが能動LAMを検出するとサービス
のために呼び出すプログラムである。LAMサー
ビスサブルーチンは、最高優先順位の能動LAM
を処理するために任意のマスタクレート常駐ソフ
トウエアによつて呼び出される。 第２１図はRIOのLAMハンドラ３５２のイン
タフエースを示している。これらはCPU常駐お
よびマスタクレート常駐プログラムの両方を示し
ている。明瞭にするため、図面にはマスタクレー
トの外部の関連するハードウエア項目も含んでい
る。 １ 外部インタフエース (a) WPIハンドラの遠隔リクエストインタフエ
ース CPU常駐のWPIハンドラ３５１は、CPUプロ
グラムリクエストをRIO装置に渡す。遠隔機能を
開始するため、それは遠隔指示語の制御ブロツク
のCPUコアアドレスをマスタクレートへ送信す
る。それによつて、KCPのLAMを能動にする。
次に、マスタクレートへの入力である遠隔指示語
の制御ブロツクはリクエストされることができる
各RIO機能のための独特の指示語数を含んでい
る。 (b) WPIハンドラの遠隔状態インタフエース CPU１０２へ送信される２種類の遠隔割り込
み状態は終了状態および送信未請求状態である。
終了割り込み状態は、それがどのCPUで開始さ
れたリクエストのサービスを終了する時、RIOの
LAMハンドラ３５２によつて送信される。この
場合、DIO状態ワードだけが送信される。送信未
請求割り込み状態は、CPUポートまたは付属ス
テーシヨン以外のコントローラからの能動LAM
の識別を渡すためにRIOのLAMハンドラ３５２
によつてかまたはエラーが発生したことをCPU
１０２へ知らせるためにRIO走査プログラム３５
０によつてかのいずれかで送信される。この場
合、DIOおよびDMA状態ワードが送信される。 状態コードは割り込みを能動にするためにDIO
チヤネルを介して送信される。コントローラの識
別は、必要な時、状態コードの伝送前にDMAチ
ヤネルを介して特定のCPUのコア記憶位置へ送
信される。マスタクレートプログラムは処理前に
CPU１０２で読出されるDIOを待つので、CPU
はDMAワードを最初にアクセスすることができ
るので、それによつてオーバランされた状態を防
止する。 (c) マスタクレートのブートストラツププログラ
ムのインタフエース マスタクレートのブートストラツプ動作終了
時、マスタクレートのブートストラツププログラ
ム３５８は、ステーシヨンアドレス１９にある読
出し書込みメモリモジユールの記憶位置０へプロ
グラム制御を転送する。RIOのLAMハンドラ３
５２のアイドルルーチンはこの記憶位置に常駐し
ているので、それはマスタクレートブートストラ
ツプの終わりに自動的に実行する。 (d) RIOの走査プログラムインタフエース RIOの走査プログラム３５０はその周期的チエ
ツク中能動LAMを検出すると、それはLAM識別
および転送サブルーチンエントリ３６０（第２２
Ａ図）でLAMハンドラ３５２を呼び出す。これ
は、最高優先順位の能動LAMのサービスを制御
し、発呼者に戻る形式１のサブルーチンである。
この同一の呼び出しは、能動LAMサービスをリ
クエストするためにアイドルルーチンを含んでい
る全マスタクレートのソフトウエアによつて使用
される。 呼び出しシーケンスは、 RTJMP.19.PRCLAM.R.RKここで、 19＝LAM識別および転送サブルーチンのステ
ーシヨンアドレス PRCLAM＝LAM識別および転送サブルーチ
ンの第１のワードアドレス RK＝戻りのワードアドレス である。 エントリで、 KMBモジユール３２５Ａの能動LAMレジス
タ＝最高優先順位の能動LAMを発生したコント
ローラのステーシヨンアドレスである。これは
LAMアクテイビテイのチエツク命令（SLS）に
よつて自動的にセツトされ、次のアクテイビテイ
のチエツクが行われるまでセツトされたままであ
る。 RIO命令セツトは、形式１および形式２と称さ
れる２つのサブルーチンインタフエースを提供
し、各々はそれ自身の戻りアドレスメモリを有す
る。呼び出し命令および出口命令は下記の通りで
ある。 形式 呼び出し 出口 １ RTJMP RTN ２ RTJMP２ RTN２ サブルーチンネステイングの２つのレベルは下
記のように許される。 形式１のサブルーチンは形式２のサブルーチン
を呼び出せる。 形式２のサブルーチンは形式１のサブルーチン
を呼び出せる。 形式１のサブルーチンは形式１のサブルーチン
を呼び出せず、形式２のサブルーチンは形式２の
サブルーチンを呼び出せない。 (e) RIO走査制御テーブルのインタフエース RIOのLAMハンドラ３５２は、マスタクレー
ト常駐の走査制御テーブル３５４に含まれる状態
ワードを変更することによつてRIO走査を通じて
監視制御を行う。前述のように、走査制御テーブ
ル３５４はマスタクレートを通る可能なデータパ
ス、すなわち直列ループ、CPUポートおよび走
査周波数パラメータリストの数および配置を表形
式で記述している。 (f) 走査パケツトリストのインタフエース リセツト走査動作中、RIOのLAMハンドラ３
５２は、DMAを通してCPUのコアアドレスおよ
びリクエストしているCPU１０２の各走査パケ
ツトリストの周波数の数を読出し、この情報を走
査制御テーブル３５４へ記憶する。パケツトリス
トのアドレスおよび周波数の数は、リストヘツド
テーブルでCPU１０２へ維持される。 パケツトリストは走査パラメータの閉じられた
つなぎリストである。 ２ 内部インタフエース 下記の用語が使用される。 Ｔ１＝ステーシヨン２０におけるメモリモジユー
ルの記述子レジスタ Ｔ２＝ステーシヨン１９におけるメモリモジユー
ルの記述子レジスタ Ｔ３＝ステーシヨン１８におけるメモリモジユー
ルの記述子レジスタ Ｔ４＝ステーシヨン１７におけるメモリモジユー
ルの記述子レジスタ LR＝LAMレジスタ (a) 読出しDMAワードサブルーチンのインタフ
エース これは形式２のサブルーチンである。応動する
KCPのステーシヨンアドレスがLAMレジスタで
コード化される時（すなわち、最高優先順位の能
動LAMはKCPからであるLAMアクテイビテイ
チエツクに続く）、それは1DMAワードを読出す
ためにマスタクレートのソフトウエアによつて呼
び出される。 呼び出しシーケンスは、 RTJMP2.19.RDMA.R.RK. ここで、 19＝読出しDMAワードサブルーチンのステー
シヨンアドレス RDMA＝読出しDMAワードサブルーチンの第
１のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス である。 エントリで、 LR＝ターゲツトCPUポート（KCP）のステー
シヨンアドレス Ｔ１＝CPUのコアアドレス である。 戻りで、 Ｔ１＝（T1）＋１ Ｔ２＝データワード Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (b) 書込みDMAワードサブルーチンのインタフ
エース これは形式２のサブルーチンである。応動する
KCPステーシヨンアドレスがLAMレジスタでコ
ード化される時（すなわち、最高優先順位の能動
LAMがKCPからであるLAMアクテイビテイチ
エツクに続く）、それは1DMAワードを書込むた
めにマスタクレートのソフトウエアによつて呼び
出される。 呼び出しシーケンス、 RTJMP２ ．M.MK.R.RK. ここで、 Ｍ＝19＝書込みDMAワードサブルーチンのス
テーシヨンアドレス MK＝WDMA＝書込みDMAワードサブルーチ
ンの第１のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス である。 エントリで、 LR＝ターゲツトCPUポート（KCP）のステー
シヨンアドレス Ｔ１＝CPUコアアドレス Ｔ２＝データワード である。 戻りで、 Ｔ１＝（T1）＋１ Ｔ２＝変更されない Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (c) 書込みDIOワードサブルーチンのインタフエ
ース これは形式２のサブルーチンである。応動する
KCPステーシヨンアドレスがLAMレジスタでコ
ード化される時（すなわち、最高優先順位の能動
LAMがKCPからであるLAMポーリングに続
く）、それは1DIOワードを書込むためマスタクレ
ートのソフトウエアによつて呼び出される。 呼び出しシーケンスは、 RTJMP２ ．19.WDIO.R.RK. ここで、 19＝書込みDIOワードサブルーチンのステーシ
ヨンアドレス WDIO＝書込みDIOワードサブルーチンの第１
のワードアドレス Ｒ＝戻りのステーシヨンアドレス RK＝戻りのワードアドレス だある。 エントリで、 Ｔ２＝変更されない Ｔ３＝もしOKならば０、その他はKCPタイム
アウト（もしタイムアウトが発生するなら
ば、KCP打ち切りは戻り前に実行される）
である。 LR＝変更されない である。 (d) LAM処理ルーチンのインタフエース これは、このシステムに付加されるユーザが書
いた特別のルーチンを含んでいる全部のLAM処
理ルーチンを呼び出すためにLAM識別および転
送サブルーチンによつて使用されるインタフエー
スである。 呼び出しシーケンスは： このルーチンはテーブル“LAMVCT”に含ま
れている大域跳び越し命令（JMPG）を使用して
入力される。テーブル指数は（３＊LAMTYPE）
である。ここで、LAMTYPはコントローラの形
式番号である。 エントリで、 Ｔ２＝LAMが発生されたコントローラの場合
は記述子レジスタの内容 Ｔ３＝マスタクレートのコントローラの場合は
０であり、遠隔クレートのコントローラの
場合はKSPステーシヨンアドレスである。 Ｔ４＝マスタクレートのコントローラの場合、
使用されない。遠隔クレートのコントロー
ラの場合、ビツト０〜５＝クレートアドレ
ス、ビツト６〜１０＝ステーシヨンアドレ
スである。 LR＝処理されたLAMを発生したコントローラ
のステーシヨンアドレス である。 LAMVCTテーブルはKDS，KCP、および
KSPのコントローラのLAMだけのエントリを含
み、このエントリは他のLAM発生コントローラ
の場合適当な指数位置で付加されることができ
る。このような付加は、ユーザが書いた特別の
LAM処理ルーチンまたはこのモジユールに含ま
れているデフオルトLAMルーチンのどちらかに
跳び越す。デフオルトLAMルーチンが呼び出さ
れると、それは送信未請求割り込み状態として
CPU１０２へLAM I.Dを送信する。 実行時、LAM処理ルーチンは発呼者への形式
１のサブルーチンの戻り（RTN）を実行しなけ
ればならない。 (e) KCP−指示語処理ルーチンのインタフエー
ス これは、このシステムに付加されるユーザが書
いた特別のルーチンを含む個々のLAM指示語処
理ルーチンを呼び出すためKCPのLAM処理ルー
チンによつて使用される。 呼び出しシーケンス： テーブル“DIRVCT”に含まれる大域跳び越
し命令（JMPG）を使用して入力される。テーブ
ル指数は指示語数の３倍である。 エントリで、 Ｔ１＝RIO指示語の制御ブロツクワード１の
CPUアドレス Ｔ２＝RIO指示語の制御ブロツクワード０ である。 (f) デフオルトLAM処理ルーチン このルーチンは、KCP，KDS（付属ステーシヨ
ン）またはKSP以外のコントローラからのLAM
が発生する時、状態CPU１０２へDMAおよび
DIOの状態ワードを送信する。状態伝送終了時
に、それは最後の形式１のサブルーチン発呼者へ
制御を戻す。 呼び出しシーケンスは、 JMPG ．19.DFLTLAM. ここで、 19＝デフオルトLAMサービスルーチンのステ
ーシヨンアドレス DFLTAM＝デフオルトLAMサービスルーチ
ンの第１のワードアドレス である。 エントリで、 Ｔ２＝能動LAMの記述子レジスタの内容 Ｔ３＝KSP記述子レジスタまたは０ Ｔ４＝もし遠隔LAMならば、ビツト０〜５＝
能動LAMのクレートアドレス、ビツト６
〜10＝能動LAMのステーシヨンアドレス、
もし局部LAMならば、ドントケアである。 である。 動 作 第２２Ａ図はRIOのLAMハンドラプログラム
３５２の組織的フローチヤートである。第２２Ｂ
図はプログラム動作の機能的フローチヤートであ
る。 RIOのLAMハンドラ３５２はアイドルルーチ
ンおよび能動LAMサービスルーチンを含んでい
る。アイドルルーチンはマスタクレートのブート
ストラツプに続いて実行するための第１のプログ
ラムである。それは能動LAMを連続してチエツ
クし、能動LAMが検出されるとサービスを要求
する。 能動LAMサービスルーチンは任意のマスタク
レート常駐のソフトウエアによつて呼び出され
る。それは最高優先順位の能動LAMをサービス
し、プログラム制御を発呼者または実行される
LAM機能（例えば、走査を開始するためのLAM
リクエストは走査プログラムへの跳び越しで終了
する）によつて指図された他のマスタクレート常
駐プログラムのいずれかへ戻る。 １ 能動LAMサービス 能動LAMのサービスルーチンは一つのレベル
でLAMを発生することができる異なる種類のコ
ントローラに応動し、次のレベルで特定のLAM
によつてリクエストされることができる異なる機
能に応動するように構成される幾つかのサブモジ
ユールからなる。この構成は第２２Ａ図に示され
ている。各サブモジユールの動作は後述のように
なる。 ２ LAM識別および転送サブモジユール このサブモジユールはLAMサービスエントリ
点を含んでいる。それは最高優先順位の能動
LAMを発生したコントローラの形式番号を読出
し、このコントローラの形式に特有なLAM処理
サブモジユールへ跳び越す。LAM処理サブモジ
ユール―コントローラの形式番号のテーブルは特
定形式のコントローラの場合、ユーザが書いた
LAM処理サブモジユールを含むように拡張され
ることができる。 ３ LAM処理サブモジユール RIOのLAMハンドラは、KCPおよびKSPコン
トローラ（それぞれCPUポートおよび直列ポー
ト）からのLAMを処理するためのサブモジユー
ルおよび他のコントローラからのLAMを処理す
るためのデフオルトサブモジユールを組み込んで
いる。しかしながら、付属ステーシヨンからの
KDSのLAMはROM常駐の付属ステーシヨンプ
ログラムによつて処理される。 ４ KSPのLAM処理サブモジユール KSPは直列ポートドライバである。KSPの
LAMのアクテイビテイは、遠隔クレートの装置
コントローラから発生されたLAMは直列システ
ムを介してマスタクレートへ送信されたことを示
している。このサブモジユールはLAMを発生し
た装置コントローラの識別を読出し、デフオルト
LAMルーチンへ跳び越す。 ５ デフオルトLAM処理サブモジユール このルーチンは送信未請求状態として特定の
CPU１０２へLAM識別を送信する。 ６ KCPのLAM処理サブモジユール このサブモジユールはCPUプログラムのクリ
エストの結果としてCPUポートから発生する
LAMを処理する。それは、リクエストしている
CPU１０２から遠隔指示語制御ブロツクを読出
し、この指示語に特有な処理サブモジユールへ跳
び越す。遠隔指示語の制御ブロツクはDMAチヤ
ネルを介してマスタクレートによつて読出され
る。 指示語処理サブモジユールのアドレス―指示語
数のテーブルはユーザが書いた特別の指示語サブ
モジユールを含むように拡張される。 下記の項目は遠隔指示語の処理サブモジユール
の動作を説明している。 ７ 指示語０，１；データブロツクの出力、入力 CPUメモリと標準RIO装置のコントローラ間
で16ビツトの１ワード〜255ワードを転送する。
終了時に発呼者へ戻る。 ８ 指示語２；マスタクレートのブートストラツ
プ マスタクレートのブートストラツププログラム
の実行を開始する。動作終了時にステーシヨン１
９の記憶位置０（アイドルルーチン）へプログラ
ム制御を転送する。 ９ 指示語３；LAM状態の入力 特定化された装置コントローラの現在の状態を
CPUメモリへ入力する。発呼者へ戻る。 10 指示語４；記述子レジスタの入力 特定化された装置コントローラの記述子レジス
タの内容をCPUメモリへ入力する。 11 指示語５；走査のリセツト CPU常駐走査リストヘツドテーブルから走査
パケツトリストのアドレスおよびリストの周波数
の数をDMAを介して読出す。この情報を走査制
御テーブルの適当な周波数リストのノードに記憶
する。更に、下記のことを行う。 (a) リストヘツドテーブルで参照されるKSPノ
ードを使用可能にする。 (b) リストヘツドテーブルで参照されるKCPノ
ードを使用可能にし、現在のKCPポインタを
リセツトする。 (c) リストヘツドテーブルで参照される周波数リ
ストのノードを使用不可能にし、現在の周波数
リストのポインタをリセツトする。終了時に発
呼者へ戻る。 12 指示語６：走査のトリガ プログラム制御をRIO走査プログラムの始めに
転送する。 13 指示語７；走査の停止 プログラム制御をステーシヨン１９の記憶位置
０（RIOシステムのアイドルルーチン）に転送す
る。 14 指示語８，９；走査ループの使用不可能／使
用可能 KSPの走査ループの使用不可能／使用可能状
態をセツトする。発呼者へ戻る。 15 指示語Ａ，Ｂ；CPUポート走査の使用不可
能／使用可能 特定化されたCPUに対してCPUポート走査の
使用不可能／使用可能状態をセツトする。発呼者
へ戻る。 16 指示語Ｃ，Ｄ；走査リストの使用不可能／使
用可能 特定化されたCPUに対して走査リストの使用
不可能／使用可能状態をセツトする。発呼者へ戻
る。 17 指示語Ｅ，Ｆ；非標準の出力／入力 特定化されたデータウエイの読出し／書込み命
令の管理の下でCPUメモリと装置コントローラ
間で１ワード〜255ワードを転送する。これは、
CAMAC互換である任意の装置コントローラへの
書込みおよび読出しを許す。発呼者へ戻る。 18 指示語1016；特定化されたデータウエイ制御
の実行 特定化されたデータウエイ制御命令を実行す
る。これは任意のCMAC互換装置の特別の制御
を許す。発呼者へ戻る。 19 指示語1116；送信未請求状態のDMAワード
に対してCPUアドレスの変更 CPUへ送信未請求状態のコントローラの識別
ワードを伝送するために使用されるべきCPUポ
ートおよびコアアドレスのための特定値を退避す
る。発呼者へ戻る。 20 エラー検出および訂正 もしタイムアウトが試みられたDMA使用時に
発生し、故障したポートが送信未請求状態のため
に使用されたポートでないならば、LAMハンド
ラ３５２は状態CPUへの割り込みを上げ、故障
を指示するため16進“Ｆ”状態コードを送信す
る。 遠隔伝送時、LAMハンドラ３５２はKSPタイ
ムアウト（すなわち、伝送応答無し）および応答
状態ワードのエラー表示の両方をチエツクする。
もしチエツクが遠隔データウエイエラー（KIOは
応動しなかつた）を指示するならば、いかなる再
試行も行われない。プログラムはCPU１０２へ
の２のエラーコードを有する終了割り込みを上げ
る。もし伝送エラーまたはKSPタイムアウトが
検出されるならば、プログラムはKSPを打ち切
り、現在のKIOマルチプレクサアドレスを遠隔装
置に出力し、データ伝送を再試行する。もしエラ
ーが特定数の再試行後にクリアされないならば、
プログラムはCPU１０２への３のエラーコード
を有する終了割り込みを上げる。データ転送の残
りはスキツプされるが、なおチエイニングは実行
される。 下記の説明は、様式１のオペレーテイングシス
テムのためのW2500の遠隔ポートインタフエース
（WPI）ハンドラ／外部マクロ／チヤネルドライ
バ・モジユールを規定している。 遠隔入出力装置は、プログラマブルコントロー
ラと伝送線で接続される遠隔装置の多重化装置か
らなる。それが自立装置として動作することがで
きるかまたはプログラマブルコントローラが更に
CPUへインタフエースされることができるかの
いずれかである。ここでは、CPU構成だけが考
察される。 CPU構成は入出力の２つの基本形を支える。 １ CPUのソフトウエアまたは遠隔装置コント
ローラによつて開始することができる事象向き
の入出力。 ２ 一旦始動すると、CPUからのいかなる他の
制御も必要ない入出力走査。 プログラマブル通信コントローラは、時分割モ
ードで同時に起こるようにこれらの２つの入出力
の形式のため必要であるシーケンスを取り扱う。
CPUの見地からすると、遠隔入出力装置の動作
は局部入出力装置と同一である。どちらの入出力
装置にも特別の考察もしないで局部および遠隔入
出力装置を混ぜて使用するプログラムが開発され
る。ソフトウエアコントローラ・モジユールは
W2500CPUとインタフエースされる遠隔入出力
装置のために必要とされる。 このモジユールは種々のモードで動作するハン
ドラ、チヤネルドライバおよび外部マクロを含ん
でいる。標準のユーザエントリ点と関連して、モ
ジユールは、ユーザのタスク範囲およびシーケン
ス外れ／ユーザのタスク共通データ範囲のサブル
ーチンとして実行する。それは再入可能であり、
一つよりも多いタスクによつて使用される。モジ
ユールの他の構成要素は、シーケンス外れ範囲お
よびシーケンス外れ／ユーザのタクス共通データ
範囲の外部マクロとして実行する。さらに、幾つ
かの構成要素はユーザのタスク範囲およびシーケ
ンス外れ／ユーザのタスク共通データ範囲のタス
クとして実行する。 モジユールはCPUのソフトウエアまたはRIO
装置コントローラのLAMによつて開始されるこ
とができる事象向きの入出力を制御する。
W2500CPUとインタフエースされる時、マスタ
クレートのソフトウエアと共にRIOハードウエア
は標準のDMA多重装置コントローラと同様な方
法で事象向きの入出力を取り扱うように設計され
ている。すなわち、デマンドアクテイビテイは開
始され、状態情報はDIOチヤネルを介して入力さ
れる。一方、他のデータ転送はDMAチヤネルを
介して行われる。 CPUのソフトウエアによつて開始されるデマ
ンド機能 WPIハンドラは、遠隔指示語制御ブロツク
（RDCB）のCPUコアアドレスをDIOチヤネルを
介してマスタクレートへ出力することによつて
RIOデマンド機能を開始する。マスタクレートの
ソフトウエアは、その周期的なLAMのポーリン
グ中能動LAMを検出し、DIOチヤネルから
RDCBアドレスを読出す。WPIハンドラのタス
クは、終了することをリクエストされた機能を待
つためこの点で中断される。 独特なRDCBフオーマツトが各RIOデマンド機
能に対して規定される。通常、ユーザはRDCBを
作成し、そのアドレスをハンドラ制御ブロツク
（HCB）に供給する。 RIO装置コントローラによつて開始されるデマ
ンド機能 RIO装置コントローラは、それにアテンシヨン
を要求する外部状態を知らせるためにマスタクレ
ートにLAM信号を送信する。マスタクレートの
ソフトウエアは、遠隔状態としてCPUへコント
ローラ識別ワードを送信することによつてこのよ
うなLAMを取り扱うように任意選択的にプログ
ラム化されている。この伝送はCPUへの送信未
請求状態割り込みを発生する。WPIハンドラは、
DIOからの遠隔状態ワードを読出し、それを送信
未請求状態の待ち行列に付加することによつて割
り込みを処理する。 WPIインタフエースの説明 第２４図は遠隔ポートインタフエース（WPI）
のブロツク図を示している。この図は下記のよう
な機能を示している。 WPI／マスタクレートへの出力 WPI／マスタクレートへの入力 １ 送信請求状態（デマンドリクエストの結果生
じる） ２ 送信未請求状態（マスタクレートの走査ソフ
トウエアによつて伝送される）モジユールは下
記のものとインタフエースを有する。 HCBを介してユーザ RIOSTATへのサブルーチン呼び出しを介して
ユーザ パワーオン／オフリセツト 送信未請求状態タスクに対する送信権要求 ユーザのインタフエース WPI入出力ハンドラへのエントリは下記の通
りである。 W2500（Ｐ）＝WPI入出力ハンドラ開始−１； レジスタ(B)＝HCBのアドレス； HCBの記憶位置１〜５はセツトされている。
配列バイトはセツトされている。 ソフトウエア状態バイト（ビツト14，15）はセ
ツトされている。 HCBセルの使用は下記の通りである。 ワード＃１：ハンドラのソフトウエア状態バイ
トおよび装置配列バイト ４つのソフトウエア状態の解釈は下記の通りで
ある。 １ レデイ／終了：ハンドラは入出力動作を開始
するため新しい装置配列で呼び出すことができ
る。動作が終了すると、ハンドラはこの状態で
ユーザへ戻る。 ２ ノツトレデイ：ハンドラは、現在の時間遅延
（または割り込みエントリ）が終了したこと示
すためにこの状態で呼び出される。ハンドラは
時間遅延をリクエストするためこの状態でユー
ザへ戻る。Ｅレジスタは遅延の整数のミリ秒を
含んでいる。 ３ 無動作：ハンドラはこの状態を拒否し、レデ
イ／終了モードで発呼者へ戻る。ハンドラは決
してこの状態へ戻らない。 ４ 進行中の動作：ハンドラはこの状態を拒否
し、レデイ／終了モードで発呼者へ戻る。ハン
ドラは決してこの状態へ戻らない。 拒否された呼び出し／受諾された呼び出し：こ
のビツトは、呼び出しがセツトされた時、それを
ハンドラが正しく処理することができなかつたこ
とを示す。 ハードウエア故障：このビツトは、呼び出し拒
否のための理由が不動作ハードウエアのせいであ
つたことをハンドラが判定する時、セツトされ
る。 アーギユメントエラー：このビツトは、無効遠
隔指示語が呼び出し拒否の責務を負つていたこと
を示す。 タイムアウトエラー：このビツトは、WPIハ
ンドラがWPI直接出力終了割り込みまたはユー
ザのデマンドリクエストの結果生じる遠隔状態割
り込みのいずれも受信しないことを示す。 ワード＃２：ハンドラによつて使用されないバ
イト計数 ワード＃３：ハンドラによつて使用されないバ
ツフアアドレス 注意： このようなデータを必要とする遠隔KCP指示
語のためのバイト計数およびバツフアドレスの情
報は遠隔入出力のKCP指示語ブロツクそれ自体
に含まれている。 ワード＃４：作成したユーザの絶対アドレスを
含んでいる。遠隔入出力KCP指示語制御ブ
ロツク（RDCB）。 ワード＃５：発呼者の戻りアドレス―１を含ん
でいる。 WPIハンドラとのユーザインタフエースは入
出力スケジユーラを介される。入出力スケジユー
ラおよびRDCBのためのサンプルUCBは下記の
とおりである。 UCB仕様 UCB1DAT X′64′ 状態／配列バイド UCB2DAT ０ 使用しない UCB3DAT ０ 使用しない UCB4DAT DEU＃ WPI装置番号 UCB5DAT RTN―１ 戻りアドレス UCB6DAT DIRBLK RDCBのアドレス UCB7DAT X′80′ ハンドラの配列 UCBワード１：状態配列バイト 配列バイトは、UCB(6)、RDCBアドレスが
WPIハンドラのHCB(4)へ転送されるよううにす
る１にセツトされたビツド２を有しなければなら
ない。上記の例では、配列バイトは、ハンドラ配
列がUCB(7)にあり、UCB(6)をHCB(4)へ転送され
るようにすることを特定化する。 UCBワード２＆３：使用されない UCBワード４：装置＃ これはWPIハンドラの入出力スケジユーラ
（SS0217）装置番号である。 UCBワード５：戻り これは入出力スケジユーラからの戻りアドレス
である。 UCBワード６：RDCBアドレス これは４ワード遠隔指示語制御ブロツクのアド
レスである。 UCBワード７：ハンドラ配列 WPIハンドラのためのハンドラ配列。上記の
例では、配列は転送のための初期設定である
X′80′である。 RDCB構成 DIRBLKDAT X′5′ リセツト DAT X′200′ チエイン DAT LISTHEAD DAT Ｏ DAT X′6′ DAT Ｏ DAT Ｏ DAT Ｏ 上記の例では２つのRDCBがある。１よりも多
いRDCBは同じ呼び出し（指示語チエイニング）
に含まれる。前記第１のRDCBはリセツト走査指
示語である。このブロツクの第２のワードは指示
語チエイニング使用を示している。他の指示語ブ
ロツクが続く。第３のワードはリセツト走査機能
のためのリストヘツドテーブルのアドレスであ
る。第４のワードは０である。 第２の指示語はトリガ走査指示語である。指示
語チエイニングは、それがチエインの最後のブロ
ツクであるので、特定化されていない。 全部の指示語はブートストラツプ指示語を除い
てチエイニングされる。リセツト走査が行われな
かつた時、もしユーザが走査をトリガすることを
試みるならば、WPIハンドラはまた、アーギユ
メントエラー状態に戻る。 送信未請求遠隔状態待ち行列のインタフエース ユーザの助けとして、WPIハンドラは遠隔状
態待ち行列からの次のエントリをフエツチするた
めサブルーチンインタフエースを提供する。呼び
出しシーケンスは、 フオートラン：CALL RIOSTAT（WPI DEV
＃，STATBUF） アセンブラ：SST＊＝RIOSTAT，Ｂ DATPOOL REL ADDR OF Ｉ／０
SCHEDULER DEVICE＃FOR RIO
SUBSYSTEM（INPUT） DATPOOL REL ADDR OF STATBUF
（OUTPUT） ここで、STATBUFは遠隔状態が下記のフオ
ーマツトで戻される３ワードバツフアである。
【表】
ワード１はオーバフローフラグである。もし負
ならば、これは、状態待ち行列が満杯で、送信未
請求状態ワードが記憶されることができなくて無
くなつたことを意味する。もし０ならば、いかな
るオーバフローも起こらなかつた。 ワード２は、送信未請求状態が発生した時、
DMAチヤネルを介してCPUへ転送されたコント
ローラ識別ワードを含んでいる。それは送信未請
求状態源を示している。ワード３はDIOの送信未
請求遠隔状態値である。 ユーザの入出力スケジユール装置番号がWPI
ハンドラの装置テーブルで見付けることができな
い時かまたは使用される入出力スケジユーラの番
号に対するいかなる状態待ち行列もないならば、
ハンドラは−１にセツトされたSTATBUFの３
ワード全部で戻る。 送信未請求遠隔状態割り込みが発生する時、ハ
ンドラは状態情報を待ち行列にし、任意選択的に
ユーザタスクの送信権を要求する。ユーザは、−
１にセツトされたSTATBUFの３ワード全部で
上記の呼び出しを行うことによつて状態待ち行列
をクリアする。この場合、WPIハンドラは０に
セツトされたSTATBUFの３ワード全部でユー
ザに戻る。 送信未請求状態が走査同期入力（X′C′）であ
る時、それは直ちに待ち行列にされない。それが
受信される度毎に、走査同期カウントダウン値
（システム生成パラメータ）は減少され、それが
０である時だけは、待ち行列に置かれたこの状態
および送信権を要求されたユーザタスクである。
走査同期カウントダウン値は状態を待ち行列にす
る前にリセツトされる。もしこのカウントダウン
値がシステム生成で１にセツトされるならば、同
期状態はそれが起こる度毎に待ち行列にされる。 外部マクロのインタフエース WPIモジユールの一部はWPIカードと関連し
ている全ての割り込みを取り扱う外部マクロであ
る。マクロは送信請求および送信未請求の割り込
みの両方を取り扱う。 送信請求割り込みはWPIハンドラで開始され
るデマンド機能に応答して発生する。これらの割
り込みはWPI状態割り込みおよび送信請求遠隔
状態割り込みを含んでいる。マクロによつてサー
ビスされる送信未請求割り込みは送信未請求遠隔
状態割り込みである。 デマンド動作中、送信請求割り込みのいずれも
入るのに失敗するならば、ハンドラはデマンド呼
び出しを拒否し、タイムアウトエラーおよびハン
ドラ状態バイトのハードウエアエラーに戻す。 送信未請求割り込みは、ハンドラがビジーでな
い時またはデマンド動作でビジーである時はいつ
でも起こることができる。送信未請求割り込みが
起こる時、送信未請求遠隔状態（DIO）は読出さ
れ、コントローラの識別は退避され（DMA）、
両者は状態待ち行列に記憶される。次に、外部マ
イクロは任意選択的にユーザタスクの送信権を要
求する。もし状態待ち行列が満杯であるならば、
いかなる情報も記憶されなく、状態待ち行列のオ
ーバフローフラグはセツトされる。次に、ユーザ
が待ち行列からの送信未請求状態をリクエスト
し、待ち行列オーバフロー指示はユーザへ渡され
る。 チヤネルドライバのインタフエース WPIモジユールの一部はデマンド動作を開始
するチヤネルドライバである。 デマンド動作は、遠隔指示語出力10Aを介して
HCB(4)からWPIカードへRDCBアドレスを転送
することによつて開始される。次に、WPIカー
ドは、直列出力転送が終了したことを示すWPI
状態割り込みで応動する。 これは、遠隔状態が直列入力待ちであることを
示すWPI状態割り込みに続く。もしこれらの２
つの割り込みのどちらも発生しないならば、タイ
ムアウトエラーはHCB状態に戻る。 ハンドラはユーザが作成したRDCBをアクセス
し、範囲内の指示語数をチエツクする。もし指示
語数が範囲内にないならば、アーギユメントエラ
ーはハンドラの状態バイトに戻り、ユーザデマン
ド動作が拒否される。 もしユーザがブートストラツプをリクエストす
るならば、ハンドラは下記のIOAを最初に実行す
る。 １ WPIを打ち切る。 ２ マスタクレートおよび遠隔クレートを初期設
定する。 ３ WPI走査を開始する。 ユーザのデマンドリクエストはまた、もしブー
トストラツプ指示語が指示語のチエインに含まれ
るならば、アーギユメントエラーで拒否される。
チヤネルドライバコードはHCB(8)のデマンド動
作から受信される送信未請求状態を記憶し、ユー
ザのレデイ／終了へ戻る。 他のCPUによるマスタクレートのブートスト
ラツプのためデマンド動作中タイムアウトは発生
することができる。もしこれがその場合であるな
らば、タイムアウトビツトはハンドラ状態バイト
にセツトされるが、ハードウエアエラービツトは
セツトされない。送信未請求ブートストラツプ状
態は待ち行列にされ、ユーザタスクは、もし存在
するならば送信権を要求される。 パワーオフのインタフエース パワーオフルーチンが入力されると、ハンドラ
は全てのWPIカードを打ち切り、戻る。 パワーオフルーチンとのインタフエースは、 SST＊＝OF：291，Ｂ である。 一時メモリ（HCB42）の第１番目はテストハ
ンドラモードのフラグである。これはWPIハン
ドラがアクセスするテトラハンドラ一時メモリの
唯一のセルである。 システム生成のインタフエース このモジユールは、(G)＝フエツチパラメータエ
ントリアドレスと共にシステム生成ローダによつ
て入力される。システム生成のパラメータをフエ
ツチするサブルーチンは、 (C)＝システム生成のパラメータテーブルのアド
レス (A)＝29110 (E)＝戻りアドレス−２ （Ｐ）＝Ｇの内容 である。 もしこのモジユールがこのシステムで必要とさ
れないならば、制御は戻されず、システムのライ
ブラリイのつぎのシステムモジユールはこのモジ
ユールを介してロードされる。もしこのモジユー
ルが必要とされるならば、制御は(G)＝システム生
成の出口のアドレスおよび下記のようにセツトさ
れたシステム生成のパラメータテーブルで戻され
る。ワード 内 容 １ 遠隔入出力装置の番号（すなわち、
WPIコントローラの番号） ２ 第１のRIO装置のハンドウエアチヤネル
番号 ３ 第１のRIO装置のタスク優先順位 ４ 第１のRIO装置の入出力スケジユーラ装
置の番号 ５ 送信未請求状態待ち行列の大きさ（第１
のRIO装置） ６ 第１のRIO装置の送信未請求状態が受信
された時、送信権を要求されるべきユー
ザタスクのタスク優先順位（もしいかな
るユーザタスクもないならば、−１であ
る） ７ 第１のRIO装置のための走査同期カウン
トダウン値 ８ 第１のRIO走査（標準遠隔入出力装置）
のための最大指示語値、最大値＝X′15′，
MDテストハンドラが装置で使用される
できであるならば、最大値＝X′1F′であ
る。 ９ 第１のRIO装置のためのDMA状態ワー
ドのコアアドレス 注意： パラメータ２〜９は第１の装置に続いて各RIO
装置に対して反復される システム生成の出口サブルーチンとのインタフ
エースは、 (A)＝システム生成コードの第１の記憶位置のア
ドレス (E)＝発生されたHCBのワードの番号 （Ｐ）＝Ｇの内容 WPIソフトウエアの動作 第２５Ａ図〜第２５Ｃ図はWPIハンドラの機
能フローチヤートを示している。 状態バイトハンドリング ハンドラのエントリのソフトウエア状態バイト
に対する種々の応答は下記の通りである。 無動作 １ 呼び出しを拒否する（ビツト13HCBワード
＃１をセツトする）。 ２ 発呼者の状態レデイ／終了に戻る。 動作進行中 １ 呼び出しを拒否する（ビツト13HCBワード
＃１をセツトする）。 ２ 発呼者の状態レデイ／終了に戻る。 ノツトレデイ １ 割り込みがあるかどうかを判定する。 ２ 割り込みが無くなつたかどうかを判定する。 ３ もし状態が良好であり正しい転送が行われて
いるならば入出力は終了される。 ４ エラーが検出されるならば、エラー状態ビツ
トはセツトされる。 ５ 発呼者の状態レデイ／終了に戻る。 レデイ／終了 エントリがこの状態でなされる時、ハンドラは
配列バイトハンドリングへ進む。ハンドラが出口
でユーザに戻るソフトウエア状態ビツトのセツテ
イングは下記の通りである。 レデイ／終了 この状態は、リクエストされた入出力動作が終
了された時、戻る。 １ エラーなしの終了の場合、HCBワード＃１
の入出力ビツト９〜１３は０に等しい ２ エラーが検出された動作はソフトウエア状態
ビツト１１〜１５によつて指示される。 ノツトレデイ この状態は、ハンドラが時間遅延をリクエスト
している時、戻される。Ｅレジスタは遅延のミリ
秒の整数を含んでいる。 無動作 この状態は決して戻されない。 進行中の動作 この状態は決して戻されない。 配列バイトハンドリング 配列バイトは、状態バイトがレデイ／終了であ
る時だけ処理される。ハンドラのエントリの配列
バイトの解釈は下記の通りである。 HCBワード＃１のビツト６および７は配列の
種類を指示している。 ビツト６，７ テストハンドラの呼び出し この配列が受信される時、WPIハンドラはテ
ストハンドラへ転送する。WPIハンドラTST：
２９１（WPIハンドラによつてDEFされた記憶
位置）をチエツクする。もし０、すなわちいかな
るテストハンドラのアドレスも存在しないなら
ば、呼び出しは拒否される。もしTST：２９１
が０でないならば、テストハンドラのモードフラ
グ（HCB４２）は真にセツトされ、WPIハンド
ラはTST：２９１のテトラハンドラの開始アド
レスへ跳び越す。 １１：使用されないバツフアリングされる入出
力転送のために初期設定する。 WPIハンドラは、この配列が受信されるなら
ば、呼び出しを拒否する。 01：入出力を終了する。 ハンドラ： １ WPIカードを打ち切る。 ２ WPIカード走査を再開始する。 ３ テストハンドラモードフラグを偽にセツトす
る。 ４ HCB割り込みフラグをクリンアツプし、状
態待ち行列の蓄積をリセツトし、待ち行列の開
始に対するアドレスを処理する。 ５ 状態バイトをレデイ／終了にセツトする。 ６ ユーザに戻る。 10：転送のために初期設定する。 初期設定順序は、全部のRIOデマンド機能を開
始するために使用される。 ハンドラは下記のことを行う。 １ 有効な指示語のためのRDCBのアギユーメン
トチエツクを実行する。 ２ もしエラーなら、呼び出しはアギユーメント
エラーで拒否され、ハンドラはレデイ／終了を
出す。 ３ それ以外は、RDCBアドレスをWPIカード
へ出力する。 ４ もし遠隔制御ブロツク指示語の割り込みが発
生しないならば、ハンドラはレデイ／終了をタ
イムアウトエラーおよびセツトされたハードウ
エアエラービツトで戻す。 ５ もし遠隔状態割り込みが発生しないならば、
ハンドラはタイムアウトエラーおよびセツトさ
れたハードウエアエラービツトと共にレデイ／
終了を出す。 ６ 受信される遠隔状態が“機能終了”でないな
らば、呼び出しはセツトされたハードウエアエ
ラービツトで拒否される。 ７ 出力時、遠隔状態入力はHCB(8)へ記憶され
る。 RIOデマンド機能動作 RIOデマンド機能が開始された後、WPIハンド
ラのタスクは、マスタクレート常駐ソフトウエア
の制御の下で実行されるべきリクエストされた機
能を待つためにノツトレデイへ進む。 独特のRDCBフオーマツトは各遠隔入出力の
LAMハンドラ機能のために規定される。RDCB
の第１のワードのビツト０〜４（指示語＃）は所
望の特定機能を特定する。下記のリストは、有効
な指示語数および遠隔入出力LAMのハンドラに
よつて実行されるような機能である。指示語＃ 機 能 ０ Ｎワードを標準のＷ RIO装置コントロ
ーラ（KIO，KSE）へ出力する。 １ 標準のＷ RIO装置コントローラからの
Ｎワードを入力する。 ２ マスタクレートをブートストラツプす
る。 ３ コントローラからCPUメモリへLAM状
態レジスタを入力する。 ４ コントローラからCPUメモリへ記述子
レジスタを入力する。 ５ 走査をリセツトする（CPU常駐走査パ
ケツトリストの絶対アドレスおよび走査
制御（使用可能）の走査周波数の数を初
期設定する）。 ６ 走査をトリガする。 ７ 走査を停止する。 ８ KSP走査ループを使用不可能にする。 ９ KSP走査ループを使用可能にする。 Ａ 走査のためのCPUポートを使用不可能
にする。 Ｂ 走査のためのCPUポートを使用可能に
する。 Ｃ 走査リストを使用不可能にする。 Ｄ 走査リストを使用可能にする。 Ｅ 特定化されたデータウエイ書込み命令を
用いてＮワードを出力する。 Ｆ 特定化されたデータウエイ読出し命令を
用いてＮワードを入力する。 10 特定化されたデータウエイ制御命令を実行
する。 11 DMAの送信未請求遠隔状態伝送のための
CPUポートおよびコアアドレスをセツ
トする。 12 他のCPUのDMAの送信未請求遠隔状態伝
送のためのCPUポートおよびコアアド
レスをセツトする。 13 KSP使用可能状態を読出す。 14 KCP使用可能状態を読出す。 15 走査リスト使用可能状態を読出す。 16 スペース ・ ・ ・ 1F テストハンドラによつて使用されない。 RIOSTATサブルーチン 呼び出される時、このサブルーチンは次のエン
トリを遠隔状態待ち行列から取り除き、それを発
呼者のバツフアへ転送する。待ち行列のエントリ
の取り除きはセツトされたハードウエアロツクア
ウトで行われる。もし待ち行列が空であるなら
ば、０がバツフアに戻される。 パワーオン／オフハンドリング OF：２９１は、システム生成された全部の
WPIカードへのWPI IOAの打ち切りを実行す
る。これはWPIリンクを通して全ての入出力を
終了さす。 システム生成（第２７図） システム生成はハンドラをタスクとしてシステ
ムに接続する。それは必要なHCBを作成し、そ
れらをその動作コードがWPIハンドラであるタ
スクとしてスケジユーラに接続する。
ならば、これは、状態待ち行列が満杯で、送信未
請求状態ワードが記憶されることができなくて無
くなつたことを意味する。もし０ならば、いかな
るオーバフローも起こらなかつた。 ワード２は、送信未請求状態が発生した時、
DMAチヤネルを介してCPUへ転送されたコント
ローラ識別ワードを含んでいる。それは送信未請
求状態源を示している。ワード３はDIOの送信未
請求遠隔状態値である。 ユーザの入出力スケジユール装置番号がWPI
ハンドラの装置テーブルで見付けることができな
い時かまたは使用される入出力スケジユーラの番
号に対するいかなる状態待ち行列もないならば、
ハンドラは−１にセツトされたSTATBUFの３
ワード全部で戻る。 送信未請求遠隔状態割り込みが発生する時、ハ
ンドラは状態情報を待ち行列にし、任意選択的に
ユーザタスクの送信権を要求する。ユーザは、−
１にセツトされたSTATBUFの３ワード全部で
上記の呼び出しを行うことによつて状態待ち行列
をクリアする。この場合、WPIハンドラは０に
セツトされたSTATBUFの３ワード全部でユー
ザに戻る。 送信未請求状態が走査同期入力（X′C′）であ
る時、それは直ちに待ち行列にされない。それが
受信される度毎に、走査同期カウントダウン値
（システム生成パラメータ）は減少され、それが
０である時だけは、待ち行列に置かれたこの状態
および送信権を要求されたユーザタスクである。
走査同期カウントダウン値は状態を待ち行列にす
る前にリセツトされる。もしこのカウントダウン
値がシステム生成で１にセツトされるならば、同
期状態はそれが起こる度毎に待ち行列にされる。 外部マクロのインタフエース WPIモジユールの一部はWPIカードと関連し
ている全ての割り込みを取り扱う外部マクロであ
る。マクロは送信請求および送信未請求の割り込
みの両方を取り扱う。 送信請求割り込みはWPIハンドラで開始され
るデマンド機能に応答して発生する。これらの割
り込みはWPI状態割り込みおよび送信請求遠隔
状態割り込みを含んでいる。マクロによつてサー
ビスされる送信未請求割り込みは送信未請求遠隔
状態割り込みである。 デマンド動作中、送信請求割り込みのいずれも
入るのに失敗するならば、ハンドラはデマンド呼
び出しを拒否し、タイムアウトエラーおよびハン
ドラ状態バイトのハードウエアエラーに戻す。 送信未請求割り込みは、ハンドラがビジーでな
い時またはデマンド動作でビジーである時はいつ
でも起こることができる。送信未請求割り込みが
起こる時、送信未請求遠隔状態（DIO）は読出さ
れ、コントローラの識別は退避され（DMA）、
両者は状態待ち行列に記憶される。次に、外部マ
イクロは任意選択的にユーザタスクの送信権を要
求する。もし状態待ち行列が満杯であるならば、
いかなる情報も記憶されなく、状態待ち行列のオ
ーバフローフラグはセツトされる。次に、ユーザ
が待ち行列からの送信未請求状態をリクエスト
し、待ち行列オーバフロー指示はユーザへ渡され
る。 チヤネルドライバのインタフエース WPIモジユールの一部はデマンド動作を開始
するチヤネルドライバである。 デマンド動作は、遠隔指示語出力10Aを介して
HCB(4)からWPIカードへRDCBアドレスを転送
することによつて開始される。次に、WPIカー
ドは、直列出力転送が終了したことを示すWPI
状態割り込みで応動する。 これは、遠隔状態が直列入力待ちであることを
示すWPI状態割り込みに続く。もしこれらの２
つの割り込みのどちらも発生しないならば、タイ
ムアウトエラーはHCB状態に戻る。 ハンドラはユーザが作成したRDCBをアクセス
し、範囲内の指示語数をチエツクする。もし指示
語数が範囲内にないならば、アーギユメントエラ
ーはハンドラの状態バイトに戻り、ユーザデマン
ド動作が拒否される。 もしユーザがブートストラツプをリクエストす
るならば、ハンドラは下記のIOAを最初に実行す
る。 １ WPIを打ち切る。 ２ マスタクレートおよび遠隔クレートを初期設
定する。 ３ WPI走査を開始する。 ユーザのデマンドリクエストはまた、もしブー
トストラツプ指示語が指示語のチエインに含まれ
るならば、アーギユメントエラーで拒否される。
チヤネルドライバコードはHCB(8)のデマンド動
作から受信される送信未請求状態を記憶し、ユー
ザのレデイ／終了へ戻る。 他のCPUによるマスタクレートのブートスト
ラツプのためデマンド動作中タイムアウトは発生
することができる。もしこれがその場合であるな
らば、タイムアウトビツトはハンドラ状態バイト
にセツトされるが、ハードウエアエラービツトは
セツトされない。送信未請求ブートストラツプ状
態は待ち行列にされ、ユーザタスクは、もし存在
するならば送信権を要求される。 パワーオフのインタフエース パワーオフルーチンが入力されると、ハンドラ
は全てのWPIカードを打ち切り、戻る。 パワーオフルーチンとのインタフエースは、 SST＊＝OF：291，Ｂ である。 一時メモリ（HCB42）の第１番目はテストハ
ンドラモードのフラグである。これはWPIハン
ドラがアクセスするテトラハンドラ一時メモリの
唯一のセルである。 システム生成のインタフエース このモジユールは、(G)＝フエツチパラメータエ
ントリアドレスと共にシステム生成ローダによつ
て入力される。システム生成のパラメータをフエ
ツチするサブルーチンは、 (C)＝システム生成のパラメータテーブルのアド
レス (A)＝29110 (E)＝戻りアドレス−２ （Ｐ）＝Ｇの内容 である。 もしこのモジユールがこのシステムで必要とさ
れないならば、制御は戻されず、システムのライ
ブラリイのつぎのシステムモジユールはこのモジ
ユールを介してロードされる。もしこのモジユー
ルが必要とされるならば、制御は(G)＝システム生
成の出口のアドレスおよび下記のようにセツトさ
れたシステム生成のパラメータテーブルで戻され
る。ワード 内 容 １ 遠隔入出力装置の番号（すなわち、
WPIコントローラの番号） ２ 第１のRIO装置のハンドウエアチヤネル
番号 ３ 第１のRIO装置のタスク優先順位 ４ 第１のRIO装置の入出力スケジユーラ装
置の番号 ５ 送信未請求状態待ち行列の大きさ（第１
のRIO装置） ６ 第１のRIO装置の送信未請求状態が受信
された時、送信権を要求されるべきユー
ザタスクのタスク優先順位（もしいかな
るユーザタスクもないならば、−１であ
る） ７ 第１のRIO装置のための走査同期カウン
トダウン値 ８ 第１のRIO走査（標準遠隔入出力装置）
のための最大指示語値、最大値＝X′15′，
MDテストハンドラが装置で使用される
できであるならば、最大値＝X′1F′であ
る。 ９ 第１のRIO装置のためのDMA状態ワー
ドのコアアドレス 注意： パラメータ２〜９は第１の装置に続いて各RIO
装置に対して反復される システム生成の出口サブルーチンとのインタフ
エースは、 (A)＝システム生成コードの第１の記憶位置のア
ドレス (E)＝発生されたHCBのワードの番号 （Ｐ）＝Ｇの内容 WPIソフトウエアの動作 第２５Ａ図〜第２５Ｃ図はWPIハンドラの機
能フローチヤートを示している。 状態バイトハンドリング ハンドラのエントリのソフトウエア状態バイト
に対する種々の応答は下記の通りである。 無動作 １ 呼び出しを拒否する（ビツト13HCBワード
＃１をセツトする）。 ２ 発呼者の状態レデイ／終了に戻る。 動作進行中 １ 呼び出しを拒否する（ビツト13HCBワード
＃１をセツトする）。 ２ 発呼者の状態レデイ／終了に戻る。 ノツトレデイ １ 割り込みがあるかどうかを判定する。 ２ 割り込みが無くなつたかどうかを判定する。 ３ もし状態が良好であり正しい転送が行われて
いるならば入出力は終了される。 ４ エラーが検出されるならば、エラー状態ビツ
トはセツトされる。 ５ 発呼者の状態レデイ／終了に戻る。 レデイ／終了 エントリがこの状態でなされる時、ハンドラは
配列バイトハンドリングへ進む。ハンドラが出口
でユーザに戻るソフトウエア状態ビツトのセツテ
イングは下記の通りである。 レデイ／終了 この状態は、リクエストされた入出力動作が終
了された時、戻る。 １ エラーなしの終了の場合、HCBワード＃１
の入出力ビツト９〜１３は０に等しい ２ エラーが検出された動作はソフトウエア状態
ビツト１１〜１５によつて指示される。 ノツトレデイ この状態は、ハンドラが時間遅延をリクエスト
している時、戻される。Ｅレジスタは遅延のミリ
秒の整数を含んでいる。 無動作 この状態は決して戻されない。 進行中の動作 この状態は決して戻されない。 配列バイトハンドリング 配列バイトは、状態バイトがレデイ／終了であ
る時だけ処理される。ハンドラのエントリの配列
バイトの解釈は下記の通りである。 HCBワード＃１のビツト６および７は配列の
種類を指示している。 ビツト６，７ テストハンドラの呼び出し この配列が受信される時、WPIハンドラはテ
ストハンドラへ転送する。WPIハンドラTST：
２９１（WPIハンドラによつてDEFされた記憶
位置）をチエツクする。もし０、すなわちいかな
るテストハンドラのアドレスも存在しないなら
ば、呼び出しは拒否される。もしTST：２９１
が０でないならば、テストハンドラのモードフラ
グ（HCB４２）は真にセツトされ、WPIハンド
ラはTST：２９１のテトラハンドラの開始アド
レスへ跳び越す。 １１：使用されないバツフアリングされる入出
力転送のために初期設定する。 WPIハンドラは、この配列が受信されるなら
ば、呼び出しを拒否する。 01：入出力を終了する。 ハンドラ： １ WPIカードを打ち切る。 ２ WPIカード走査を再開始する。 ３ テストハンドラモードフラグを偽にセツトす
る。 ４ HCB割り込みフラグをクリンアツプし、状
態待ち行列の蓄積をリセツトし、待ち行列の開
始に対するアドレスを処理する。 ５ 状態バイトをレデイ／終了にセツトする。 ６ ユーザに戻る。 10：転送のために初期設定する。 初期設定順序は、全部のRIOデマンド機能を開
始するために使用される。 ハンドラは下記のことを行う。 １ 有効な指示語のためのRDCBのアギユーメン
トチエツクを実行する。 ２ もしエラーなら、呼び出しはアギユーメント
エラーで拒否され、ハンドラはレデイ／終了を
出す。 ３ それ以外は、RDCBアドレスをWPIカード
へ出力する。 ４ もし遠隔制御ブロツク指示語の割り込みが発
生しないならば、ハンドラはレデイ／終了をタ
イムアウトエラーおよびセツトされたハードウ
エアエラービツトで戻す。 ５ もし遠隔状態割り込みが発生しないならば、
ハンドラはタイムアウトエラーおよびセツトさ
れたハードウエアエラービツトと共にレデイ／
終了を出す。 ６ 受信される遠隔状態が“機能終了”でないな
らば、呼び出しはセツトされたハードウエアエ
ラービツトで拒否される。 ７ 出力時、遠隔状態入力はHCB(8)へ記憶され
る。 RIOデマンド機能動作 RIOデマンド機能が開始された後、WPIハンド
ラのタスクは、マスタクレート常駐ソフトウエア
の制御の下で実行されるべきリクエストされた機
能を待つためにノツトレデイへ進む。 独特のRDCBフオーマツトは各遠隔入出力の
LAMハンドラ機能のために規定される。RDCB
の第１のワードのビツト０〜４（指示語＃）は所
望の特定機能を特定する。下記のリストは、有効
な指示語数および遠隔入出力LAMのハンドラに
よつて実行されるような機能である。指示語＃ 機 能 ０ Ｎワードを標準のＷ RIO装置コントロ
ーラ（KIO，KSE）へ出力する。 １ 標準のＷ RIO装置コントローラからの
Ｎワードを入力する。 ２ マスタクレートをブートストラツプす
る。 ３ コントローラからCPUメモリへLAM状
態レジスタを入力する。 ４ コントローラからCPUメモリへ記述子
レジスタを入力する。 ５ 走査をリセツトする（CPU常駐走査パ
ケツトリストの絶対アドレスおよび走査
制御（使用可能）の走査周波数の数を初
期設定する）。 ６ 走査をトリガする。 ７ 走査を停止する。 ８ KSP走査ループを使用不可能にする。 ９ KSP走査ループを使用可能にする。 Ａ 走査のためのCPUポートを使用不可能
にする。 Ｂ 走査のためのCPUポートを使用可能に
する。 Ｃ 走査リストを使用不可能にする。 Ｄ 走査リストを使用可能にする。 Ｅ 特定化されたデータウエイ書込み命令を
用いてＮワードを出力する。 Ｆ 特定化されたデータウエイ読出し命令を
用いてＮワードを入力する。 10 特定化されたデータウエイ制御命令を実行
する。 11 DMAの送信未請求遠隔状態伝送のための
CPUポートおよびコアアドレスをセツ
トする。 12 他のCPUのDMAの送信未請求遠隔状態伝
送のためのCPUポートおよびコアアド
レスをセツトする。 13 KSP使用可能状態を読出す。 14 KCP使用可能状態を読出す。 15 走査リスト使用可能状態を読出す。 16 スペース ・ ・ ・ 1F テストハンドラによつて使用されない。 RIOSTATサブルーチン 呼び出される時、このサブルーチンは次のエン
トリを遠隔状態待ち行列から取り除き、それを発
呼者のバツフアへ転送する。待ち行列のエントリ
の取り除きはセツトされたハードウエアロツクア
ウトで行われる。もし待ち行列が空であるなら
ば、０がバツフアに戻される。 パワーオン／オフハンドリング OF：２９１は、システム生成された全部の
WPIカードへのWPI IOAの打ち切りを実行す
る。これはWPIリンクを通して全ての入出力を
終了さす。 システム生成（第２７図） システム生成はハンドラをタスクとしてシステ
ムに接続する。それは必要なHCBを作成し、そ
れらをその動作コードがWPIハンドラであるタ
スクとしてスケジユーラに接続する。
第１図はこの発明の原理を使用するデータ収配
信装置のブロツク図、第２図はデータ収配信装置
の一部として含まれる入出力装置に使用される遠
隔UIOBと関連した制御回路、すなわちKIOモジ
ユールの機能ブロツク図、第３図はKIOモジユー
ルのためのシーケンサのフローチヤート図、第４
図はKIOモジユールの状態図、第５図〜第８図は
直列クレートコントローラに使用される回路の機
能ブロツク図、第９図は入出力装置の直列ループ
装置のブロツク図、第１０図はモデムKEMの機
能ブロツク図、第１１図および第１２図は直列ド
ライバの出力カードKSOに使用される回路のブ
ロツク図、第１３図および第１４図は直列ドライ
バの入力カードKSIに使用される回路のブロツク
図、第１５図はマスタクレートのコンピユータイ
ンタフエースカードKCPに使用される回路のブ
ロツク図、第１６図はマスタクレートとインタフ
エースするためのコンピユータシステムに使用さ
れるカードWPIのブロツク図、第１７図と第１
８図と第１９Ａ図〜第１９Ｃ図は遠隔信号を監視
を制御するためマスタクレートで使用される走査
プログラムを示す図、第２０Ａ図および第２０Ｂ
図は走査プログラムと共に使用される制御テーブ
ルの動作を示す図、第２１図と第２２Ａ図および
第２２Ｂ図はLAM信号と呼ばれる遠隔走査デマ
ンド信号のためマスタクレートでハンドラを示す
図、第２３Ａ図〜第２３Ｆ図でマスタクレートコ
ントローラで使用される回路のブロツク図、第２
３Ｇ図はアドレス指定モードを表すフローチヤー
ト図、第２４図と第２５Ａ図〜第２５Ｃ図は
WPIハンドラのインタフエースおよびプログラ
ムを示す図、第２６図および第２７図はそれぞれ
RIOSTATルーチンおよびシステム生成ルーチン
である。 １００……データ収配信装置、１０２……デイ
ジタルコンピユータ（ミニコンピユータ）、１０
８……マスタクレート、１１０……マスタクレー
トコントローラ（MCC）（マイクロコンピユー
タ）、１１２……CAMACコンピユータポート
（KCP）１１４……直列ドライバ、１１６……通
信ループ、１１８……遠隔クレート、１１９……
遠隔ポートインタフエース（WPI）、１２０……
直列クレートコントローラ（SCC）、１２２……
KIOモジユール、１２４……汎用入出力バス
（UIOB）、１２６……ポイントカード、１２８…
…モデム（KFM）、２１０……KSOカード、２
２０……KSIカード、３００……KMPモジユー
ル、３０６……KMDモジユール、３２０……
KMAモジユール、３５０……RIO走査プログラ
ム、３５１……WPIハンドラ、３５２……RIOの
LAMハンドラ、３５４……走査制御テーブルで
ある。
信装置のブロツク図、第２図はデータ収配信装置
の一部として含まれる入出力装置に使用される遠
隔UIOBと関連した制御回路、すなわちKIOモジ
ユールの機能ブロツク図、第３図はKIOモジユー
ルのためのシーケンサのフローチヤート図、第４
図はKIOモジユールの状態図、第５図〜第８図は
直列クレートコントローラに使用される回路の機
能ブロツク図、第９図は入出力装置の直列ループ
装置のブロツク図、第１０図はモデムKEMの機
能ブロツク図、第１１図および第１２図は直列ド
ライバの出力カードKSOに使用される回路のブ
ロツク図、第１３図および第１４図は直列ドライ
バの入力カードKSIに使用される回路のブロツク
図、第１５図はマスタクレートのコンピユータイ
ンタフエースカードKCPに使用される回路のブ
ロツク図、第１６図はマスタクレートとインタフ
エースするためのコンピユータシステムに使用さ
れるカードWPIのブロツク図、第１７図と第１
８図と第１９Ａ図〜第１９Ｃ図は遠隔信号を監視
を制御するためマスタクレートで使用される走査
プログラムを示す図、第２０Ａ図および第２０Ｂ
図は走査プログラムと共に使用される制御テーブ
ルの動作を示す図、第２１図と第２２Ａ図および
第２２Ｂ図はLAM信号と呼ばれる遠隔走査デマ
ンド信号のためマスタクレートでハンドラを示す
図、第２３Ａ図〜第２３Ｆ図でマスタクレートコ
ントローラで使用される回路のブロツク図、第２
３Ｇ図はアドレス指定モードを表すフローチヤー
ト図、第２４図と第２５Ａ図〜第２５Ｃ図は
WPIハンドラのインタフエースおよびプログラ
ムを示す図、第２６図および第２７図はそれぞれ
RIOSTATルーチンおよびシステム生成ルーチン
である。 １００……データ収配信装置、１０２……デイ
ジタルコンピユータ（ミニコンピユータ）、１０
８……マスタクレート、１１０……マスタクレー
トコントローラ（MCC）（マイクロコンピユー
タ）、１１２……CAMACコンピユータポート
（KCP）１１４……直列ドライバ、１１６……通
信ループ、１１８……遠隔クレート、１１９……
遠隔ポートインタフエース（WPI）、１２０……
直列クレートコントローラ（SCC）、１２２……
KIOモジユール、１２４……汎用入出力バス
（UIOB）、１２６……ポイントカード、１２８…
…モデム（KFM）、２１０……KSOカード、２
２０……KSIカード、３００……KMPモジユー
ル、３０６……KMDモジユール、３２０……
KMAモジユール、３５０……RIO走査プログラ
ム、３５１……WPIハンドラ、３５２……RIOの
LAMハンドラ、３５４……走査制御テーブルで
ある。
Claims (1)
- １ DMAチヤネルと共にＩ／Ｏバスおよびコア
メモリを有する少なくとも一つのデイジタル・ミ
ニコンピユータ１０２Ａ，１０２Ｂと、幾つかの
遠隔点のデータの走査を実行するようにプログラ
ムされ、このような遠隔点から前記コアメモリへ
のデータ転送を制御するようにデータウエイと結
合され、PROM装置を有するマスタ・デイジタ
ル・マイクロコントローラ１１０と、前記デイジ
タル・ミニコンピユータと前記マスタ・デイジタ
ル・マイクロコントローラとを結合するインタフ
エース１１９，１１２と、前記マスタ・デイジタ
ル・マイクロコントローラと複数個のモデム１２
８および直列通信ループ１１６を介して結合さ
れ、互いに離隔された複数個の遠隔Ｉ／Ｏ装置１
２２を制御する複数個の遠隔コントローラ１２０
と、前記複数個のＩ／Ｏ装置１２２とＩ／Ｏバス
１２４を介して結合される複数個のデータポイン
トカード１２６とを備え、前記ミニコンピユータ
は、ブートストラツプ時、前記ミニコンピユータ
の前記コアメモリから前記マイクロコントローラ
のメモリに所定の走査プログラムを取り込むため
に前記マイクロコントローラに前記インタフエー
スを通して出力を発生し、前記インタフエース
は、前記Ｉ／Ｏバスから前記遠隔Ｉ／Ｏ装置へデ
ータを要求するデータデマンド信号または前記コ
アメモリへデータを記憶するために前記データウ
エイから前記マイクロコントローラへ順次走査し
てデータを取り込むためのデータ走査信号を検出
し、前記デマンド信号および前記走査信号を転送
制御するためのシーケンサを有し、前記デマンド
信号と前記走査信号とが同時に転送を待機してい
る時は、前記シーケンサは所定の優先順位で前記
デマンド信号および前記走査信号の転送制御し、
実行するようにしたことを特徴とするデータ収配
信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86436977A | 1977-12-27 | 1977-12-27 | |
| US86434177A | 1977-12-27 | 1977-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54100630A JPS54100630A (en) | 1979-08-08 |
| JPH0157377B2 true JPH0157377B2 (ja) | 1989-12-05 |
Family
ID=27127815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16029578A Granted JPS54100630A (en) | 1977-12-27 | 1978-12-27 | I o device for data collecting and distributing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54100630A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180498A (ja) * | 1984-09-28 | 1986-04-24 | 能美防災株式会社 | 自動火災報知設備 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974851A (ja) * | 1972-11-20 | 1974-07-19 |
-
1978
- 1978-12-27 JP JP16029578A patent/JPS54100630A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974851A (ja) * | 1972-11-20 | 1974-07-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54100630A (en) | 1979-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4223380A (en) | Distributed multiprocessor communication system | |
| EP0035546B1 (en) | Peripheral unit controller | |
| CA1254304A (en) | Multicomputer digital processing system | |
| US6356984B1 (en) | Digital data processing system having a data bus and a control bus | |
| US5898861A (en) | Transparent keyboard hot plug | |
| US4106092A (en) | Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem | |
| US5953314A (en) | Control processor switchover for a telecommunications switch | |
| JPH0435782B2 (ja) | ||
| US4390944A (en) | System for controlling access to a common bus in a computer system | |
| US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
| EP0165600A2 (en) | Input/output bus for computer | |
| JPS61288247A (ja) | 多重ポ−ト通信装置 | |
| JPS61288248A (ja) | 多重ポ−ト通信装置 | |
| US5097410A (en) | Multimode data system for transferring control and data information in an i/o subsystem | |
| US6347372B1 (en) | Multiprocessor control system, and a boot device and a boot control device used therein | |
| WO1986005293A1 (en) | Dual function i/o controller | |
| JPS644216B2 (ja) | ||
| JPH10293744A (ja) | Ｐｃｉバス・システム | |
| JP2587190B2 (ja) | システム間チャネルページング機構 | |
| EP0530846A2 (en) | Bus coupling interface | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JPH0157377B2 (ja) | ||
| US6292851B1 (en) | System for allowing a supervisory module to obtain alarm and status information from at least one supervised module without having to specify physical addresses | |
| EP0938049A2 (en) | Multiprocessor stalled store detection | |
| JP3626667B2 (ja) | 拡張スロットホットプラグ制御装置 |